DE102008015211B4 - Messanordnung und Verfahren zum Betreiben der Messanordnung - Google Patents
Messanordnung und Verfahren zum Betreiben der Messanordnung Download PDFInfo
- Publication number
- DE102008015211B4 DE102008015211B4 DE102008015211A DE102008015211A DE102008015211B4 DE 102008015211 B4 DE102008015211 B4 DE 102008015211B4 DE 102008015211 A DE102008015211 A DE 102008015211A DE 102008015211 A DE102008015211 A DE 102008015211A DE 102008015211 B4 DE102008015211 B4 DE 102008015211B4
- Authority
- DE
- Germany
- Prior art keywords
- value
- voltage
- unit
- semiconductor
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 153
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000009413 insulation Methods 0.000 claims abstract description 15
- 238000011156 evaluation Methods 0.000 claims description 46
- 238000009825 accumulation Methods 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 description 41
- 230000007547 defect Effects 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000012512 characterization method Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
- G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Messanordnung
– mit mehreren Halbleiterbauelementen (1), die in einer eigenen Wanne eines Halbleitersubstrats (101) angeordnet sind, wobei jedes Halbleiterbauelement (1) Folgendes aufweist:
– zumindest einen planar an eine Oberseite (102) eines Halbleitersubstrats (101) angrenzenden dotierten Bereich (103),
– eine auf der Oberseite (102) des Halbleitersubstrates (101) an den dotierten Bereich (103) angrenzende Isolationsschicht (104),
– eine auf der Isolationsschicht (104) angeordnete Gateanschlussschicht (105),
– zumindest einen Grenzflächenzustand (106) in der Grenzfläche zwischen Isolationsschicht (104) und Halbleitersubstrat (101),
– mit einer Spannungsquelle (2), die mit einem ersten Anschluss (201) mit einer Auswahleinheit (7) und mit einem zweiten Anschluss (202) mit einem Bezugspotenzial (GND) verbunden ist,
– mit einer Messeinheit (3), wobei die Messeinheit (3):
– zumindest einen ersten und einen zweiten Eingang (301, 302) sowie einen Ausgang (303) aufweist,
– der erste Eingang (301) mit dem Halbleitersubstrat (101) verbunden...
– mit mehreren Halbleiterbauelementen (1), die in einer eigenen Wanne eines Halbleitersubstrats (101) angeordnet sind, wobei jedes Halbleiterbauelement (1) Folgendes aufweist:
– zumindest einen planar an eine Oberseite (102) eines Halbleitersubstrats (101) angrenzenden dotierten Bereich (103),
– eine auf der Oberseite (102) des Halbleitersubstrates (101) an den dotierten Bereich (103) angrenzende Isolationsschicht (104),
– eine auf der Isolationsschicht (104) angeordnete Gateanschlussschicht (105),
– zumindest einen Grenzflächenzustand (106) in der Grenzfläche zwischen Isolationsschicht (104) und Halbleitersubstrat (101),
– mit einer Spannungsquelle (2), die mit einem ersten Anschluss (201) mit einer Auswahleinheit (7) und mit einem zweiten Anschluss (202) mit einem Bezugspotenzial (GND) verbunden ist,
– mit einer Messeinheit (3), wobei die Messeinheit (3):
– zumindest einen ersten und einen zweiten Eingang (301, 302) sowie einen Ausgang (303) aufweist,
– der erste Eingang (301) mit dem Halbleitersubstrat (101) verbunden...
Description
- Die Erfindung betrifft eine Messanordnung mit mehreren Halbleiterbauelementen und ein Verfahren zum Betreiben der Messanordnung, wobei an einem Ausgang der Messanordnung ein Referenzwert bereitgestellt ist, der proportional zur Anzahl der Grenzflächenzustände in den Halbleiterbauelementen ist.
- Für einen Großteil integrierter Schaltungen werden Referenzquellen benötigt, die weitestgehend unabhängig von Prozessschwankungen, Schwankungen in der Versorgungsspannung und/oder Schwankungen von Umgebungsvariablen sind. Als Umgebungsvariable sei hier insbesondere die Temperatur erwähnt, wobei auch beispielsweise Vibrationen und Druck als Umgebungsvariablen anzusehen sind.
- Zur Erzeugung eines Referenzwertes, beispielsweise einer Referenzspannung oder eines Referenzstromes, sind bislang eine Vielzahl von Schaltungen und Schaltungskonzepte bekannt. Eine bekannte Methode zur Erzeugung eines Referenzwertes ist das Prinzip der Kompensation von Schwankungen, die in Form additiver Störungen auf dem Referenzwert aufaddiert sind. Hierfür sind vorrangig Bipolar-Transistoren oder Dioden vorgesehen. Eine angewandte Methode bei der Erzeugung eines Referenzwertes ist das Prinzip der Temperaturkompensation. Hierzu wird in einer ersten Schaltungseinheit zunächst eine Ausgangsgröße bereitgestellt, die proportional zur Temperatur ist. Allgemein werden solche Schaltungen als „proportional to absolute temperature” (PTAT)-Schaltungen bezeichnet. Diese proportionale Temperaturabhängigkeit der Ausgangsgröße wird nun in einer weiteren Schalteinheit kompensiert.
- Alle bislang bekannten Methoden benötigen zur Unterdrückung von Prozessschwankungen und Schwankungen der Versorgungsspannung eine hinreichend hohe Versorgungsspannung.
-
US 2006/0103450 A1 - Ferner offenbart M. El-Sayed und H. Haddara: Study of interface trap properties in MOSFETs using split-current measurements. In: Solid-State Electronics, Band 34, Nr. 2, 1991, S. 173–180 ein experimentelles Verfahren zur Charakterisierung von Grenzflächen-Fangstellen in MOSFETs.
- Es wird eine Messanordnung aufgezeigt, mit mehreren Halbleiterbauelementen, die in einer eigenen Wanne eines Halbleitersubstrats angeordnet sind, wobei jedes Halbleiterbauelement zumindest einen, planar an einer Oberseite eines Halbleitersubstrats angrenzenden, dotierten Bereich, eine auf der Oberseite des Halbleitersubstrates an den dotierten Bereich angrenzende Isolationsschicht, eine auf der Isolationsschicht angeordnete Gate-Anschluss-Schicht und zumindest einen Grenzflächenzustand in der Grenzfläche zwischen Isolationsschicht und Halbleitersubstrat aufweist, mit einer Spannungsquelle, die mit einem ersten Anschluss mit einer Auswahleinheit verbunden ist und mit einem zweiten Anschluss mit einem Bezugspotential verbunden ist, mit einer Messeinheit, wobei die Messeinheit zumindest einen ersten und einen zweiten Eingang sowie einen Ausgang aufweist, der erste Eingang mit dem Halbleitersubstrat verbunden ist, der zweite Eingang mit dem dotierten Bereich verbunden ist und der Ausgang einen Messwert bereitstellt, der proportional zur Anzahl der Grenzflächenzustände ist, mit der Auswahleinheit, die zwischen der Spannungsquelle und der jeweiligen Gateanschlussschicht angeordnet ist, und mit einer Auswerteeinheit, die einen ersten, mit dem Ausgang der Messeinheit verbundenen Eingang und einen Ausgang aufweist und die die Anzahl der Grenzflächenzustände berechnet und am Ausgang einen Referenzwert, der proportional zur Anzahl der Grenzflächenzustände ist, bereitstellt, wobei eine Berechnungseinheit in der Auswerteeinheit die Anzahl der Grenzflächenzustände berechnet und als Datum in einem Datenspeicher ablegt, wobei die Auswerteeinheit einen mit einem Steuereingang der Auswahleinheit verbundenen Steuerausgang aufweist, wobei die Messanordnung einen ersten Betriebszustand und einen zweiten Betriebszustand aufweist, zwischen denen die Messanordnung mit Hilfe eines Steuersignals an einem Steuereingang der Auswerteeinheit der Messanordnung wechselt, wobei im ersten Betriebszustand die Auswahleinheit jeweils nur eine Gateanschlussschicht mit der Spannungsquelle elektrisch leitend verbindet und die Auswerteeinheit im ersten Betriebszustand die Anzahl der Grenzflächenzustände berechnet und als Datum im Datenspeicher ablegt und wobei im zweiten Betriebszustand die Halbleiterbauelemente als Referenzquelle zur Bereitstellung eines Referenzwerts und der Referenzwert am Ausgang der Auswerteeinheit bereitgestellt ist und die Auswerteeinheit die Auswahleinheit über den Steuerausgang (
405 ) steuert. - Weiterhin wird ein Verfahren zum Betreiben der Messanordnung bereitgestellt, mit den Verfahrensschritten Anlegen einer trapezförmigen Spannung an die Gateanschlussschicht zumindest eines Halbleiterbauelements der Messanordnung, wobei die Spannung einen ersten und einen zweiten Spannungswert aufweist und der erste Spannungswert das Halbleiterbauelement in Akkumulation und der zweite Spannungswert das Halbleiterbauelement in Inversion betreibt, Anschließen einer Messeinheit, wobei die Messeinheit einen ersten und einen zweiten Messeingang aufweist, der erste Messeingang mit dem zumindest einen dotierten Bereich des Halbleiterbauelementes verbunden wird und der zweite Messeingang mit dem Substratanschluss des Halbleiterbauelementes verbunden wird, Erfassen eines Messwertes am Ausgang der Messeinheit, wobei der Messwert proportional zu der Anzahl der Grenzflächenzustände in dem Halbleiterbauelement ist, und Umsetzen des Messwerts in einen Referenzwert.
- Weitere Ausgestaltungen werden in den untergeordneten Patentansprüchen angegeben.
- Nachfolgend werden Ausführungsbeispiele der Erfindung mit Bezugnahme auf die Zeichnungen erläutert, wobei die Figuren gleicher oder gleich wirkender Bestandteile jeweils mit den gleichen Bezugszeichen gekennzeichnet sind. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß bzw. übertrieben vereinfacht dargestellt sein. Es zeigen:
-
1 ein Ausführungsbeispiel einer Messanordnung zum Bereitstellen eines Messwertes, der proportional einer Störstellenanzahl ist, -
2 eine Weiterbildung des in1 dargestellten Ausführungsbeispiels, -
3 ein alternatives Ausführungsbeispiel einer Messanordnung, -
4 eine Weiterbildung des in3 dargestellten Ausführungsbeispiels, -
5 ein prinzipieller Stromlaufplan des in4 dargestellten Ausführungsbeispiels, -
6 ein alternatives Ausführungsbeispiel einer Messanordnung, -
7 ein Verfahrensablaufplan zum Betreiben eines Halbleiterbauelements als Referenzquelle, -
8 eine Charge Pump Kennlinie eines Transistors mit Störstellen, -
9 eine Verteilung der Anzahl der Transistoren pro Anzahl der Störstellen bei einer Gateanschlussfläche von (0,25 × 0,3) μm2. - In
1 ist ein Ausführungsbeispiel einer Messanordnung zum Bereitstellen eines Messwertes aufgezeigt, der proportional zur Anzahl N der Störstellen106 . Hierbei ist ein Halbleiterbauelement1 mit einem Gate-Anschluss107 , einem Drain-Anschluss108 , einem Source-Anschluss109 sowie einem Substratanschluss110 aufgezeigt. Das Halbleiterbauelement weist ein Halbleitersubstrat101 auf. Innerhalb des Halbleitersubstrats101 sind zwei dotierte Bereiche103 angeordnet. Beide Bereiche103 sind planar an einer Oberseite102 des Halbleitersubstrats101 angrenzend. Auf der Oberseite102 des Halbleitersubstrats101 ist eine Isolationsschicht104 angeordnet, wobei die Isolationsschicht104 zumindest den Zwischenraum zwischen den dotierten Bereichen103 bedeckt. Auf der Isolationsschicht104 ist eine Gate-Anschluss-Schicht105 angeordnet. Die Grenzfläche zwischen der Isolationsschicht104 und dem Halbleitersubstrat101 weist zumindest eine Störstelle auf. - Das beschriebene Halbleiterbauelement
1 ist nach1 ein Transistor. Die Messanordnung ist auch betreibbar, wenn nur ein dotierter Bereich103 im Substrat ausgebildet ist, beziehungsweise nur der Drainanschluss108 oder nur der Sourceanschluss109 des Transistors mit der Messeinheit3 verbunden ist. - Die folgende Beschreibung gilt vorrangig bei Verwendung von NMOS Feldeffekttransistoren. Bei der Verwendung eines PMOS Transistors ist eine inverse Betrachtung vorzunehmen.
- Als Halbleitersubstrat
101 dient insbesondere ein schwach p-dotierter Siliziumeinkristall. Als Dotieren wird hier das Einbringen von Fremdatomen in die Siliziumkristallgitterstruktur verstanden, wobei das Einbringen von Akzeptoren einer P-Dotierung, das Einbringen von Donatoren einer N-Dotierung entspricht. In das Halbleitersubstrat101 sind zwei stark n-dotierte Bereiche103 eingebracht, die den Source- bzw. Drainanschluss109 ,108 erzeugen. Zwischen den beiden Bereichen108 ,109 befindet sich weiterhin das Halbleitersubstrat101 , wodurch eine Struktur entsteht, die vorerst keinen Stromfluss zulässt. Genau über diesem verbleibenden Zwischenraum wird nun eine sehr dünne Isolationsschicht104 , beispielsweise eine Siliziumdioxidschicht, aufgebracht. Den Ga- teanschluss107 des Transistors bildet eine leitende Gateanschlussschicht105 , die auf diesem Dielektrikum, sprich der Isolationsschicht104 aufgebracht ist. Zwischen den beiden dotierten Bereichen108 ,109 im Halbleitersubstrat101 wird im Betrieb des Transistors der so genannte n-Kanal ausgebildet. Der Zwischenraum zwischen den beiden Bereichen108 ,109 wird auf der Oberseite102 durch die Isolationsschicht104 bedeckt. Verwendung für die Gateanschlussschicht105 findet Aluminium, bzw. n+ bzw. p+ dotiertes, so genanntes entartetes polykristallines Silizium. - Da die Gitterkonstanten des Halbleitersubstrats
101 und der Isolationsschicht104 nicht übereinstimmen, werden bei Aufbringen der Isolationsschicht, die insbesondere eine Siliziumdioxidschicht ist, Störstellen106 entstehen. Diese Störstellen106 werden auch als Grenzflächenzustände oder als Dangling-Bonds, also als offene, Gitterbindungen bezeichnet. - Eine Spannungsquelle
2 ist wiederum mit einem ersten Anschluss201 mit dem Gate-Anschluss107 elektrisch leitend verbunden. Ein zweiter Anschluss der Spannungsquelle2 ist mit dem Bezugspotential GND verbunden. Weiterhin sind der Drain-Anschluss108 und der Source-Anschluss109 elektrisch leitend mit einem ersten Eingang302 einer Messeinheit3 verbunden. Ein zweiter Eingang301 der Messeinheit3 ist wiederum mit dem Substratanschluss110 des Halbleiterbauelementes1 verbunden. Die Messeinheit3 weist weiterhin einen Ausgang303 auf. - Durch den Aufbau des Halbleiterbauelementes
1 bilden Gateanschluss107 , Isolationsschicht104 und Substratanschluss110 einen Kondensator, der beim Anlegen einer Spannung zwischen Gateanschluss105 und Bulkanschluss110 aufgeladen wird. Durch das elektrische Feld wandern im Halbleitersubstrat101 Minoritätsträger, im Falle eines p-Siliziums als Halbleitersubstrat101 sind das Elektronen, an die Grenzschicht und rekombinieren mit den Majoritätsträgern, auch als Defektelektronen bezeichnet. Dieser Zustand wird Verarmung genannt. Ab einer bestimmten Spannungshöhe Uth, auch Schwellspannung oder threshold voltage bezeichnet, ist die Verdrängung der Majoritätsladungsträger so groß, dass sie nicht mehr für die Rekombination zur Verfügung stehen. Es kommt zu einer Ansammlung von Minoritätsträgern, wodurch das eigentlich p-dotierte Substrat101 nahe an der Isolierschicht104 n-leitend wird. Dieser Zustand wird starke „Inversion” genannt. Wird hingegen eine negative Spannung an den Gateanschluss105 angelegt, so spricht man von Akkumulation oder Anreicherung des Halbleiterbauelements1 . - Die Spannungsquelle
2 erzeugt insbesondere eine trapezförmige Spannung, wobei die Spannung zumindest einen ersten und einen zweiten Spannungswert203 ,204 aufweist. Im Idealfall ist diese Spannung rechteckförmig. Diese Spannung am Gateanschluss105 des Halbleiterbauelements1 oszilliert zwischen zwei Spannungswerten, von denen der erste Spannungswert203 kleiner als die minimale Gate-Spannung ist, die das Halbleiterbauelement1 in Akkumulation versetzt und der zweite Spannungswert204 größer als die Spannung zum Erreichen der Inversionsbedingungen im Kanal des Halbleiterbauelements1 ist. Beide Bedingungen gelten für ein n-MOS-Halbleiterbauelement, insbesondere einen n-MOS Transistor. Die beiden Spannungswerte203 ,204 sind entsprechend invers, wenn ein p-MOS-Halbleiterbauelement, insbesondere ein p-MOS Transistor verwendet wird. - Unter diesen Bedingungen der Spannung werden die Grenzflächenzustände im Kanalbereich geladen und über das Halbleitersubstrat
101 wieder entladen. Liegt der zweite Spannungswert204 am Gateanschluss107 an, so wird das Halbleiterbauelement1 in Inversion betrieben. Dadurch werden frei bewegliche Ladungsträger in den Störstellen106 gebunden. Die Störstellen106 halten diese Ladungsträger fest. Wird der erste Spannungswert204 an den Gateanschluss107 angelegt, so wird das Halbleiterbauelement1 in Akkumulation betrieben. Dadurch werden die vorher in den Störstellen106 gebundenen Ladungsträger wieder frei. Diese freiwerdenden Ladungsträger rekombinieren im Halbleitersubstrat101 . - Mittels einer Messeinheit
3 , die mit einem ersten Eingang301 mit dem Substratanschluss110 elektrisch leitend verbunden ist und mit einem zweiten Eingang302 mit den dotierten Bereichen103 verbunden ist, ist die Rekombination der freiwerdenden Ladungsträger als Messwert erfassbar. Am Ausgang303 der Messeinheit3 ist dieser Messwert bereitgestellt. - Der so ermittelte Messwert, in diesem Fall ein Stromwert Imess, ist proportional zur Anzahl N der Störstellen
106 , der Frequenz f der Spannungsquelle2 sowie der Elementarladung e. Die Elementarladung ist eine Naturkonstante und entspricht einem Wert von e = 1,602176487 × 10(–19) Coulomb. Insbesondere gilt der Zusammenhang:Imess = f × e × N. - Das Halbleiterbauelement
1 , in einer speziellen Form ein Transistor, weist hierbei bevorzugt die in Technologie verfügbare, minimale Gate-Länge und/oder minimale Gate-Weite auf. Dadurch wird die Anzahl N der Störstellen106 pro Halbleiterbauelement auf einen sehr geringen Wert reduziert. Ist die Zahl der Störstellen im Halbleiterbauelement1 sehr klein, können diskrete, sprich quantisierte, Zustände für den erhaltenen Messwert erwartet werden. - In
2 ist eine Weiterbildung des in1 dargestellten Ausführungsbeispiels aufgezeigt. Im Folgenden wird nur auf den Unterschied zwischen1 und2 eingegangen. In2 ist zusätzlich eine Auswerteeinheit4 aufgezeigt. Die Auswerteeinheit4 ist mit ihrem ersten Eingang401 mit dem Ausgang303 der Messeinheit3 verbunden. Weiterhin weist die Auswerteeinheit4 einen Ausgang403 auf. - Mit obiger Stromformel und der Annahme, dass nur eine Störstelle
106 im Halbleiterbauelement vorhanden ist, lässt sich zunächst ein Einheitsstrom10 errechnen, der nur von der Frequenz f und der Naturkonstante e abhängig ist. Ist die Anzahl N der Störstellen106 größer eins, wird in der Messanordnung ein Messwert erfasst, der proportional zu diesem Einheitsstrom I0 ist. Die Auswerteeinheit4 ist derart beschaffen, dass aufgrund des erfassten Messwertes und der Beziehung zwischen Messwert und Anzahl N der Störstellen106 auf die Anzahl N der Störstellen106 in diesem Halbleiterbauelement1 zurück geschlossen wird. Am Ausgang403 der Auswerteeinheit4 ist somit ein Datum bereitgestellt, welches die Anzahl N der Störstellen106 des gemessenen Halbleiterbauelementes1 beinhaltet. - Mit der in
2 dargestellten Messanordnung lässt sich nun die Anzahl N der Störstellen106 eines beliebigen Halbleiterbauelementes1 bestimmen. Dies wird im Folgenden als Eigencharakterisierung bezeichnet. Bevorzugt werden Halbleiterbauelemente mit minimaler Gatelänge und/oder Gateweite verwen- det, da die Anzahl N der darin befindlichen Störstellen106 klein ist. Mittels der Auswerteeinheit und der bekannten Anzahl N der Störstellen106 im untersuchten Halbleiterbauelement1 lässt sich nun die Aussage treffen, dass dieses untersuchte Halbleiterbauelement1 ein N-faches des Einheitsstromes10 liefert. - Durch Zusammenschalten mehrerer Halbleiterbauelemente
1 , von denen die Anzahl N der Störstellen106 bekannt ist, kann ein Referenzwert erzeugt werden, der einem gewünschten Vielfachen N des Einheitsstromes I0 entspricht. In dem Datum, das von der Auswerteeinheit4 erzeugt wird, ist die Anzahl N der Störstellen106 mit Bezug auf das entsprechende Halbleiterbauelement1 enthalten. Somit ist jede Anzahl N der Störstellen106 einem konkreten Halbleiterbauelement1 zugeordnet. Ziel ist die Verwendung von Halbleiterbauelementen1 mit wenigen Störstellen, um eine möglichst genaue Referenzquelle zu erhalten. Das Eigencharakterisieren mehrerer Halbleiterbauelemente1 ist in der Beschreibung zur6 aufgezeigt. - Bevorzugt sollten die Halbleiterbauelemente
1 für diese Messanordnung in einer eigenen Wanne des Halbleitersubstrats101 eingesetzt sein, so dass verschiedenartige Halbleiterbauelemente1 eingesetzt werden können, die sich nicht untereinander beeinflussen. Als Wanne wird hierbei ein extra abgeschirmter Bereich des Halbleitersubstrats101 verstanden. - Da die Anzahl N der Störstellen
106 in solch einem Halbleiterbauelement1 statistischen Gesetzen genügt, sind zur Gewährleistung hoher Ausbeuten in der Produktion mehrere redundante Halbleiterbauelemente1 innerhalb einer Anordnung auf dem Chip vorgesehen. Weiterhin ist die Zahl der zu verwendeten Halbleiterbauelemente1 abhängig von der Störstellendichte der verwendeten Technologie und der Fläche der verwendeten Halbleiterbauelemente1 . Die resultierende Zahl von benötigten Halbleiterbauelementen1 , die in der Schaltung zu implementieren ist, um einen bestimmten Referenzwert zu erzeugen, ergibt sich dann aus der Höhe des gewünschten Referenzwertes und der Anzahl N von Störstellen106 pro Halbleiterbauelement1 . - Die trapezförmige Spannung weist bevorzugt eine Frequenz f von 1 bis 10 MHz auf. Durch obige Gleichung lässt sich aufgrund der bekannten Frequenz f, der Elementarladung e und dem ermittelten Messwert, hier insbesondere ein Stromwert Imess, die Anzahl N der Störstellen
106 in der Auswerteeinheit4 berechnen. - In
3 ist ein alternatives Ausführungsbeispiel einer Messanordnung aufgezeigt. Im Folgenden wird der Unterschied zwischen2 und3 beschrieben. Die Auswerteeinheit4 weist in3 zwei Eingänge auf. Anstelle der Messeinheit3 sind ein erster und ein zweiter Stromspannungsumsetzer8 vorgesehen. Jeder Stromspannungsumsetzer8 weist dabei einen Eingang801 und einen Ausgang802 auf. Der erste Stromspannungsumsetzer8 ist mit seinem Eingang801 mit dem Source-Anschluss109 verbunden. Der Ausgang802 des Stromspannungsumsetzers8 ist mit einem ersten Eingang der Auswerteeinheit4 verbunden. Der zweite Stromspannungsumsetzer8 ist mit seinem Eingang801 mit dem Halbleitersubstrat101 verbunden. Der zweite Stromspannungsumsetzer8 ist mit seinem Ausgang802 mit einem zweiten Eingang der Auswerteeinheit4 verbunden. - Zwischen den beiden Ausgängen der Stromspannungsumsetzer
8 ist ein Messwert Umess bereitgestellt, der:Umess = 2·e × f × N/G entspricht. - G ist in diesem Fall die Steilheit des verwendeten Stromspannungsumsetzers
8 . - In
4 ist eine Weiterbildung des in3 aufgezeigten alternativen Ausführungsbeispiels dargestellt. Das Halbleiterbauelement1 ist in4 als Schaltsymbol mit dem Gate-Anschluss107 , dem Drain-Anschluss108 , dem Source-Anschluss109 und dem Substratanschluss110 dargestellt. Die Verschaltung entspricht der Verschaltung aus3 . Die Auswerteeinheit4 ist detaillierter dargestellt in4 und enthält eine Berechnungseinheit5 mit einem ersten und einem zweiten Eingang und einem Ausgang, wobei der Ausgang der Berechnungseinheit5 mit einem Datenspeicher6 verbunden ist. In der Berechnungseinheit5 wird die Anzahl N der Störstellen106 bestimmt, die nach obigen Formeln berechnet wird. Da e, f und Umess bekannt sind, ist die Anzahl N der Störstellen106 in dem Halbleiterbauelement1 errechenbar. Die Berechnungseinheit5 stellt die ermittelte Anzahl N der Störstellen106 einem Datenspeicher6 bereit. Im Datenspeicher6 wird zusätzlich zur Anzahl N der Störstellen106 auch die Position beziehungsweise Informationen über das gemessene Halbleiterbauelement1 abgelegt. Der Datenspeicher6 weist darüber hinaus einen Datenausgang602 auf, an dem die abgelegten Daten einer nach geschalteten, nicht dargestellten, Einheit zugänglich gemacht werden. Die nachgeschaltete Einheit ist als Software- oder Hardware realisierbar. Der Datenausgang kann in Form eines Busses mit anderen Einheiten verbunden sein. - In
5 ist ein alternatives Ausführungsbeispiel einer Messanordnung aufgezeigt. Im Unterschied zur4 sind die Stromspannungsumsetzer8 detaillierter dargestellt. Jeder der Spannungsumsetzer8 weist einen Operationsverstärker9 auf, wobei der positive Eingang901 des Operationsverstärkers mit einem Bezugspotential GND verbunden ist. Der negative Eingang902 des Operationsverstärkers ist mit dem Drain- bzw. dem Source-Anschluss108 ,109 des Halbleiterbauelements1 bzw. im Fall des zweiten Strom-Spannungsumsetzers8 mit dem Substratanschluss110 des Halbleiterbauelementes1 verbunden. Weiterhin ist der Operationsverstärker9 über einen Rückkoppelwiderstand10 zurückgekoppelt. Der Ausgang des Operationsverstärkers entspricht dem Ausgang des Stromspannungsumsetzers8 . Beide Stromspannungsumsetzer8 sind in diesem Fall identisch aufgebaut. Durch die Operationsverstärker9 werden die dem Fachmann bekannten Vorteile erreicht. Die Einstellung der Steilheit G erfolgt mittels der Rückkoppelwiderstände10 . - In
6 ist ein alternatives Ausführungsbeispiel einer Messanordnung aufgezeigt. Im Unterschied zu4 sind hier zwei Halbleiterbauelemente1 dargestellt. Weiterhin weist die Auswerteeinheit4 einen Referenzwertausgang VREF auf. Mittels der Schalter S1 und S2 sind die Ausgänge der Stromspannungsumsetzer8 entweder mit der Berechnungseinheit5 oder Referenzwertausgang Vref verbunden. Eine Auswahleinheit7 ist zwischen die Spannungsquelle2 und die jeweiligen Gate-Anschlüsse107 der Halbleiterbauelemente1 geschaltet. Die Auswahleinheit7 weist einen Steuereingang701 auf, der mit einem Steuerausgang601 des Datenspeichers6 verbunden ist. - Mittels der Auswahleinheit
7 und der beschriebenen Spannungswerte203 ,204 lässt sich jedes Halbleiterbauelement1 neben den Betriebszuständen Inversion und Akkumulation auch einzeln an- beziehungsweise abschalten. Zusätzlich kann die Auswahleinheit7 Mittel aufweisen, mit der jedes Halbleiterbauelement1 sowohl für eine Eigencharakterisierung als auch später als Referenzquelle zugeschaltet wird. - Die Auswerteeinheit
4 weist zusätzlich Schalter S1 und Schalter S2 auf. Diese beiden Schalter lassen sich mittels eines Steuereinganges404 der Auswerteeinheit4 umschalten. Die Umschaltung erfolgt entweder software- oder hardware- basiert. Die Auswerteeinheit4 ist mit einem Steuerausgang405 mit dem Steuereingang701 der Auswahleinheit7 verbunden. Der Datenspeicher6 weist einen Steuerausgang601 auf, der mit dem Steuerausgang405 der Auswerteeinheit4 verbunden ist. - Mittels des Steuereingangs
404 der Auswerteeinheit4 wird von einem Eigencharakterisierungszustand in einen Referenzquellenzustand der Gesamtanordnung umgeschaltet. Dazu werden die Schalter S1 und S2 von einem ersten Schaltzustand in einen zweiten Schaltzustand versetzt, wodurch am Referenzwertausgang Vref der Auswerteeinheit4 ein Referenzwert abgreifbar ist. Zuvor erfolgt eine Eigencharakterisierung der Halbleiterbauelemente1 , wie in den Figurenbeschreibungen1 bis4 beschrieben. Nach der Eigencharakterisierung, also der Zuordnung einer konkreten Anzahl N von Störstellen106 zu jedem Halbleiterbauelement1 durch die Auswerteeinheit4 , werden für jedes Halbleiterbauelement1 die zum Betreiben der Anordnung als Referenzquelle notwendigen Daten im Datenspeicher6 abgelegt. Hierbei ist es möglich, die Auswerteeinheit4 vollständig in Hardware, allerdings z. T. auch in Software zu realisieren. - In
7 ist ein Verfahrensablaufplan zum Betreiben einer Referenzquelle mit vorheriger Eigencharakterisierung der zu verwendenden Halbleiterbauelemente1 aufgezeigt. Hierbei werden im ersten Schritt A die Messwerte der jeweilig nacheinander ausgewählten Halbleiterbauelemente1 seriell ermittelt. In einem zweiten Schritt B werden die analogen Messwerte in digitale Messwerte umgesetzt. Dies erfolgt bevorzugt durch einen Analog Digital Wandler. In einem dritten Schritt C ordnet eine Vergleichseinheit in der Auswerteeinheit4 die digitalen Messwerte der Größe nach und markiert die digitalen Messwerte bezüglich des entsprechenden Halbleiterbauelements1 . In der Vergleichseinheit werden beispielsweise die digitalen Messwerte des jeweilig nachfolgend ausgewählten Transistors mit dem aktuellen digitalen Messwert verglichen. Es treten lediglich ganzzahlige Unterschiede zwischen den zwei aufeinander folgenden Messwerten auf. In einem vierten Schritt D werden die Messwertunterschiede der Größe nach geordnet. In einem fünften Schritt E wird anhand der Unterschiede zwischen den einzelnen digitalen Messwerten die Anzahl der Störstellen jedes Halbleiterbauelements1 ermittelt und als Datum in einem Datenspeicher abgelegt. - In dem beschriebenen Verfahren ist zunächst das Ermitteln der Messwerte der einzelnen Halbleiterbauelemente
1 nacheinander beschrieben. Alternativ kann auch während der Eigencharakterisierung der jeweiligen Halbleiterbauelemente1 parallel die Relativbeziehung zu den bereits vorherig charakterisierten Halbleiterbauelementen1 ermittelt werden. Die ermittelten Daten werden dementsprechend durch Messwertunterschiede, auch als Sprünge der Messwerte bezeichnet, im Datenspeicher hinterlegt. - In einem nicht dargestellten Ausführungsbeispiel werden zunächst die Messwerte der zu untersuchenden Halbleiterbauelemente
1 ermittelt. Durch Grobreferenzieren, beispielsweise durch eine Bandgap Schaltung, werden die Messwerte bereits einer bestimmten Anzahl N von Störstellen106 grob zugeordnet. Mittels eines Fensterkomparators wird nun die genaue Störstellenanzahl N bestimmt. Dieses Ausführungsbeispiel ist dann vorteilhaft, wenn wenige Störstellen106 , beispielsweise kleiner10 , im Halbleiterbauelement1 sind, da in einem solchen Fall eine Fensterung der einzelnen Störstellenstufen mit vertretbarem Aufwand erfolgen kann. - Nach der Zuweisung konkreter Anzahlen N der Störstellen
106 zu den einzelnen Halbleiterbauelementen1 kann eine sehr genaue Referenzquelle geschaffen werden. Durch die ermittelten Anzahlen N der Störstellen106 ist bekannt, welches Halbleiterbauelement1 welches Vielfache vom Einheitsstrom I0 im Betrieb liefert. Wird ein Referenzwert benötigt, so kann mittels der Anordnung aus6 über den Steuereingang404 ein geforderter Referenzwert einer gewünschten Höhe bzw. einer gewünschten Stärke der Auswerteeinheit4 entnommen werden. Entsprechend der gewünschten Anforderungen werden mittels der abgelegten Daten diejenigen Halbleiterbauelemente1 als Referenzquelle betrieben. Als Referenzwert wird beispielsweise ein Stromwert oder ein Spannungswert bereitgestellt. - In
8 ist eine Charge Pump (CP) Kurve eines Halbleiterbauelements1 einer MOSFET-Technologie angegeben. Zur näheren Erläuterung werden zunächst drei mögliche Fälle beschrieben. Die Amplitude der trapezförmigen Spannung Vg, die an die Gateanschlusschicht105 des Halbleiterbauelements1 angelegt wird, sei hier stets 2,5 Volt. - Im ersten Fall ist der untere Spannungswert Vg beispielsweise minus ein Volt. Der obere Spannungswert von Vg entspricht demnach plus 1,5 Volt. Wird das Halbleiterbauelement
1 mit dieser Spannung angesteuert, wird der Kanal beim unteren Spannungswert in Akkumulation, beim oberen Spannungswert in Inversion betrieben. Im ersten Fall tritt der Strom Imess garantiert auf. - Im zweiten Fall ist der untere Spannungswert Vg beispielsweise minus 2,5 Volt. Der obere Spannungswert entspricht demnach plus 0,5 Volt. Wird das Halbleiterbauelement
1 mit dieser Spannung angesteuert, wird der Kanal beim unteren Spannungswert sicher in Akkumulation betrieben. Der obere Spannungswert reicht jedoch nicht aus, das Halbleiterbauelement1 in Inversion zu betreiben. Im zweiten Fall tritt der Strom Imess nicht auf. - Im dritten Fall ist der untere Spannungswert Vg beispielsweise 0 Volt. Der obere Spannungswert entspricht demnach plus 2,5 Volt. Wird das Halbleiterbauelement
1 mit dieser Spannung angesteuert, wird der Kanal beim oberen Spannungswert sicher in Inversion betrieben. Der untere Spannungswert reicht jedoch nicht aus, das Halbleiterbauelement1 in Akkumulation zu betreiben. Im dritten Fall tritt der Strom Imess ebenfalls nicht auf. - Diese drei Fälle sind auch in
8 dargestellt. Auf der Abszisse ist der untere Spannungswert der trapezförmigen Spannung aufgetragen, der an die Gateanschlussschicht105 angelegt wird. Auf der Ordinate ist der gemessene Strom Imess in Picoampere aufgetragen. Somit zeigt die Kennlinie der8 , bei welchem unteren Spannungswert der Strom Imess auftritt und die Anzahl N der Störstellen106 detektiert werden können. - In
9 wurden20 Halbleiterbauelemente1 eigencharakterisiert und die Anzahl der Halbleiterbauelemente1 , die eine Anzahl N der Störstellen106 aufweisen, angegeben. Hierbei weist jedes Halbleiterbauelement1 eine Gate-Fläche von 0,25 × 0,3 μm2 auf. Es ist zu erkennen, dass bei dieser Gatefläche die Anzahl N der Störstellen kleiner 18 ist. Der9 ist weiterhin zu entnehmen, dass eine hohe Anzahl von Halbleiterbauelementen1 eine Störstellenanzahl N von 6 bis 9 aufweist. - Die Anzahl N der Störstellen
106 für ein Halbleiterbauelement1 folgt statistischen Gesetzen, üblicherweise der Poisson-Verteilung. Diese Verteilung sagt aus, dass wenige Anzahlen N von Störstellen mit größter Wahrscheinlichkeit auftreten, wohingegen im Abstand von diesen meistwahrscheinlichen Anzahlen es wahrscheinlicher ist, dass ein Halbleiterbauelement1 mehr Störstellen106 aufweist, als dass es weniger Störstellen106 aufweist. So ist es beispielsweise möglich, dass ein Halbleiterbauelement1 keine Störstelle106 aufweist. Dieses Halbleiterbauelement1 kann zur Bildung einer Referenzquelle nach dem hier beschriebenen Verfahren nicht verwendet werden. - Es ist ebenfalls möglich, dass bestimmte Anzahlen N von Störstellen
106 in den untersuchten Halbleiterbauelementen1 nicht vorkommen. Wird also nur eine geringe Anzahl an Halbleiterbauelementen1 charakterisiert, wie in9 , so ist es wahrscheinlich, dass beispielsweise kein Halbleiterbauelement1 nur eine Störstelle106 aufweist. In diesem Fall ist es allerdings sehr wahrscheinlich, dass zumindest ein Halbleiterbauelement1 zwei oder drei Störstellen aufweist. Es ist ebenfalls möglich, dass bei den untersuchten Halbleiterbauelementen1 der kleinste ermittelte Messwertunterschied zwei Störstellen106 entspricht. Durch einfache mathematische Algorithmen lässt sich die Beziehung zwischen den erhaltenen Messwertunterschieden und der Anzahl N der Störstellen106 der Halbleiterbauelemente1 leicht errechnen. Insbesondere durch Ermittlung der Beziehung zwischen den Messwerten und Feststellen der Vielfachen N zum Einheitsstrom I0 ist dies möglich. - Um zu vermeiden, dass Anzahlen N von Störstellen
106 nicht vorhanden sind, werden eine Vielzahl von Halbleiterbauelementen1 charakterisiert, deren Störstellenanzahl N bestimmt und diese als Datum in einem Datenspeicher abgelegt. Eine Größenordnung von hundert und mehr Eigencharakterisierungen ist somit vorteilhaft, um eine gute statistische Basis bezüglich der Anzahlen N von Störstellen106 zu erhalten. - Bezugszeichenliste
-
- 1
- Halbleiterbauelement, Transistor
- 101
- Halbleitersubstrat
- 102
- Oberseite des Halbleitersubstrats
- 103
- Dotierter Bereich
- 104
- Isolationsschicht
- 105
- Gateanschlussschicht
- 106
- Störstelle
- 107
- Gateanschluss
- 108
- Drainanschluss
- 109
- Sourceanschluss
- 110
- Substrat-, Bulkanschluss
- 2
- Spannungsquelle
- 201
- Erster Anschluss der Spannungsquelle
- 202
- Zweiter Anschluss der Spannungsquelle
- 203
- Erster Spannungswert
- 204
- Zweiter Spannungswert
- 3
- Messeinheit
- 301
- Erster Eingang der Messeinheit
- 302
- Zweiter Eingang der Messeinheit
- 303
- Ausgang der Messeinheit
- 4
- Auswerteeinheit
- 401
- Erster Eingang der Auswerteeinheit
- 402
- Zweiter Eingang der Auswerteeinheit
- 403
- Ausgang der Auswerteeinheit
- 404
- Steuereingang der Auswerteeinheit
- 405
- Steuerausgang der Auswerteeinheit
- 5
- Berechnungseinheit
- 6
- Datenspeicher
- 601
- Steuerausgang des Datenspeichers
- 602
- Datenausgang des Datenspeichers
- 7
- Auswahleinheit
- 701
- Steuereingang der Auswahleinheit
- 8
- Strom in eine Spannung umsetzende Einheit
- 801
- Eingang der umsetzenden Einheit
- 802
- Ausgang der umsetzende Einheit
- 9
- Operationsverstärker
- 901
- Positiver Eingang des OPV
- 902
- Negativer Eingang des OPV
- 903
- Ausgang des OPV
- 10
- Rückkoppelwiderstand
- 11
- Transistoranordnung
- A
- Ermittelung der Messwerte der Halbleiterbauelemente 1
- B
- Analog-Digital Umsetzen
- C
- Ordnen der digitalen Messwerte der Größe nach Markieren der digitalen Messwerte bzgl. entsprechenden Halbleiterbauelements 1
- D
- Selektion des Halbleiterbauelements 1 mit geringstem Messwert und Vergleich mit anderen Messwerten
- E
- Abspeichern der Informationen im Datenspeicher
- e
- Elementarladung (e = 1,602176487 × 10–19 Coulomb)
- f
- Frequenz der Spannungsquelle
- G
- Steilheit des OPV
- GND
- Bezugspotenzial
- Imess
- Strommesswert
- Iref
- Stromwert
- L
- Gatelänge
- N
- Anzahl der Störstellen
- S1
- Schalter
- W
- Gateweite
- Vmess
- Spannungsmesswert
- Vref
- Referenzspannungswert
Claims (12)
- Messanordnung – mit mehreren Halbleiterbauelementen (
1 ), die in einer eigenen Wanne eines Halbleitersubstrats (101 ) angeordnet sind, wobei jedes Halbleiterbauelement (1 ) Folgendes aufweist: – zumindest einen planar an eine Oberseite (102 ) eines Halbleitersubstrats (101 ) angrenzenden dotierten Bereich (103 ), – eine auf der Oberseite (102 ) des Halbleitersubstrates (101 ) an den dotierten Bereich (103 ) angrenzende Isolationsschicht (104 ), – eine auf der Isolationsschicht (104 ) angeordnete Gateanschlussschicht (105 ), – zumindest einen Grenzflächenzustand (106 ) in der Grenzfläche zwischen Isolationsschicht (104 ) und Halbleitersubstrat (101 ), – mit einer Spannungsquelle (2 ), die mit einem ersten Anschluss (201 ) mit einer Auswahleinheit (7 ) und mit einem zweiten Anschluss (202 ) mit einem Bezugspotenzial (GND) verbunden ist, – mit einer Messeinheit (3 ), wobei die Messeinheit (3 ): – zumindest einen ersten und einen zweiten Eingang (301 ,302 ) sowie einen Ausgang (303 ) aufweist, – der erste Eingang (301 ) mit dem Halbleitersubstrat (101 ) verbunden ist, – der zweite Eingang (302 ) mit dem dotierten Bereich (103 ) verbunden ist und – der Ausgang (303 ) einen Messwert bereitstellt, der proportional zur Anzahl (N) der Grenzflächenzustände (106 ) ist, – mit der Auswahleinheit (7 ), die zwischen der Spannungsquelle (2 ) und der jeweiligen Gateanschlussschicht (105 ) angeordnet ist, und – mit einer Auswerteeinheit (4 ), die einen ersten, mit dem Ausgang (303 ) der Messeinheit (3 ) verbundenen Eingang (401 ) und einen Ausgang (403 ) aufweist und die die Anzahl (N) der Grenzflächenzustände (106 ) berechnet und am Ausgang (403 ) einen Referenzwert, der proportional zur Anzahl (N) der Grenzflächenzustände (106 ) ist, bereitstellt, wobei eine Berechnungseinheit (5 ) in der Auswerteeinheit (4 ) die Anzahl (N) der Grenzflächenzustände (106 ) berechnet und als Datum in einem Datenspeicher (6 ) ablegt, wobei die Auswerteeinheit (4 ) einen mit einem Steuereingang (701 ) der Auswahleinheit (7 ) verbundenen Steuerausgang (405 ) aufweist, wobei die Messanordnung einen ersten Betriebszustand und einen zweiten Betriebszustand aufweist, zwischen denen die Messanordnung mit Hilfe eines Steuersignals an einem Steuereingang (404 ) der Auswerteeinheit (4 ) der Messanordnung wechselt, wobei im ersten Betriebszustand: – die Auswahleinheit (7 ) jeweils nur eine Gateanschlussschicht (105 ) mit der Spannungsquelle (2 ) elektrisch leitend verbindet und – die Auswerteeinheit (4 ) im ersten Betriebszustand die Anzahl (N) der Grenzflächenzustände (106 ) berechnet und als Datum im Datenspeicher (6 ) ablegt und wobei im zweiten Betriebszustand: – die Halbleiterbauelemente (1 ) als Referenzquelle zur Bereitstellung eines Referenzwerts dienen und der Referenzwert am Ausgang (403 ) der Auswerteeinheit (4 ) bereitgestellt ist, – die Auswerteeinheit (4 ) die Auswahleinheit (7 ) über den Steuerausgang (405 ) steuert. - Messanordnung nach Anspruch 1, wobei: – die Spannungsquelle (
2 ) eine trapezförmige Spannung erzeugt, – die Spannung der Spannungsquelle (2 ) zumindest einen ersten und einen zweiten Spannungswert (203 ,204 ) aufweist, – der erste Spannungswert (203 ) das Halbleiterbauelement (1 ) in Akkumulation und – der zweite Spannungswert (204 ) das Halbleiterbauelement (1 ) in Inversion betreibt. - Messanordnung nach Anspruch 2, wobei der bereitgestellte Messwert gleich dem Produkt aus der Frequenz (f) der Spannung, der Elementarladung (e) und der Anzahl (N) der Grenzflächenzustände (
106 ) ist. - Messanordnung nach einem der Ansprüche 1 bis 3, wobei der Messwert ein Stromwert (Imess) ist.
- Messanordnung nach einem der Ansprüche 1 bis 3, wobei der Referenzwert ein Stromwert (Iref), ein Spannungswert (Vref) und/oder ein Ladungswert ist.
- Messanordnung nach einem der Ansprüche 1 bis 5, wobei die Halbleiterbauelemente (
1 ) Transistoren sind. - Verfahren zum Betreiben der Messanordnung nach einem der Ansprüche 1 bis 6 mit den Verfahrensschritten: – Anlegen einer trapezförmigen Spannung an die Gateanschlussschicht zumindest eines Halbleiterbauelements der Messanordnung, wobei die Spannung einen ersten und einen zweiten Spannungswert aufweist und der erste Spannungswert das Halbleiterbauelement in Akkumulation und der zweite Spannungswert das Halbleiterbauelement in Inversion betreibt, – Anschließen einer Messeinheit, wobei die Messeinheit einen ersten und einen zweiten Messeingang aufweist, der erste Messeingang mit dem zumindest einen dotierten Bereich des Halbleiterbauelementes verbunden wird und der zweite Messeingang mit dem Substratanschluss (
110 ) des Halbleiterbauelementes verbunden wird, – Erfassen eines Messwertes am Ausgang der Messeinheit, wobei der Messwert proportional zu der Anzahl der Grenzflächenzustände in dem Halbleiterbauelement ist, – Umsetzen des Messwerts in einen Referenzwert. - Verfahren nach Anspruch 7, wobei der Messwert mehrerer Halbleiterbauelemente nacheinander ermittelt wird, wobei die einzelnen Halbleiterbauelemente mittels einer Auswahleinheit ausgewählt werden und zumindest ein Halbleiterbauelement einen Grenzflächenzustand aufweist.
- Verfahren nach Anspruch 8, wobei eine Auswerteeinheit die Anzahl der Grenzflächenzustände aus dem Messwert des jeweilig ausgewählten Bauelements ermittelt und als Datum in einem Datenspeicher abgelegt.
- Verfahren nach Anspruch 9, wobei: – die Messwerte des jeweilig ausgewählten Halbleiterbauelements nacheinander ermittelt werden, – die Auswerteeinheit die analogen Messwerte in digitale Messwerte umsetzt, – eine Vergleichseinheit in der Auswerteeinheit die digitalen Messwerte der Größe des Messwertes nach ordnet und die digitalen Messwerte bezüglich des entsprechenden Halbleiterbauelements markiert, – die Unterschiede zwischen den einzelnen digitalen Messwerten der Größe nach geordnet werden und – anhand der Unterschiede zwischen den einzelnen digitalen Messwerten die Anzahl der Grenzflächenzustände jedes Halbleiterbauelements ermittelt wird und als Datum in einem Datenspeicher abgelegt wird.
- Verfahren nach Anspruch 10, wobei zumindest eines der Halbleiterbauelemente nach der Ermittlung der Anzahl der Grenzflächenzustände als Referenzquelle zur Bereitstellung eines Referenzwerts betrieben wird und als Referenzwert das entsprechend abgelegte Datum herangezogen wird.
- Verfahren nach Anspruch 11, wobei der Referenzwert ein Stromwert, ein Spannungswert oder ein Ladungswert ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008015211A DE102008015211B4 (de) | 2008-03-20 | 2008-03-20 | Messanordnung und Verfahren zum Betreiben der Messanordnung |
US12/399,581 US8183879B2 (en) | 2008-03-20 | 2009-03-06 | Measuring arrangement, semiconductor arrangement and method for operating a semiconductor component as a reference source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008015211A DE102008015211B4 (de) | 2008-03-20 | 2008-03-20 | Messanordnung und Verfahren zum Betreiben der Messanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008015211A1 DE102008015211A1 (de) | 2009-10-01 |
DE102008015211B4 true DE102008015211B4 (de) | 2011-01-05 |
Family
ID=41010984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008015211A Expired - Fee Related DE102008015211B4 (de) | 2008-03-20 | 2008-03-20 | Messanordnung und Verfahren zum Betreiben der Messanordnung |
Country Status (2)
Country | Link |
---|---|
US (1) | US8183879B2 (de) |
DE (1) | DE102008015211B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101356425B1 (ko) * | 2007-09-20 | 2014-01-28 | 삼성전자주식회사 | 모스 트랜지스터의 열화도 추정 방법 및 회로 특성 열화도추정 방법 |
JP2010258166A (ja) * | 2009-04-23 | 2010-11-11 | Renesas Electronics Corp | 半導体装置、及び、半導体測定システム |
JP2015109422A (ja) * | 2013-10-22 | 2015-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置の評価方法 |
US9952274B2 (en) | 2015-03-13 | 2018-04-24 | International Business Machines Corporation | Measurement for transistor output characteristics with and without self heating |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060103450A1 (en) * | 2004-11-18 | 2006-05-18 | Chartered Semiconductor Manufacturing Ltd. | Charge pump current source |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4380864A (en) * | 1981-07-27 | 1983-04-26 | The United States Of America As Represented By The Secretary Of The Air Force | Method for providing in-situ non-destructive monitoring of semiconductors during laser annealing process |
FR2542500B1 (fr) * | 1983-03-11 | 1986-08-29 | Thomson Csf | Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant |
DE3484982D1 (de) * | 1983-11-26 | 1991-10-02 | Toshiba Kawasaki Kk | Apparat zum nachweis von oberflaechenfehlern. |
US5342797A (en) * | 1988-10-03 | 1994-08-30 | National Semiconductor Corporation | Method for forming a vertical power MOSFET having doped oxide side wall spacers |
US6339339B2 (en) * | 1993-05-13 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | TFT and reliability evaluation method thereof |
US5618760A (en) * | 1994-04-12 | 1997-04-08 | The Board Of Trustees Of The Leland Stanford, Jr. University | Method of etching a pattern on a substrate using a scanning probe microscope |
US6127881A (en) * | 1994-05-31 | 2000-10-03 | Texas Insruments Incorporated | Multiplier circuit |
US5804975A (en) * | 1996-09-18 | 1998-09-08 | Lucent Technologies Inc. | Detecting breakdown in dielectric layers |
AU6951298A (en) * | 1997-04-04 | 1998-10-30 | University Of Florida | Method for testing and diagnosing mos transistors |
KR100272659B1 (ko) * | 1997-06-28 | 2000-12-01 | 김영환 | 반도체 소자의 금속배선 선폭 측정방법 |
US6049213A (en) * | 1998-01-27 | 2000-04-11 | International Business Machines Corporation | Method and system for testing the reliability of gate dielectric films |
JP3251245B2 (ja) * | 1998-06-10 | 2002-01-28 | 松下電器産業株式会社 | 半導体基板の評価方法及び半導体装置の製造工程の管理方法 |
JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
US6472233B1 (en) * | 1999-08-02 | 2002-10-29 | Advanced Micro Devices, Inc. | MOSFET test structure for capacitance-voltage measurements |
US6456105B1 (en) * | 2000-08-08 | 2002-09-24 | Advanced Micro Devices, Inc. | Method for determining transistor gate oxide thickness |
JP2002110679A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US6514778B2 (en) * | 2001-01-31 | 2003-02-04 | United Microelectronics Corp. | Method for measuring effective gate channel length during C-V method |
US20030012925A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing |
US6566710B1 (en) * | 2001-08-29 | 2003-05-20 | National Semiconductor Corporation | Power MOSFET cell with a crossed bar shaped body contact area |
US6890772B2 (en) * | 2002-01-09 | 2005-05-10 | Taiwan Semiconductor Manufacturing Co., Ltd | Method and apparatus for determining two dimensional doping profiles with SIMS |
US6850074B2 (en) * | 2002-08-05 | 2005-02-01 | Encorp, Inc. | System and method for island detection |
JP3888272B2 (ja) * | 2002-09-25 | 2007-02-28 | 株式会社日立製作所 | 交流電動機の制御装置及び半導体装置 |
DE10336335B4 (de) * | 2003-08-08 | 2015-03-12 | Huf Hülsbeck & Fürst Gmbh & Co. Kg | Schließvorrichtung für Fahrzeuge |
US6956387B2 (en) * | 2003-08-15 | 2005-10-18 | Intel Corporation | Socket connection test modules and methods of using the same |
US20050073678A1 (en) * | 2003-09-26 | 2005-04-07 | Jamil Tahir-Kheli | Detection and reduction of dielectric breakdown in semiconductor devices |
CN1954409B (zh) * | 2004-05-18 | 2010-10-13 | 库克有限公司 | 注入计数掺杂质离子 |
US6967499B1 (en) * | 2004-06-21 | 2005-11-22 | Texas Instruments Incorporated | Dual ramp rate dielectric breakdown testing methodology |
US7242199B2 (en) * | 2005-04-21 | 2007-07-10 | Hewlett-Packard Development Company, L.P. | Active interconnects and control points in integrated circuits |
KR100991408B1 (ko) * | 2005-07-04 | 2010-11-03 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | 테스트용 회로, 웨이퍼, 측정장치, 디바이스 제조방법 및표시장치 |
US7535021B2 (en) * | 2005-11-01 | 2009-05-19 | Alpha & Omega Semiconductor, Ltd. | Calibration technique for measuring gate resistance of power MOS gate device at water level |
JP2007317741A (ja) * | 2006-05-23 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
JP2008047589A (ja) * | 2006-08-11 | 2008-02-28 | Nec Electronics Corp | 電気特性評価パターン、電気特性評価方法、半導体装置の製造方法および信頼性保証方法 |
US20080096292A1 (en) * | 2006-10-20 | 2008-04-24 | Texas Instruments Incorporated | Method for measuring interface traps in thin gate oxide MOSFETs |
US7986146B2 (en) * | 2006-11-29 | 2011-07-26 | Globalfoundries Inc. | Method and system for detecting existence of an undesirable particle during semiconductor fabrication |
US7579859B2 (en) * | 2007-06-14 | 2009-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for determining time dependent dielectric breakdown |
US7759957B2 (en) * | 2007-07-27 | 2010-07-20 | United Microelectronics Corp. | Method for fabricating a test structure |
-
2008
- 2008-03-20 DE DE102008015211A patent/DE102008015211B4/de not_active Expired - Fee Related
-
2009
- 2009-03-06 US US12/399,581 patent/US8183879B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060103450A1 (en) * | 2004-11-18 | 2006-05-18 | Chartered Semiconductor Manufacturing Ltd. | Charge pump current source |
Non-Patent Citations (1)
Title |
---|
M.EL-SAYED und H.HADDARA: Study of interface trap properties in MOSFETs using split-current measurements. in: Solid-State Electronics, Vol.34, No.2, 1991, S.173-180 * |
Also Published As
Publication number | Publication date |
---|---|
US8183879B2 (en) | 2012-05-22 |
DE102008015211A1 (de) | 2009-10-01 |
US20090322371A1 (en) | 2009-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4037206C2 (de) | Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung | |
DE102013110408B4 (de) | Abtastschaltung, Verfahren zum Reduzieren von Verzerrung in einer Abtastschaltung und ein Analog-Digital-Umsetzer mit einer solchen Abtastschaltung | |
EP2597931B1 (de) | Treiberschaltung und zugehörige Fehlererkennungsschaltung und Verfahren hierfür | |
EP1279966B1 (de) | Vorrichtung und Verfahren zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen | |
DE19744686C2 (de) | Integrierte Halbleiterschaltungseinrichtung mit einer einstellbaren Hochspannungserfassungsschaltung zum Erfassen hoher Spannungspegel | |
DE3704609C2 (de) | ||
DE2620401A1 (de) | Schaltungsanordnung zum erzeugen einer referenzspannung | |
DE102007039921A1 (de) | Verfahren und Vorrichtung zum Messen von Leckstrom | |
DE102019118054A1 (de) | Rram-spannungskompensation | |
DE102008015211B4 (de) | Messanordnung und Verfahren zum Betreiben der Messanordnung | |
DE102017119239A1 (de) | Testschaltung für Belastungsleckverlustmessungen | |
WO2015117691A1 (de) | Gleichrichterschaltung mit selbstklemmendem transistor | |
DE2421583A1 (de) | Verfahren und anordnung zur speicherung, integration und multiplikation von analogsignalen | |
DE60024778T2 (de) | Modellieren der elektrischen eigenschaften von dünnfilmtransistoren | |
DE602004008680T2 (de) | Verfahren und Vorrichtung für die Auswertung eines aktiven Matrix-Substrats | |
DE102016204571B4 (de) | Ladungsinjektion zur ultraschnellen spannungssteuerung in spannungsregler | |
DE102019104297A1 (de) | Strommessvorrichtungen und zugeordnete Verfahren | |
DE102015122521A1 (de) | Spannungsreferenzschaltung | |
EP1136833B1 (de) | Verfahren zur Durchführung eines Burn-in-Prozesses zum elektrischen Stressen eines Halbleiterspeichers | |
DE3026741A1 (de) | Mos-spannungsteiler | |
DE102010052038A1 (de) | Leckstromkompensation | |
DE102004015831B4 (de) | Integrierte Schaltung und Verfahren | |
DE102020213441B4 (de) | Verfahren zum Testen einer elektronischen Schaltung | |
DE102008015696B4 (de) | Anordnung, Verwendung einer Anordnung, Referenzspannungsquelle sowie Verfahren zur Erzeugung eines zur Temperatur linear-proportionalen Spannungswertes | |
DE10117362A1 (de) | Zufallszahlengenerator und Verfahren zum Erzeugen einer Zufallszahl |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R020 | Patent grant now final |
Effective date: 20110405 |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER, DE Representative=s name: VIERING, JENTSCHURA & PARTNER, 81675 MUENCHEN, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131001 |