DE60024778T2 - Modellieren der elektrischen eigenschaften von dünnfilmtransistoren - Google Patents

Modellieren der elektrischen eigenschaften von dünnfilmtransistoren Download PDF

Info

Publication number
DE60024778T2
DE60024778T2 DE60024778T DE60024778T DE60024778T2 DE 60024778 T2 DE60024778 T2 DE 60024778T2 DE 60024778 T DE60024778 T DE 60024778T DE 60024778 T DE60024778 T DE 60024778T DE 60024778 T2 DE60024778 T2 DE 60024778T2
Authority
DE
Germany
Prior art keywords
voltage
gate
conductance
surface potential
states
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60024778T
Other languages
English (en)
Other versions
DE60024778D1 (de
Inventor
Basil Lui
Piero Migliorato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of DE60024778D1 publication Critical patent/DE60024778D1/de
Publication of DE60024778T2 publication Critical patent/DE60024778T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/48Analogue computers for specific processes, systems or devices, e.g. simulators
    • G06G7/62Analogue computers for specific processes, systems or devices, e.g. simulators for electric systems or apparatus
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2837Characterising or performance testing, e.g. of frequency response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • G01R31/2603Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Berechnen der elektrischen Eigenschaften von Materialien von Dünnfilmtransistoren (TFTs).
  • In Anbetracht der Komplexität und Kosten des Fertigungsprozesses bei der Herstellung von Dünnfilmtransistoren ist es überaus wünschenswert, wenn nicht gar unverzichtbar, dass die Konstruktion und Leistungsbewertung solcher Transistoren unter Verwendung mathematischer Simulationen erfolgt, die man oft auch Modellierung nennt. Entscheidend für eine solche Modellierung ist die exakte Berechnung der elektrischen Eigenschaften von Materialien von Dünnfilmtransistoren. Folglich wurde in der Vergangenheit ein beträchtlicher Aufwand in die Entwicklung von Verfahren zur Berechnung solcher Eigenschaften investiert. Solche Verfahren sind in der Regel in Computerprogrammen verkörpert, die oft als handelsübliche Massenprodukte durch ihre – oder im Auftrag ihrer – Entwickler an Konstrukteure und Hersteller von Dünnfilmtransistoren und anderen Halbleiterprodukten, die solche Transistoren beinhalten, verkauft werden.
  • Die bekannten Verfahren zur Berechnung der elektrischen Eigenschaften von Materialien von Dünnfilmtransistoren sind mit verschiedenen Nachteilen behaftet. Zu den häufigsten dieser Nachteile gehören relativ langsame Ausführungsgeschwindigkeiten (oft in der Größenordnung von einer bis zwei Wochen) und häufig signifikante Abweichungen der errechneten Ergebnisse von den echten Eigenschaften. Einige bekannte Verfahren erfordern das destruktive Testen des Prüfstücks. Es ist eine Aufgabe der vorliegenden Erfindung, diese und andere Nachteile zu mindern.
  • Dünnfilmtransistoren werden in den meisten Fällen aus Polysilizium hergestellt. Dies besteht – wie alternative Materialien auch – aus kristallinen Regionen (Körnern), in der Regel zwischen einhundert und einigen Tausenden Ångström groß, die durch Korngrenzen voneinander getrennt sind. An diesen Korngrenzen gibt es eine hohe Dichte an nichtpaarigen Bindungen. Diese nichtpaarigen Bindungen führen aufgrund ihrer veränderlichen Elektronenenergieniveaus zu Zuständen über den gesamten Energieabstand hinweg. Außerdem können infolge zufälliger Schwankungen des kristallinen Potenzials andere Abstandszustände eingetragen werden. Diese fehlordnungsinduzierten lokalen Zustände befinden sich energetisch in der Nähe des Leitungs- und des Valenzbandes und bilden die sogenannten Schwanzzustände. In Polysilizium sind diese Zustände vermutlich mit ungleichmäßigen Materialspannungsfeldern verbunden und können über das Kornvolumen verteilt sein. Da die Zuständedichte räumlich ungleichmäßig ist, ist das physikalische Modellieren von Polysilizium komplex.
  • 1 zeigt zwei typische Übertragungskennlinien eines n-Kanal-Polysilizium-TFT, dessen typischer Aufbau in 2 gezeigt ist. Der erste Fall ist, wenn die Drain-Source-Spannung (VDS) niedrig ist (0,1 V), und der zweite Fall ist, wenn VDS hoch ist (5,1 V). In beiden Fällen ist, wenn die Gate-Spannung VGS klein, aber positiv ist, der Strom IDS, der zwischen Source und Drain fließt, aufgrund der VDS sehr klein. Das liegt an dem hohen Widerstand der nicht-dotierten aktiven Schicht. Mit zunehmender VGS wird nahe der Oxid-Halbleiter-Grenzschicht Ladung induziert, und es entsteht ein Leitungspfad – der Kanal genannt – zwischen Source und Drain, was somit zu einem Ansteigen von IDS um mehrere Größenordnungen führt. Jedoch haben die elektrischen Eigenschaften dieser Bauelemente eine viel geringere scheinbare Mobilität und eine höhere scheinbare Schwellenspannung als ihre einkristalligen Gegenstücke. Das liegt an dem Vorhandensein eines Zustandskontinuums in dem Energieabstand (der Zuständedichte).
  • Seit einigen Jahren gibt es auf dem freien Markt mehrere Computerprogramme, die mit der Umkehrmodellierungstechnik arbeiten. Verschiedene Entwicklungs- und Forschungsgruppen haben mit diesen Programmen gearbeitet und sich dabei einer Approximation der verteilten Defekte bedient. Die Approximation ermöglicht eine Beschreibung der räumlich lokalisierten Zuständedichte von Polysilizium-TFTs unter der Annahme einer effektiven Zuständedichte, die über das Kornvolumen hinweg gleichmäßig ist. Dies ist auch als das Verfahren des effektiven Mediums bekannt, wobei die effektive Zuständedichte als in der gesamten Dicke der aktiven Schicht des Polysiliziums gleichmäßig verteilt angesehen wird. Diese bekannten Verfahren sind zeitaufwändig und dauern zwischen mehreren Stunden bis mehreren Wochen Berechnungszeit; überdies sind sie mit Ungewissheiten aufgrund unbekannter Parameter behaftet, wie beispielsweise der Flachbandspannung und der Fermi-Energie.
  • Aufgrund seiner augenscheinlichen. Einfachheit hat das sogenannte Feldeffektverfahren einige Popularität erlangt. Es ist mit dem Nachteil des Verfahrens des effektiven Mediums behaftet und kann schwerwiegende Schwachstellen aufweisen, wie beispielsweise die Annahme einer semi-infiniten Dicke der aktiven Schicht und keiner Grenzflächenzustände. Es ist mit verschiedenen Quellen des Ungenauigkeit behaftet. Insbesondere sind die Flachbandspannung (Vfb), die Fermi-Volumenenergie (EF) und die Elektronen- und Locheinflüsse (Gg0, Gp0) auf die Konduktanz (GO) bei der Flachbandspannung unbekannt. Das kann zu einer falschen Anordnung der Zuständedichtefunktion entlang der Energieachse führen. Die 0°-Kelvin-Approximation für die Fermi-Funktion muss angenommen werden, was zu einer Überschätzung der Zuständedichte führt. Des weiteren vergrößert die Verwendung der zweiten Ableitung des Quadrates des Oberflächenfeldes (FS) das Rauschen, was zu Ungenauigkeiten insbesondere nahe der Mitte des Abstandes führt, wo Oszillationen größer als eine Größenordnung beobachtet werden. Ein anderes bekanntes Verfahren, das Temperaturverfahren, stützt sich darauf, dass die Eingangsdaten Funktionen der Temperatur sind. Dieses Verfahren ermöglicht Schätzungen der Flachbandspannung, der Fermi-Energie, der Elektronenkonduktanz (Gg0) und der Löcherkonduktanz (Gp0). Jedoch sind sowohl die anfängliche Datenerfassung als auch das Analyseverfahren relativ komplex. Insbesondere erfordert die Gewinnung der Eingangsdaten, dass die Prüfstücke in einem Kryostat montiert werden. Ungewissheiten bestehen nach wie vor aufgrund der Temperaturabhängigkeit der Fermi-Funktion und der 0°-Kelvin-Approximation und der zweiten Ableitung des Quadrates des Oberflächenfeldes (FS).
  • Mit der zunehmenden Verwendung dünnerer aktiver Schichten (< 100 nm) gewinnt der Effekt der Grenzflächenzustände an Bedeutung. Deshalb ist der Versuch vorgeschlagen worden, die Zuständedichte sowohl der Grenzfläche als auch des Volumens zu bestimmen, aber derartige Vorschläge haben sich weder mit den Problemen der Bestimmung der Flachbandspannung und der Fermi-Energie befasst, noch haben sie die Ungewissheiten der 0°-Kelvin-Approximation und der zweiten Ableitung des Quadrates des Oberflächenfeldes (FS) vermieden.
  • Lui, O. K. B. und Mitarbeiter: "A Polysilicon TFT Parameter Extractor", Amorphous and Microcrystalline Silicon Technology – 1998. Symposium, San Francisco, CA, USA, 14. – 17. April 1998, Seiten 365 – 370, Warrendale, PA, USA, Mater. Res. Soc., USA, ISBN: 1-55899-413-0, beschreibt einen Polysiliziumparametergewinnungsvorrichtung, die auf der Grundlage von Daten aus Kapazitätsmessungen (C-V) und Konduktanzmessungen (I-V) entwickelt wurde. Das Verfahren erbringt die Flachbandspannung, die Vordergrenzflächenzustandsdichte und die Volumenzuständedichte für den gesamten Bereich. Das Verfahren wird auf laser-rekristallisierte Polysilizium-TFTs angewendet und über einen Vergleich mit einer 2-D-Simulation verifiziert.
  • Die vorliegende Erfindung stellt ein automatisches Verfahren zum Berechnen von Volumenzustände-Informationen und Grenzflächenzustände-Informationen eines Dünnfilmtransistors nach Anspruch 1 bereit.
  • Die vorliegende Erfindung stellt des eine Vorrichtung zum Berechnen von Volumenzustände-Informationen und Grenzflächenzustände-Informationen eines Dünnfilmtransistors nach Anspruch 2 bereit.
  • Die vorliegende Erfindung stellt somit ein Verfahren und eine Vorrichtung für die exakte Bestimmung von Grenzflächen- und Volumenzuständedichten in TFTs auf der Grundlage einer Analyse der I-V- und C-V-Eigenschaften bereit. Die Erfindung kann Quelle von Ungenauigkeiten beseitigen, von denen man weiß, dass sie in herkömmlichen Verfahren vorhanden sind. Im Gegensatz zum Stand der Technik ermöglicht die Erfindung die Bestimmung der Flachbandspannung (Vfb), des Elektronen- und der Löcher-Flachband-Konduktanz (Gg0, Gp0) und damit der Fermi-Volumenenergie (Ef). Die Kenntnis dieser Parameter ist nicht nur für die exakte Bestimmung der Volumen- und Grenzflächen-Zuständedichte wesentlich, sondern ist auch für sich allein genommen als Prozesscharakterisierungs-Tool von Bedeutung. Das Verfahren der vorliegenden Erfindung extrahiert die Zuständedichtefunktion (NE) direkt aus der Poissonschen Differenzialgleichung.
  • Zu den Vorteilen der Erfindung gehören: größere Immunität gegen Rauschen aus den Originaldaten, Nutzung der kompletten Fermi-Funktion (keine 0°-Kelvin-Approximation) und Anwendbarkeit auf dünne aktive Schichten. Der Grad an Genauigkeit, der in der Zuständedichtebestimmung erreicht wird, ist viel größer als bei den bisher bekannten Verfahren. Zusätzlich zur Volumenzuständedichte bestimmt das Verfahren auch die Grenzflächenzustandsdichte. Diese Infor mation ist sowohl für die Konstruktion des Bauelements als auch für die Prozesscharakterisierung sehr wichtig. Und schließlich erfolgt die Extrahierung sehr schnell. Das Verfahren der vorliegenden Erfindung kann – auf einem herkömmlichen Pentium-PC implementiert – in gerade einmal 10 Minuten ein Zuständedichtespektrum von 15 Punkten errechnen.
  • Es werden nun Ausführungsformen der Erfindung – wieder lediglich beispielhaft – anhand der begleitenden Zeichnungen eingehender beschrieben.
  • 1 ist ein Diagramm, in dem Übertragungskennlinien von Ins im Verhältnis zu VDS für einen n-Kanal-Polysilizium-TFT aufgetragen sind.
  • 2 veranschaulicht die Struktur eines typischen TFT.
  • 3 ist ein Energiebandschaubild eines n-Kanal-Polysilizium-TFT in der Richtung orthogonal zum Kanal.
  • 4 ist ein Flussdiagramm, das die Prozessschritte einer Ausführungsform eines Verfahrens gemäß der vorliegenden Erfindung veranschaulicht.
  • 5 ist ein Diagramm, das zwei simulierte C-V-Kennlinien zeigt.
  • 6 ist ein Diagramm, das einen Vergleich zwischen zwei V-ψ-Datensätzen zeigt.
  • 7 ist ein Diagramm, das die Volumenzuständedichte zeigt, die mittels verschiedener Verfahren erhalten wurde.
  • 8 ist ein Diagramm, das einen Vergleich zwischen verschiedenen Grenzflächenzuständen zeigt.
  • 9 ist ein Diagramm, das eine experimentelle C-V-Kennlinie zeigt.
  • 10 ist ein Diagramm, das eine extrahierte Volumenzuständedichte zeigt.
  • 11 ist ein Diagramm, das eingegebene und extrahierte Grenzflächenzustände zeigt.
  • 12 ist ein Diagramm, das einen Vergleich zwischen zwei I-V-Kennlinien zeigt.
  • 13 ist eine Liste von Gleichungen, die in einen Verarbeitungsverfahren gemäß einer Ausführungsform der vorliegenden Erfindung verwendet werden.
  • Ein Verfahren gemäß der vorliegenden Erfindung ermöglicht eine Berechnung sowohl der Volumenzustände als auch der Grenzflächenzustände von Materialien, die in TFTs verwendet werden, anhand zweier einfacher Messungen, nämlich I-V und C-V, die bei Raumtemperatur vorgenommen werden. Ein Flussdiagramm eines solchen Verfahrens ist in 4 gezeigt. Die beiden Eingangswerte sind oberhalb der oberen horizontalen Linie gezeigt, und die beiden Ausgabewerte sind unterhalb der unteren horizontalen Linie gezeigt. Die automatischen Verarbeitungsschritte sind zwischen den zwei horizontalen Linien gezeigt, und die Verweise Gleichung (1) usw. beziehen sich auf die jeweiligen in 13 angeführten Gleichungen. wie aus 4 zu erkennen ist, werden die Grenzflächenzustände anhand der C-V-Daten bestimmt, und die Volumenzustände werden gemäß der Initialisierungsstufe, gefolgt von einer Iterationsstufe, bestimmt. Die Bestimmung der Volumenzustände hängt größtenteils von den I-V-Eingangsdaten ab, aber bestimmte Eingangswerte, die von den I-V-Eingangsdaten abgeleitet werden, sind ebenfalls erforderlich.
  • 2 veranschaulicht die Struktur eines typischen Polysilizium-TFT und gibt die strukturellen Abmessungen an, auf die anschließend noch eingegangen wird. 3 ist das Energiebandschaubild des in 2 gezeigten TFT in der Richtung orthogonal zum Kanal. 3 veranschaulicht das Biegen der Energiebänder.
  • Das Verfahren gemäß der vorliegenden Erfindung bedient sich eines allgemeinen Ausdrucks der Gaußschen Normalverteilung. Ein solcher allgemeiner Ausdruck der Gaußschen Normalverteilung ist als Gleichung (1) in 13 gezeigt. In Gleichung (1) ist QG die Ladung am Metall-Gate; Cox ist die Oxid-Konduktanz je Flächeneinheit; vox ist der Spannungsabfall am Oxid; W ist die Gate-Breite; und y ist die Koordinate parallel zum Kanal. Das Oberflächenpotenzial ψs ist abhängig von der Zeit durch die Gate-Spannung, d. h. VGS(t), und ist außerdem explizit eine Folge des potenzialfreien Körpers. Das heißt, es dauert eine endliche Zeit nach dem Anlegen von VGS, bis ψs einen gleichbleibenden Zustand erreicht.
  • wenn wir eine Anregungsfrequenz von ausreichend geringer Größe am Gate annehmen, so können wir durch Kurzschließen von Drain und Source – so dass VDS = 0 und ψs über die Kanallänge L hinweg gleichmäßig ist – Gleichung (2) aus Gleichung (1) erhalten, wobei C die gemessene Kapazität zwischen dem Gate und den kombinierten verbundenen Drain- und Source-Kontakten ist. Daraus erhalten wir die Beziehung ψs-VGS, sobald die Flachbandspannung vFB bekannt ist.
  • Unter der Annahme, dass sowohl die Volumenzuständedichte N(E) als auch die Grenzflächenzustandsdichte NSS nahe dem Flachband als konstant angesehen werden können, ist VFB durch das Minimum in der niederfrequenten C-V-Kennlinie gegeben. Dies ist ein wichtiger Ausgangspunkt in dieser Ausführungsform der Erfindung.
  • Die Beziehung VGSs die aus den Niederfrequenz-C-V-Daten erhalten wurde, ist unabhängig von den Konduktanz-Gatespannungsdaten (G-VGS), die aus den IDS-VGS-Daten erhalten werden, indem man einfach IDS durch einen niedrigen VDS-Wert, der in der I-V-Messung verwendet wird, teilt. Die G-VGS-Daten erbringen die zusätzliche Beziehung, die erforderlich ist, um die Grenzflächenzustände von den Volumenzuständedichten zu trennen.
  • Gleichung (1) kann als Gleichung (3) umgeschrieben werden, wobei Qss die Oberflächenladung ist, QB die Volumenladung ist und εs die Dielektrizitätskonstante von Silizium ist. Da die Beziehung VGSs die aus den Niederfrequenz-C-V-Daten erhalten wurde, bekannt ist, kann die Oberflächenladung erhalten werden, sobald die Volumenladung bekannt ist. Um die Volumenladung zu erhalten, muss das ψ(x)-Profil berechnet werden.
  • Es ist zu beachten, dass das ψ(x)-Profil, wobei x die Koordinate ist, die im rechten Winkel zum Kanal steht (siehe 3), wobei x = 0 an der Gate-Oxidhalbleiter-Grenzfläche, aus der Poissonschen Differenzialgleichung erhalten werden kann, die als Gleichung (4) in 13 gegeben ist, wobei die Fermi-Funktion ist und N(E) f in j Blöcke diskretisiert wurde.
  • Gleichung (4) kann durch Relaxation gelöst werden, wobei die Grenzbedingungen ψ(0) = ψs gegeben sind und wobei dψ/dx | x = d = 0, wobei d die Dicke der aktiven Schicht ist.
  • Das ψ(x)-Profil wird exakt gemacht, indem man das experimentelle G mit dem berechneten G vergleicht, das einfach eine Funktion von ψ(x), der Dicke d der aktiven Schicht und der Elektronen- und der Löcherkonduktanz bei Flachband, Gg0 und Gp0, ist. Dies ist explizit angegeben, wie in Gleichung (5) von 13 gezeigt.
  • Der Satz Gleichungen, Gleichungen (3) bis (5), wird durch Iteration gelöst. Um den Prozess zu initialisieren, kann Gleichung (6) verwendet werden. Es ist zu beachten, dass Gleichung (6) einfach ein Beispiel einer Gleichung ist, die sich zum Spezifizieren der Funktion des Oberflächenpotenzials (ψs), der Dichtezustände bei Flachband (NE), der Distanz in die Dicke der aktiven Schicht (x) und der Dicke der aktiven Schicht d eignet. Der Fachmann könnte ohne Weiteres andere geeignete Gleichungen ableiten. In Gleichung 6 ist ψs klein.
  • Unter Verwendung eines Verfahrens der kleinsten Quadrate ergibt die Gleichung (6) zusammen mit Gleichung (5) und der entsprechenden Konduktanz G aus den G-V-Daten bei der Flachbandspannung VFB: Gg0, Gp0, EF und NE. Die beiden letzteren Werte werden in Gleichung (4) verwendet, um die Iteration zu beginnen.
  • Die in 4 dargestellte Verarbeitung veranschaulicht ein Verfahren zum Bestimmen der Volumenzustände und Grenzflächenzustände eines Polysilizium-Dünnfilmtransistors anhand einer Strom-Spannungs-Messung und einer Kapazitäts-Spannungs-Messung, wobei es sich bei der Strom-Spannungs-Messung um Source-Drain-Strommessungen (IDS) im Verhältnis zur Gate-Source-Spannung (VGS) handelt, umfassend die folgenden Schritte:
    • a Bestimmen der Minima der Kapazitäts-Spannungs-Messung und Zuweisen dieses Wertes als die Flachbandspannung (Vfb)
    • b Verwenden der Flachbandspannung (Vfb) und der Kapazitäts-Spannungs-Messung zum Berechnen der Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS), wobei die Beziehung verwendet wird, dass die Ladung am Gate (QG) gleich dem Integral des Produkts der Oxidkapazität je Flächeneinheit (Cox) und dem Spannungsabfall am Oxid (Vox) ist, und wobei die Beziehung verwendet wird, dass die Ableitung des Gate-Oberflächenpotenzials (Ψs) bezüglich der Gate-Source-Spannung (VGS) eine Funktion der Gate-Breite (W), der Kanallänge (L) und der Kapazität (C) ist, die zwischen den Gate- und den Drain-Souce-Kontakten, die elektrisch miteinander verbunden sind, gemessen wird;
    • c Verwenden der berechneten Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS), der Beziehung, dass die Ladung am Gate (QG) gleich dem Integral des Produkts der Oxidkapazität je Flächeneinheit (Cox) und dem Spannungsabfall am Oxid (Vox) ist, der Beziehung, dass die Ladung am Gate (QG) die Summe der Oberflächenladung (Qss) und der Volumenladung (QB) ist, wobei die Volumenladung (QB) das Produkt aus der Dielektrizitätskonstante von Silizium (εS) und dem Oberflächenfeld (FS) ist, welches die Ableitung des berechneten Profils des Oberflächenpotenzials (Ψx) ist, um die Grenzflächenzuständeinformationen zu berechnen und auszugeben;
    • d Teilen des Source-Drain-Stromes (IDS) mit der Drain-Source-Spannung (VGS), um Konduktanz-Gate-Spannungsdaten (G-VGS) zu erhalten;
    • e Verwenden der Konduktanz-Gate-Spannungsdaten (G-VGS) und der Flachbandspannung (Vfb) als Eingangsparameter für einen Initialisierungsprozess und einen Iterationsprozess, wobei der Initialisierungsprozess außerdem als Eingangsparameter die berechnete Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS) erhält;
    • f wobei der Initialisierungsprozess folgende Schritte umfasst:
    • 1 Berechnen der Konduktanz (G{Vfb}) bei der Flachbandspannung (Vfb) aus den Konduktanz-Gate-Spannungsdaten (G-VGS)
    • 2 Initialisieren einer Berechnung des Profils des Oberflächenpotenzials (Ψx) mittels der Poissonschen Differenzialgleichung, wobei die Fermi-Funktion (f) verwendet wird und wobei die Zuständedichte (NE) in mehrere diskrete Blöcke aufgeteilt wird, wobei die berechnete Konduktanz (G{Vfb}) bei der Flachbandspannung (Vfb) verwendet wird und wobei die berechnete Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS) in einer Funktion für das Profil des Oberflächenpotenzials (Ψx) auf der Grundlage der Variablen des Oberflächenpotenzials (Ψx), der Zuständedichte (NE) und der Dicke (d) der aktiven Schicht verwendet wird;
    • 3 Anwenden einer Methode der kleinsten Quadrate auf die initialisierte Berechnung des Profils des Oberflächenpotenzials (Ψx), um initialisierte Werte für die Elektronenkonduktanz (Gg0) bei der Flachbandspannung, die Löcherkonduktanz (Gp0) bei der Flachbandspannung, die Zuständedichte (NE) und die Fermi-Energie (EF) zu berechnen;
    • g wobei der Iteraticonsprozess folgende Schritte umfasst:
    • 1 Verwenden der berechneten Konduktanz-Gate-Spannungsdaten (G-VGS) und der initialisierten Werte der Elektronenkonduktanz (Gg0) bei der Flachbandspannung und der Löcherkonduktanz (Gp0) bei der Flachbandspannung zur Durchführung eines Vergleichs der experimentellen Konduktanz, wobei die Konduktanz als die Summe aus einer Funktion der Elektronenkonduktanz (Gg0) bei der Flachbandspannung und einer Funktion der Löcherkonduktanz (Gp0) bei der Flachbandspannung berechnet wird;
    • 2 Verwenden des Ergebnisses des Vergleichs zur Berechnung der Elektronenkonduktanz (Gg0), der Löcherkonduktanz (Gp0), der Zuständedichte (NE) bei der Flachbandspannung und der Fermi-Energie (EF);
    • 3 Verwenden des Ergebnisses des Vergleichs zum Justieren des Profils des Oberflächenpotenzials (Ψx);
    • 4 Verwenden des justierten Profils des Oberflächenpotenzials (Ψx) und der initialisierten Werte der Zuständedichte (NE) bei der Flachbandspannung und der Fermi-Energie (EF) zur Berechnung des Profils des Oberflächenpotenzials (Ψx) mittels der Poissonschen Differenzialgleichung, wobei die Fermi-Funktion (f) verwendet wird und wobei die Zuständedichte (NE) in mehrere diskrete Blöcke aufgeteilt wird;
    • 5 Vornahme einer Relaxation durch Anwenden der Grenzbedingungen Ψ(0) = Ψs und dΨ/dx | x = 0 = 0, wobei d die Dicke der aktiven Schicht ist, zur Berechnung eines Wertes für das Profil des Oberflächenpotenzials (Ψx);
    • 6 Wiederholen der Schritte 1 bis 5, einschließlich des Iterationsprozesses, mehrere Male;
    • h wodurch das Ergebnis des Iterationsprozesses eine Ausgabe der Volumenzustandsinformationen ist.
  • 5 ist ein Diagramm, das simulierte C-V-Kennlinien mit Grenzflächenzuständen (durchgezogen) und ohne Grenzflächenzustände (durchbrochen). Die Minima erfolgen bei 0,9 V bzw. 0V und entsprechen den Flachbandspannungen.
  • 6 zeigt einen Vergleich von VGSs-Daten (durchgezogene Linie: mit Grenzflächenzuständen; durchbrochene Linie: ohne Grenzflächenzustände), die aus den C-V-Daten von 5 abgeleitet wurden. Die direkten VGSs-Daten werden aus Simulationen (Kreuze) extrahiert. Die Fermi-Energie EF liegt bei 0,10 eV an, wie durch die Punktlinie angedeutet. Die Flachbandspannungen, die zum Extrahieren von VGSs verwendet werden, sind jene von 5.
  • 7 zeigt die Volumenzuständedichte, die mittels des Feldeffektkonduktanzverfahrens erhalten wurde, mit Grenzflächenzuständen (durchgezogene Linie) und ohne Grenzflächenzustände (durchbrochene Linie) im Vergleich zu derjenigen, die mittels des neuen Verfahrens erhalten wurde (Punktlinie). Die tatsächliche Zuständedichte ist durch Kreuze dargestellt. Das Leitungsband Ec liegt bei 0,56 eV.
  • 8 zeigt einen Vergleich zwischen extrahierten Grenzflächenzuständen (durchgezogene Linie) und eingegebenen Grenzflächenzuständen (Punktlinie). Das Leitungsband Ec liegt bei 0,56 eV.
  • 9 zeigt eine experimentelle C-V-Kennlinie für einen n-Typ-Baustein. Cox ist durch die Punktlinie dargestellt.
  • 10 zeigt eine extrahierte Volumenzuständedichte für einen n-Typ-Baustein.
  • 11 zeigt extrahierte Grenzflächenzustände (durchgezogene Linie) für einen n-Typ-Baustein. Eingegebene Grenzflächenzustände zur Simulation sind durch die Punktlinie dargestellt.
  • 12 zeigt einen Vergleich zwischen einer experimentellen Kennlinie (Kreise) und einer simulierten Kennlinie (durchgezogene Linie) für einen n-Typ-Baustein.
  • Zu den Vorteilen der vorliegenden Erfindung gehören:
    • 1. Es sind nur zwei einfache I-V- und C-V-Messungen bei Raumtemperatur erforderlich (keine Verwendung eines Kryostat, zerstörungsfreie Prüfung des Prüfstücks)
    • 2. Bestimmung der Flachbandspannung
    • 3. Bestimmung der Elektronen- und der Löcher-Flachband-Konduktanz und damit der Fermi-Energie
    • 4. Größere Immunität gegen Rauschen aus den Originaldaten (keine direkte Beziehung zu beteiligten Ableitungen zweiter Ordnung)
    • 5. keine 0°-Kelvin-Approximation
    • 6. Anwendbarkeit auf dünne aktive Schichten (keine Annahme einer semi-infiniten Dicke des Prüfstücks)
    • 7. Sehr hoher Genauigkeitsgrad bei der Bestimmung der Zuständedichte
    • 8. Das Verfahren erbringt die Grenzflächenzustandsdichte
    • 9. Die Parameterextraktion geht sehr schnell.

Claims (2)

  1. Automatisiertes Verfahren zum Berechnen der Volumenzustände und Grenzflächenzustände eines Polysilizium-Dünnfilmtransistors aus einer Strom-Spannungs-Messung und einer Kapazitäts-Spannungs-Messung, wobei es sich bei der Strom-Spannungs-Messung um Messungen des Source-Drain-Stromes (IDS) im Verhältnis zur Gate-Source-Spannung (VGS) handelt, umfassend folgende Schritte: a Bestimmen der Minima der Kapazitäts-Spannungs-Messung und Zuweisen dieses Wertes als die Flachbandspannung (Vfb); b Verwenden der Flachbandspannung (Vfb) und der Kapazitäts-Spannungs-Messung zum Berechnen der Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS), wobei die Beziehung verwendet wird, dass die Ladung am Gate (QG) gleich dem Integral des Produkts der Oxidkapazität je Flächeneinheit (Cox) und dem Spannungsabfall am Oxid (Vox) ist, und wobei die Beziehung verwendet wird, dass die Ableitung des Gate-Oberflächenpotenzials (Ψs) bezüglich der Gate-Source-Spannung (VGS) eine Funktion der Gate-Breite (W), der Kanallänge (L) und der Kapazität (C) ist, die zwischen den Gate- und den Drain-Souce-Kontakten, die elektrisch miteinander verbunden sind, gemessen wird; c Verwenden der berechneten Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS), der Beziehung, dass die Ladung am Gate (QG) gleich dem Integral des Produkts der Oxidkapazität je Flächeneinheit (Cox) und dem Spannungsabfall am Oxid (Vox) ist, der Be ziehung, dass die Ladung am Gate (QG) die Summe der Oberflächenladung (Qss) und der Volumenladung (QB) ist, wobei die Volumenladung (QB) das Produkt aus der Dielektrizitätskonstante von Silizium (εS) und dem Oberflächenfeld (FS) ist, welches die Ableitung des berechneten Profils des Oberflächenpotenzials (Ψx) ist, um die Grenzflächenzustandsinformationen zu berechnen und auszugeben; d Teilen des Source-Drain-Stromes (IDS) mit der Drain-Source-Spannung (VDS), um Konduktanz-Gate-Spannungsdaten (G-VGS) zu erhalten; e Verwenden der Konduktanz-Gate-Spannungsdaten (G-VGS) und der Flachbandspannung (Vfb) als Eingangsparameter für einen Initialisierungsprozess und einen Iterationsprozess, wobei der Initialisierungsprozess außerdem als Eingangsparameter die berechnete Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS) erhält; f wobei der Initialisierungsprozess folgende Schritte umfasst: 1 Berechnen der Konduktanz (G{Vfb}) bei der Flachbandspannung (Vfb) aus den Konduktanz-Gate-Spannungsdaten (G-VGS); 2 Initialisieren einer Berechnung des Profils des Oberflächenpotenzials (Ψx) mittels der Poissonschen Differenzialgleichung, wobei die Fermi-Funktion (f) verwendet wird und wobei die Zustandsdichte (NE) in mehrere diskrete Blöcke aufgeteilt wird, wobei die berechnete Konduktanz (G{Vfb}) bei der Flachbandspannung (Vfb) verwendet wird und wobei die berechnete Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS) in einer Funktion für das Profil des Oberflächenpotenzials (Ψs) auf der Grundlage der Variablen des Oberflächenpotenzials (Ψx), der Zustandsdichte (NE) und der Dicke (d) der aktiven Schicht verwendet wird; 3 Anwenden einer Methode der kleinsten Quadrate auf die initialisierte Berechnung des Profils des Oberflächenpotenzials (Ψx), um initialisierte Werte für die Elektronenkonduktanz (Gno) bei der Flachbandspannung, die Löcherkonduktanz (Gpo) bei der Flachbandspannung, die Zustandsdichte (NE) und die Fermi-Energie (EF) zu berechnen; g wobei der Iterationsprozess folgende Schnitte umfasst: 1 Verwenden der berechneten Konduktanz-Gate-Spannungsdaten (G-VGS) und der initialisierten Werte der Elektronenkonduktanz (Gno) bei der Flachbandspannung und der Löcherkonduktanz (Gpo) bei der Flachbandspannung zur Durchführung eines Vergleichs der experimentellen Konduktanz, wobei die Konduktanz als die Summe aus einer Funktion der Elektronenkonduktanz (Gno) bei der Flachbandspannung und einer Funktion der Löcherkonduktanz (Gpo) bei der Flachbandspannung berechnet wird; 2 Verwenden des Ergebnisses des Vergleichs zur Berechnung der Elektronenkonduktanz (Gno), der Löcherkonduktanz (Gpo), der Zustandsdichte (NE) bei der Flachbandspannung und der Fermi-Energie (EF); 3 Verwenden des Ergebnisses des Vergleichs zum Justieren des Profils des Oberflächenpotenzials (Ψx); 4 Verwenden des justierten Profils des Oberflächenpotenzials (Ψx) und der initialisierten Werte der Zustandsdichte (NE) bei der Flachbandspannung und der Fermi-Energie (EF) zur Berechnung des Profils des Oberflächenpotenzials (Ψx) mittels der Poissonschen Differenzialgleichung, wobei die Fermi-Funktion (f) verwendet wird und wobei die Zustandsdichte (NE) in mehrere diskrete Blöcke aufgeteilt wird; 5 Vornahme einer Relaxation durch Anwenden der Grenzbedingungen Ψ(0) = Ψs und dΨ/dx | x = d = 0, wobei d die Dicke der aktiven Schicht ist, zur Berechnung eines wertes für das Profil des Oberflächenpotenzials (Ψx); 6 Wiederholen der Schritte 1 bis 5, einschließlich des Iterationsprozesses, mehrere Male; h wodurch das Ergebnis des Iterationsprozesses eine Ausgabe der Volumenzustandsinformationen ist.
  2. Vorrichtung zum Berechnen der Volumenzustände und Grenzflächenzustände eines Polysilizium-Dünnfilmtransistors aus einer Strom-Spannungs-Messung und einer Kapazitäts-Spannungs-Messung, wobei es sich bei der Strom-Spannungs-Messung um Messungen des Source-Drain-Stromes (IDS) im Verhältnis zur Gate-Source-Spannung (VGS) handelt, wobei die Vorrichtung Mittel umfasst zum: a Bestimmen der Minima der Kapazitäts-Spannungs-Messung und Zuweisen dieses Wertes als die Flachbandspannung (Vfb); b Verwenden der Flachbandspannung (Vfb) und der Kapazitäts-Spannungs-Messung zum Berechnen der Be ziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS), wobei die Beziehung verwendet wird, dass die Ladung am Gate (QG) gleich dem Integral des Produkts der Oxidkapazität je Flächeneinheit (Cox) und dem Spannungsabfall am Oxid (Vox) ist, und wobei die Beziehung verwendet wird, dass die Ableitung des Gate-Oberflächenpotenzials (Ψs) bezüglich der Gate-Source-Spannung (VGS) eine Funktion der Gate-Breite (W), der Kanallänge (L) und der Kapazität (C) ist, die zwischen den Gate- und den Drain-Souce-Kontakten, die elektrisch miteinander verbunden sind, gemessen wird; c Verwenden der berechneten Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS), der Beziehung, dass die Ladung am Gate (QG) gleich dem Integral des Produkts der Oxidkapazität je Flächeneinheit (Cox) und dem Spannungsabfall am Oxid (Vox) ist, der Beziehung, dass die Ladung am Gate (QG) die Summe der Oberflächenladung (Qss) und der Volumenladung (QB) ist, wobei die Volumenladung (QB) das Produkt aus der Dielektrizitätskonstante von Silizium (εS) und dem Oberflächenfeld (FS) ist, welches die Ableitung des berechneten Profils des Oberflächenpotenzials (Ψx) ist, um die Grenzflächenzustandsinformationen zu berechnen und auszugeben; d Teilen des Source-Drain-Stromes (IDS) mit der Drain-Source-Spannung (VDS), um Konduktanz-Gate-Spannungsdaten (G-VGS) zu erhalten; e Verwenden der Konduktanz-Gate-Spannungsdaten (G-VGS) und der Flachbandspannung (Vfb) als Eingangsparameter für einen Initialisierungsprozess und einen Iterationsprozess, wobei der Initialisierungsprozess außerdem als Eingangsparameter die berechnete Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS) erhält; f Implementieren des Initialisierungsprozesses durch: 1 Berechnen der Konduktanz (G{Vfb}) bei der Flachbandspannung (Vfb) aus den Konduktanz-Gate-Spannungsdaten (G-VGS); 2 Initialisieren einer Berechnung des Profils des Oberflächenpotenzials (Ψx) mittels der Poissonschen Differenzialgleichung, wobei die Fermi-Funktion (f) verwendet wird und wobei die Zustandsdichte (NE) in mehrere diskrete Blöcke aufgeteilt wird, wobei die berechnete Konduktanz (G{Vfb}) bei der Flachbandspannung (Vfb) verwendet wird und wobei die berechnete Beziehung zwischen dem Gate-Oberflächenpotenzial (Ψs) und der Gate-Source-Spannung (VGS) in einer Funktion für das Profil des Oberflächenpotenzials (Ψx) auf der Grundlage der Variablen des Oberflächenpotenzials (Ψx), der Zustandsdichte (NE) und der Dicke (d) der aktiven Schicht verwendet wird; 3 Anwenden einer Methode der kleinsten Quadrate auf die initialisierte Berechnung des Profils des Oberflächenpotenzials (Ψx), um initialisierte Werte für die Elektronenkonduktanz (Gno) bei der Flachbandspannung, die Löcherkonduktanz (Gpo) bei der Flachbandspannung, die Zustandsdichte (NE) und die Fermi-Energie (EF) zu berechnen; g Implementieren des Iterationsprozesses durch: 1 Verwenden der berechneten Konduktanz-Gate-Spannungsdaten (G-VGS) und der initialisierten Werte der Elektronenkonduktanz (Gno) bei der Flachbandspannung und der Löcherkonduktanz (Gpo) bei der Flachbandspannung zur Durchführung eines Vergleichs der experimentellen Konduktanz, wobei die Konduktanz als die Summe aus einer Funktion der Elektronenkonduktanz (Gno) bei der Flachbandspannung und einer Funktion der Löcherkonduktanz (Gpo) bei der Flachbandspannung berechnet wird; 2 Verwenden des Ergebnisses des Vergleichs zur Berechnung der Elektronenkonduktanz (Gno), der Löcherkonduktanz (Gpo), der Zustandsdichte (NE) bei der Flachbandspannung und der Fermi-Energie (EF); 3 Verwenden des Ergebnisses des Vergleichs zum Justieren des Profils des Oberflächenpotenzials (Ψx); 4 Verwenden des justierten Profils des Oberflächenpotenzials (Ψx) und der initialisierten Werte der Zustandsdichte (NE) bei der Flachbandspannung und der Fermi-Energie (EF) zur Berechnung des Profils des Oberflächenpotenzials (Ψx) mittels der Poissonschen Differenzialgleichung, wobei die Fermi-Funktion (f) verwendet wird und wobei die Zustandsdichte (NE) in mehrere diskrete Blöcke aufgeteilt wird; 5 Vornahme einer Relaxation durch Anwenden der Grenzbedingungen Ψ(0) = Ψs und dΨ/dx | x = d = 0, wobei d die Dicke der aktiven Schicht ist, zur Berechnung eines Wertes für das Profil des Oberflächenpotenzials (Ψx); 6 Wiederholen der Schritte 1 bis 5, einschließlich des Iterationsprozesses, mehrere Male; h wodurch das Ergebnis des Iterationsprozesses eine Ausgabe der Volumenzustandsinformationen ist.
DE60024778T 1999-06-15 2000-06-15 Modellieren der elektrischen eigenschaften von dünnfilmtransistoren Expired - Lifetime DE60024778T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9913916A GB2351156A (en) 1999-06-15 1999-06-15 Modelling electrical characteristics of thin film transistors
GB9913916 1999-06-15
PCT/GB2000/002325 WO2000077834A2 (en) 1999-06-15 2000-06-15 Modelling electrical characteristics of thin film transistors

Publications (2)

Publication Number Publication Date
DE60024778D1 DE60024778D1 (de) 2006-01-19
DE60024778T2 true DE60024778T2 (de) 2006-07-06

Family

ID=10855392

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60024778T Expired - Lifetime DE60024778T2 (de) 1999-06-15 2000-06-15 Modellieren der elektrischen eigenschaften von dünnfilmtransistoren

Country Status (9)

Country Link
US (1) US6714027B1 (de)
EP (1) EP1145281B1 (de)
JP (1) JP2003502839A (de)
KR (1) KR100413134B1 (de)
CN (1) CN1156709C (de)
AU (1) AU5414700A (de)
DE (1) DE60024778T2 (de)
GB (1) GB2351156A (de)
WO (1) WO2000077834A2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601527B2 (ja) * 2002-06-27 2004-12-15 住友電気工業株式会社 バックゲート特性判定方法及びバックゲート特性判定装置
JP4312527B2 (ja) * 2003-07-16 2009-08-12 シャープ株式会社 トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体
JP3786657B2 (ja) * 2003-12-18 2006-06-14 株式会社半導体理工学研究センター シミュレーション方法及びシミュレーション装置
KR100731073B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 Mos 트랜지스터 소자 게이트 산화막의 평탄 대역 상태정전용량 측정 방법
KR101643759B1 (ko) * 2010-08-27 2016-07-29 삼성전자주식회사 비정질 반도체 박막 트랜지스터(tft)의 전기적 특성을 산출하는 방법 및 장치
JP5839922B2 (ja) * 2011-10-05 2016-01-06 日本放送協会 表面ポテンシャルのシミュレーション装置及び表面ポテンシャルのシミュレーションプログラム
CN103730384A (zh) * 2013-12-13 2014-04-16 深圳市华星光电技术有限公司 一种tft电性量测方法及装置
CN104614657A (zh) * 2015-01-20 2015-05-13 上海交通大学 一种探测纳米结构表面俘获态密度的方法及装置
CN106653641B (zh) * 2017-01-10 2019-05-10 京东方科技集团股份有限公司 一种tft制程工艺的电学性能测试方法
KR101880388B1 (ko) * 2017-01-24 2018-07-19 광주과학기술원 트랜지스터의 모델링 방법
FR3066025B1 (fr) * 2017-05-02 2019-08-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de caracterisation electrique de transistor mos sur soi
FR3108729B1 (fr) * 2020-03-31 2023-10-27 Commissariat Energie Atomique Caractérisation de transistors
CN112955760B (zh) * 2020-04-02 2022-05-31 北京大学深圳研究生院 Mis-hemt器件的界面态分析方法及装置
US20240005077A1 (en) * 2020-10-30 2024-01-04 Institute of Microelectronics, Chinese Academy of Sciences Method of designing thin film transistor
CN114035011A (zh) * 2021-09-28 2022-02-11 无锡芯鉴半导体技术有限公司 一种高功率器件栅电荷提取测试方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396169A (en) * 1991-03-19 1995-03-07 Lynx Golf Inc. Method for characterizing the upset response of CMOS circuits using alpha-particle sensitive test circuits
DE59409758D1 (de) * 1993-10-01 2001-06-28 Infineon Technologies Ag Simulationsverfahren für MOS-Schaltkreise
US6826517B2 (en) * 2000-12-21 2004-11-30 Kabushiki Kaisha Toshiba Method and apparatus for simulating manufacturing, electrical and physical characteristics of a semiconductor device

Also Published As

Publication number Publication date
KR100413134B1 (ko) 2003-12-31
KR20010072674A (ko) 2001-07-31
CN1327564A (zh) 2001-12-19
WO2000077834A2 (en) 2000-12-21
JP2003502839A (ja) 2003-01-21
AU5414700A (en) 2001-01-02
GB2351156A (en) 2000-12-20
DE60024778D1 (de) 2006-01-19
EP1145281A3 (de) 2005-08-03
US6714027B1 (en) 2004-03-30
EP1145281A2 (de) 2001-10-17
WO2000077834A3 (en) 2001-04-26
GB9913916D0 (en) 1999-08-18
EP1145281B1 (de) 2005-12-14
CN1156709C (zh) 2004-07-07

Similar Documents

Publication Publication Date Title
DE60024778T2 (de) Modellieren der elektrischen eigenschaften von dünnfilmtransistoren
DE102004060854B4 (de) Halbleitervorrichtungs-Simulationsverfahren und Halbleitervorrichtungs-Simulationsvorrichtung
DE69519056T2 (de) Zuverlässigkeitstestverfahren für Halbleiternutanordnungen
EP2662675A1 (de) Verfahren für die Bestimmung eines Stresswertes für isotropen Stress und Verfahren für die Bestimmung eines Magnetfeldes und Stresssensor und Hallsensor
DE102007039921A1 (de) Verfahren und Vorrichtung zum Messen von Leckstrom
EP0646885B1 (de) Simulationsverfahren für MOS-Schaltkreise
EP3066459B1 (de) Vorrichtung und verfahren zur messung kleiner spannungen und potentiale an einer biologischen, chemischen oder anderen probe
DE102021108243A1 (de) System und verfahren zum messen elektrischer eigenschaften von materialien
DE69316924T2 (de) Verfahren und gerät zur feststellung der elektrischen eigenschaften von halbleitermaterialien
CN107942220B (zh) 一种应用于mos器件的偏压温度不稳定性的测试方法
DE102008015211B4 (de) Messanordnung und Verfahren zum Betreiben der Messanordnung
WO2001055718A1 (de) Vorrichtung und verfahren zur erfassung von durch schmiermittel bedingten belagbildungen auf sensoroberflächen
DE60024777T2 (de) Verfahren zur halbleiterbaustein-simulation und simulator
DE60206971T2 (de) Streulichtmessungsstruktur mit eingebettetem ringoszillator, und verfahren zu dessen anwendung
Gollner Development and Application of an Ensemble Monte Carlo Framework
DE19827935A1 (de) Simulationsgerät und -verfahren für Eigenschaften von Halbleitervorrichtungen
Choi et al. A simple method for determining capacitive coupling coefficients in floating-gate devices
EP2880455B1 (de) Untersuchungsvorrichtung und -verfahren zur erfassung von eigenschaften eines materials in einer bauelement-probe
CN113049936B (zh) 一种提取cmos器件中迁移率和源漏极串联电阻的方法
DE102021203322A1 (de) Verfahren zum Bestimmen der Temperaturcharakteristik
Andreev et al. Technique of Time Depend Dielectric Breakdown for the Wafer-Level Testing of Thin Dielectrics of MIS Devices
DE102023200854A1 (de) Computerimplementiertes Verfahren zum Trainieren mindestens eines Vorhersagemodells
DE112021007392T5 (de) Vorrichtung zur simulation einer transistoreigenschaft, verfahren zur simulation einer transistoreigenschaft und programm zur simulation einer transistoreigenschaft
Reisch CAD-Modelle für MOSFETs
DE102023200852A1 (de) Computerimplementiertes Verfahren zur Ermittlung einer Anomalie eines Bauteils

Legal Events

Date Code Title Description
8364 No opposition during term of opposition