CN113049936B - 一种提取cmos器件中迁移率和源漏极串联电阻的方法 - Google Patents

一种提取cmos器件中迁移率和源漏极串联电阻的方法 Download PDF

Info

Publication number
CN113049936B
CN113049936B CN202110266987.1A CN202110266987A CN113049936B CN 113049936 B CN113049936 B CN 113049936B CN 202110266987 A CN202110266987 A CN 202110266987A CN 113049936 B CN113049936 B CN 113049936B
Authority
CN
China
Prior art keywords
cmos device
mobility
hci
source
series resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110266987.1A
Other languages
English (en)
Other versions
CN113049936A (zh
Inventor
鲁明亮
马丽娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202110266987.1A priority Critical patent/CN113049936B/zh
Publication of CN113049936A publication Critical patent/CN113049936A/zh
Application granted granted Critical
Publication of CN113049936B publication Critical patent/CN113049936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种提取CMOS器件中迁移率和源漏极串联电阻的方法，首先测量得到一个初始CMOS器件的Id‑Vgs曲线，求出gm，VT，θ，和β0。对器件施加一段时间的HCI应力，测量得到退化后的Id‑Vgs曲线，求出对应参数和有效场效应迁移率的变化量：然后利用不同时间的HCI退化，得到θ‑β0的曲线，最后直线拟合后得到θ0参数和RSD的值，本发明结合CMOS器件传输特征和HCI退化效应，来提取有效场效应迁移率变化量和源/漏极串联电阻，适用于HCI应力下的参数提取。

Description

一种提取CMOS器件中迁移率和源漏极串联电阻的方法
技术领域
本发明属于纳米CMOS器件测试技术，具体涉及一种提取CMOS器件中迁移率和源漏极串联电阻的方法。
背景技术
随着集成电路技术节点逐渐缩小到了纳米级，源极电阻和漏极电阻已经不能忽略，有效场效应迁移率(μeff)的提取变得更加困难。传统的迁移率与源/漏极串联电阻(RSD)的计算方法需要测量一系列栅长器件，忽略不同栅长器件参数的变化会引入了很大的误差。
最近不断提出一些通过测量一个器件来计算器件参数的方法，其中一些需要估算有效沟道长度(Leff)、有效沟道宽度(Weff)、氧化层电容(COX)等参数，依然引入较大误差。为避免这些误差，研究发现可以结合RTN(Random Telegraph Noise)或者NBTI(NegativeBias Temperature Instability)应力提取有效场效应迁移率，但是这些方法并不适用于所有CMOS器件的应力条件，尤其是热载流子注入效应(Hot Carrier Injection，HCI)。
如何在HCI应力下正确提取有效场效应迁移率和源/漏极串联电阻仍然是一个严峻的挑战。
发明内容
发明目的：本发明的目的在于解决现有技术中存在的不足，提供一种提取 CMOS器件中迁移率和源漏极串联电阻的方法，本发明结合CMOS器件传输特征和 HCI退化效应，来提取有效场效应迁移率变化量和源/漏极串联电阻，适用于HCI 应力下的参数提取。
技术方案：本发明的一种提取CMOS器件中迁移率和源漏极串联电阻的方法，包括以下步骤：
步骤S1、对某CMOS器件，使其源极和衬底接地测量该CMOS器件的初始 Id-Vgs曲线，求出此时的跨导gm，利用最大跨导处线性外推方法计算出该CMOS 器件的初始阈值电压VT，计算得到迁移率退化因子θ和β0；
其中，Id是指该CMOS器件的初始漏极电流值，Vgs是指该CMOS器件的初始栅极电压，Vds是指该CMOS器件的初始漏极电压；
步骤S2、对上述CMOS器件，施加t时间段t最严重HCI退化条件下的HCI 应力，该纳米CMOS器件的Si/SiO2界面产生界面态；使其源极和衬底接地，在 t时间段内分别测量多个时刻的HCI应力时间后的Id′-Vgs′曲线，并求得对应的垮导、阈值电压、迁移率退化因子和零场迁移率下的增益因子(即：gm′，VT′，θ′与β0′)；
步骤S3、计算得到步骤S2中t时间内各时刻HCI应力时间下对应于步骤 S1的有效场效应迁移率变化量δμeff；
步骤S4、得到t时间内各时刻HCI应力时间下的θ-β0曲线，根据源/漏极串联电阻θ计算公式进行直线拟合，拟合后的直线中截距和斜率分别为θ0和RSD的值。
进一步地，所述步骤S2中，取t时间段内五个时刻的HCI应力后的电流电压曲线，分别是100s，1000s，2500s，4000s和6000s时刻。
进一步地，所述施加最严重HCI退化条件是指Vds＝Vgs且VS＝0V。
上述过程中，纳米小尺寸CMOS器件工作在线性区时，漏极电流为
Figure BDA0002972435930000021
其中，Vgs是栅极电压，Vds是漏极电压，VT为阈值电压，β是有效迁移率下的增益因子；
Figure BDA0002972435930000022
式中，强反型沟道的有效迁移率μeff则表示为：
Figure BDA0002972435930000023
其中，μ0为低场迁移率，θ为迁移率退化因子，若令零场迁移率下的增益因子
Figure BDA0002972435930000024
则：
Figure BDA0002972435930000025
垮跨导gm为：
Figure BDA0002972435930000026
进而可得到迁移率退化因子θ的取值：
Figure BDA0002972435930000031
根据公式(4)，
Figure BDA0002972435930000032
结合源/漏极串联电阻，可得：
θ＝θ0+β0RsD(8)
有益效果：本发明通过测量纳米CMOS器件的传输特征再结合HCI退化效应来提取有效场效应迁移率和源/漏极串联电阻，本发明在测量Id-Vgs曲线的基础上计算纳米小尺寸CMOS器件的初始状态和应力状态下的器件参数，从中提取出有效场效应迁移率变化量，最终计算出器件的源/漏极串联电阻值，操作简单，精确度高。
与现有技术相比，本发明具有以下优点：
(1)测量精度高；
(2)能广泛应用于CMOS、SONOS、FLASH等多种MOS器件结构；
(3)本发明方法简单，易操作。
附图说明
图1是本发明整体流程示意图流程图；
图2是实施例中45nmCMOS器件在不同HCI应力时间节点下的Id-Vgs曲线；
图3是实施例中电流Id在最坏HCI电压应力条件(Vds＝Vg＝1.3V)下随时间t 的退化；
图4是实施例中计算得到的低场迁移率β0随HCI应力时间t的变化；
图5是实施例中不同栅长器件中δμeff随HCI应力时间t的变化；
图6是实施例中δμeff随HCI时间的关系；
图7是实施例中四个CMOS器件在6个HCI应力时间下θ随β0的变化关系示意图；
图8为实施例中45nm器件的θ-β0曲线图。
具体实施方式
下面对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。
如图1所示，本发明的一种提取CMOS器件中迁移率和源漏极串联电阻的方法，包括以下步骤：对于某CMOS器件，先测量得到该CMOS器件的初始Id-Vgs曲线，求出对应gm、VT、θ和β0；然后对该CMOS器件施加一段时间t的HCI应力，测量得到退化后的Id-Vgs曲线，求出gm′，VT′，θ′与β0′；接着根据强反型沟道的有效迁移率μeff计算方法，得到有效场效应迁移率的变化量δμeff：最后利用不同时间的HCI退化和源/漏极串联电阻画出θ-β0的曲线，直线拟合后得到θ0参数和 RSD的值。
实施例1：
本实施例所用CMOS器件采用45nm标准工艺，参数为W(沟道宽度)＝10μm， TOX(氧化层厚度)＝2.6nm，NA(沟道掺杂)＝1E20/cm3，L(沟道长度)包括32nm、 45nm、60nm、120nm。
本实施例中，提取CMOS器件中迁移率和源漏极串联电阻的方法如下：
步骤S1、在某CMOS器件中，源极和衬底接地，测量Id-Vgs曲线，如图2 所示。根据公式(5)求出gm，利用最大跨导处线性外推方法计算出Vds＝0.05V 时的VT，根据公式(6)得到θ，将θ代入公式(7)中，得到β0。为保证该CMOS 器件工作在强反型，计算过程选择Vgs＝1.5V的测量电压。
步骤S2、在上述CMOS器件上施加热载流子注入(HCI)应力，产生界面态缺陷。
即在该CMOS器件上施加最严重的HCI退化条件Vds＝Vgs且VS＝0V，应力时间节点选为100s，1000s，2500s，4000s和6000s。
为使该CMOS器件产生一定程度的退化，本实施例中，给不同栅长(32nm、 45nm、60nm、120nm)的器件施加不同的HCI应力电压，分别为1.1V，1.3V， 1.4V和1.5V；施加应力后，Id等参数发生一定程度的退化，如图3所示。
步骤S3、计算HCI退化后的CMOS器件参数。在HCI退化后的CMOS器件中，测量施加100s、1000s、2500s，4000s和6000s的HCI应力后的Id-Vgs曲线，如图2所示。选择与初始CMOS器件相同的测量电压条件(Vds＝0.05V， Vgs＝1.5V)，重复步骤S1，求出每个应力时间节点下的gm′，VT′，θ′与β0′。
如图4所示为本实施例中β0随HCI应力时间t的变化。
步骤S4、计算HCI应力前后有效场效应迁移率的变化。根据公式(9)求得各个HCI应力时间下的有效场效应迁移率变化量
Figure BDA0002972435930000051
本实施例，计算不同栅长CMOS器件在各自HCI退化电压条件下，δμeff随应力时间的变化，具体如图5所示。
以45nm器件为例，对比图3和图5可发现，迁移率的退化是漏极电流退化的主要因素。各个栅长CMOS器件中δμeff随应力时间的变化如图6所示，图中四条直线为对应栅长CMOS器件幂率拟合线，说明δμeff随应力时间变化成幂率关系，这与电流等参数的退化规律一致。
步骤S5、画出六个HCI应力时间节点(0s、100s、1000s、2500s，4000s和 6000s)下的θ-β0曲线，根据公式(8)，θ-β0成线性关系。
如图7所示为本实施例四个不同栅长器件(32nm，45nm，60nm，120nm) 在6个HCI应力时间下(包括初始器件tstress＝0s，100s，1000s，2500s，4000s， 6000s)θ随β0的变化关系示意图；图中四条黑线为拟合直线，代表四个栅长CMOS 器件拟合直线的斜率即源/漏串联电阻值，分别为20.2Ω，19.2Ω，24AΩ和39.9Ω。
图7中四条拟合直线的截距为θ0的值，且斜率为源/漏串联电阻值。图8为 45nm器件的θ-β0曲线图，插图中的斜线是拟合直线其中截距θ0＝0.102V-1，斜率 RSD＝19.2Ω。
通过上述实施例可看出，本发明结合CMOS器件的传输特征和HCI退化效应，准确地提取出有效场效应迁移率，计算出HCI退化下的迁移率变化量，并且估算出源/漏极串联电阻值。本发明适用于纳米小尺寸CMOS器件的HCI等应力条件下的参数提取，能够避免测量一系列栅长器件参数或者估算Leff、Weff、COX等参数，极大地提高了测量结果的精度。

Claims (3)

1.一种提取CMOS器件中迁移率和源漏极串联电阻的方法，其特征在于：包括以下步骤：
步骤S1、对某CMOS器件，使其源极和衬底接地测量该CMOS器件的初始Id-Vgs曲线，求出此时的跨导gm，利用最大跨导处线性外推方法计算出该CMOS器件的初始阈值电压VT，计算得到迁移率退化因子θ和零场迁移率下的增益因子β0；
其中，Id是指该CMOS器件的初始漏极电流值，Vgs是指该CMOS器件的初始栅极电压，Vds是指该CMOS器件的初始漏极电压；β0为零场迁移率下的增益因子；
步骤S2、对上述CMOS器件，施加t时间段最严重HCI退化条件下的HCI应力，该CMOS器件的Si/SiO2界面产生界面态；使其源极和衬底接地，在t时间段内分别测量多个时刻的HCI应力时间后的Id′-Vgs′曲线，并求得对应的跨导、阈值电压、迁移率退化因子和零场迁移率下的增益因子；
步骤S3、计算得到步骤S2中t时间内各时刻HCI应力时间下对应于步骤S1的有效场效应迁移率变化量δμeff；
步骤S4、得到t时间内各时刻HCI应力时间下的θ-β0曲线，根据θ与β0的计算公式进行直线拟合，拟合后的直线中截距和斜率分别为θ0和RSD的值；
θ＝θ0+β0RSD；
Figure FDA0003639868510000011
2.根据权利要求1所述的提取CMOS器件中迁移率和源漏极串联电阻的方法，其特征在于：所述步骤S2中，取t时间段内五个时刻的HCI应力后的电流电压曲线，分别是100s，1000s，2500s，4000s和6000s时刻。
3.根据权利要求1所述的提取CMOS器件中迁移率和源漏极串联电阻的方法，其特征在于：所述步骤S2对CMOS器件施加t时间段最严重HCI退化条件下的HCI应力时，施加最严重HCI退化条件是指Vds＝Vgs且VS＝0V。
CN202110266987.1A 2021-03-12 2021-03-12 一种提取cmos器件中迁移率和源漏极串联电阻的方法 Active CN113049936B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110266987.1A CN113049936B (zh) 2021-03-12 2021-03-12 一种提取cmos器件中迁移率和源漏极串联电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110266987.1A CN113049936B (zh) 2021-03-12 2021-03-12 一种提取cmos器件中迁移率和源漏极串联电阻的方法

Publications (2)

Publication Number Publication Date
CN113049936A CN113049936A (zh) 2021-06-29
CN113049936B true CN113049936B (zh) 2022-08-19

Family

ID=76511623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110266987.1A Active CN113049936B (zh) 2021-03-12 2021-03-12 一种提取cmos器件中迁移率和源漏极串联电阻的方法

Country Status (1)

Country Link
CN (1) CN113049936B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3380054B2 (ja) * 1994-08-19 2003-02-24 三菱電機株式会社 Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法
CN1588104A (zh) * 2004-08-19 2005-03-02 信息产业部电子第五研究所 Mos器件热载流子注入效应测量方法
JP2014022423A (ja) * 2012-07-13 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタの寄生抵抗抽出方法および装置
CN104237764B (zh) * 2014-09-15 2017-01-25 工业和信息化部电子第五研究所 Mos器件热载流子注入寿命退化的测试方法和装置
CN105528486B (zh) * 2015-12-08 2018-08-10 清华大学 一种场效应晶体管源漏电阻的提取方法
CN107679261B (zh) * 2017-08-11 2021-03-02 上海集成电路研发中心有限公司 一种mos器件源漏与衬底间寄生电阻的建模方法
CN107944088A (zh) * 2017-10-27 2018-04-20 鲁明亮 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法
CN109001609B (zh) * 2018-07-17 2020-12-22 马丽娟 计算纳米cmos器件中应力致界面态密度变化量的电荷泵方法
CN111092025A (zh) * 2019-12-25 2020-05-01 上海华力微电子有限公司 源漏电阻测试方法
CN111596137B (zh) * 2020-05-25 2022-08-09 上海华力集成电路制造有限公司 场效应晶体管源漏电阻的提取方法

Also Published As

Publication number Publication date
CN113049936A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
Bazigos et al. An adjusted constant-current method to determine saturated and linear mode threshold voltage of MOSFETs
CN101089642B (zh) 一种加速热载流子注入测试的方法
CN111596137B (zh) 场效应晶体管源漏电阻的提取方法
WO2012119455A1 (zh) 一种提取mos管沿沟道电荷分布的方法
Marinov et al. Precise parameter extraction technique for organic thin-film transistors operating in the linear regime
CN107944088A (zh) 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法
CN111368490A (zh) 横向双扩散晶体管的电路模型及其建模方法
Mohapatra et al. Influence of high-k gate dielectric on nanoscale DG-MOSFET
CN110763972B (zh) Mosfet的阈值电压的测量方法
US6714027B1 (en) Method and apparatus for calculating the electrical characteristics of materials of thin film transistors
WO2015109679A1 (zh) Mos器件的sti应力效应建模方法及装置
CN113049936B (zh) 一种提取cmos器件中迁移率和源漏极串联电阻的方法
TWI687697B (zh) 一種mos電晶體之接點電阻的計測方法
Rios et al. A three-transistor threshold voltage model for halo processes
CN107942220B (zh) 一种应用于mos器件的偏压温度不稳定性的测试方法
CN102636678B (zh) 阈值电压退化测量电路
CN112733477B (zh) 一种基于误差函数精度补偿的GaN HEMT建模方法
CN113868854B (zh) 一种分布式沟道铁电晶体管FeFET建模方法
Hu et al. Threshold voltage and mobility extraction by ultrafast switching measurement on NBTI
CN103869230B (zh) 一种表征小尺寸cmos器件中界面态和氧化层陷阱局域分布的方法
Srivastava Capacitance-voltage measurement for characterization of a metal-gate MOS process
CN109001609B (zh) 计算纳米cmos器件中应力致界面态密度变化量的电荷泵方法
JP2008053617A (ja) 電流モデル作成方法および電子回路
Shanware et al. Characterization and comparison of the charge trapping in HfSiON and HfO/sub 2/gate dielectrics
Swami et al. Proposing an enhanced approach of threshold voltage extraction for nano MOSFET

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant