TWI687697B - 一種mos電晶體之接點電阻的計測方法 - Google Patents

一種mos電晶體之接點電阻的計測方法 Download PDF

Info

Publication number
TWI687697B
TWI687697B TW107116530A TW107116530A TWI687697B TW I687697 B TWI687697 B TW I687697B TW 107116530 A TW107116530 A TW 107116530A TW 107116530 A TW107116530 A TW 107116530A TW I687697 B TWI687697 B TW I687697B
Authority
TW
Taiwan
Prior art keywords
resistance
drain
source
contact
gate
Prior art date
Application number
TW107116530A
Other languages
English (en)
Other versions
TW201937179A (zh
Inventor
林詩婷
范恭鳴
蕭弘祥
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201937179A publication Critical patent/TW201937179A/zh
Application granted granted Critical
Publication of TWI687697B publication Critical patent/TWI687697B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

一種MOS電晶體之接點電阻的計測方法，包括下列步驟：提供一MOS電晶體，該MOS電晶體包括：一基底、一閘極、一源極區和一汲極區，以及電連接到該源極區的一源極接點和電連接到該汲極區的一汲極接點；獲得一源極接點電阻與一汲極接點電阻之間的一電阻差；獲得該源極接點電阻與該汲極接點電阻的一電阻和；根據該電阻和與該電阻差，計算該源極接點電阻與該汲極接點電阻。

Description

一種MOS電晶體之接點電阻的計測方法
本申請案主張2017/12/07申請之美國臨時申請案第62/595,800號及2018/03/05申請之美國正式申請案第15/911,529號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種金屬氧化物半導體(Metal-Oxide-Semiconductor，MOS)電晶體之接點電阻的計測方法，特別是關於一種從MOS電晶體的整體電阻取得接點電阻的計測方法。
金屬氧化物半導體電晶體具有串聯連接的多個電阻源，包括源極接點的電阻、源極區的電阻、汲極區的電阻和汲極接點的電阻。對於評估一積體電路的性能來說。準確地測量源極接點、源極區、汲極區和源極接點的各個電阻值是至關重要的。
隨著MOS電晶體閘極長度的縮小以繼續追求更好地元件性能和更高地集成度，寄生源極和汲極電阻在MOS電晶體的模型建構和特性中變得十分重要。源極接點和汲極接點產生的寄生源極區電阻和汲極電阻可能會導致驅動電流的下降。因此，在取得積體電路的性能時，準確測 量源極接點電阻與汲極接點電阻的是必要的。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露實施例提供一種MOS電晶體之接點電阻的計測方法，包括下列步驟：提供一MOS電晶體，該MOS電晶體包括：一基底、一閘極、一源極區和一汲極區，以及電連接到該源極區的一源極接點和電連接到該汲極區的一汲極接點；獲得一源極接點電阻和一汲極接點電阻之間的一電阻差；獲得該源極接點電阻和該汲極接點電阻的一電阻和；以及根據該源極接點電阻和該汲極接點電阻的該電阻和，與該源極接點電阻和該汲極接點電阻之間的該電阻差，計算該源極接點電阻和該汲極接點電阻。
在本揭露實施例中，該計測方法更包括以正向配置操作該MOS電晶體，包括：將基底和源極接點接地；施加一組第一閘極電壓到該閘極；以及當施加該組第一閘極電壓到該閘極時，測量橫跨該閘極和該源極接點的一組電位、橫跨該汲極接點和該源極接點的一組電位和從該汲極接點到該源極接點的一組電流。
在本揭露實施例中，該計測方法更包括以反向配置操作該MOS電晶體，包括：將基底和汲極接地；施加一組第二閘極電壓到該閘極；以及當該組第二閘極電壓施加到該閘極時，測量橫跨該閘極和該汲極接點的一組電位、橫跨該源極接點和該汲極接點的一組電位和從該源極接點到該汲極接點的一組電流。
在本揭露實施例中，其中該源極接點電阻和該汲極接點電阻之間的該電阻差，由方程式(1)Vgs=VgS+RSC*Idsn，和方程式(2)Vgd=VgD+RDC*Idsi獲得，其中Vgs是橫跨該閘極和該源極接點的一電位；VgS是橫跨該閘極和該源極區的一電位；RSC是該源極接點的該電阻；Idsn是從該汲極接點到該源極接點的該電流；Vgd是橫跨該閘極和該汲極接點的一電位；VgD是橫跨該閘極和該汲極區的一電位；RDC是該汲極接點的該電阻；Idsi是從該源極接點到該汲極接點的該電流。
在本揭露實施例中，該源極接點電阻和該汲極接點電阻之間的該電阻差，是由一雙變數方程式獲得。
在本揭露實施例中，該源極接點電阻和該汲極接點電阻的該電阻和，由方式程(3)Vds=VDS+(RDC+RSC)*Idsn，和方程式(4)Vsd=VSD+(RDC+RSC)*Idsi獲得，其中Vds是橫跨該閘極和該源極接點的一電位；VDS是橫跨該汲極區和源極區的一電位；Vsd是橫跨該源極接點和該汲極接點的一電位；VSD是橫跨該源極區和該汲極區的一電位。
在本揭露實施例中，該源極接點電阻和該汲極接點電阻的該電阻和，是以一雙變數方程式形式計算。
在本揭露實施例中，該雙變數方程式是透過一曲線配適法，計算該源極接點電阻和該汲極接點電阻的該電阻和。
在本揭露實施例中，該雙變數方程式是透過一最小平方法，計算該源極接點電阻和該汲極接點電阻的該電阻和。
在本揭露實施例中，透過求解該源極接點電阻和該汲極接點電阻的該電阻和的該雙變數方程式，以及該源極接點電阻和該汲極接點電阻之間的該電阻差的該雙變數方程式，計算該源極接點的該電阻和該汲 極接點的該電阻。
本揭露實施例提供一種MOS電晶體之接點電阻的計測方法。該計測方法使用由歐姆定律(Ohm's law)導出的四個方程式，估計MOS電晶體之源極接點電阻與汲極接點電阻。該計測方法可以估計單個MOS電晶體之源極接點電阻與汲極接點電阻，因此可以應用在各種半導體元件，例如垂直MOS電晶體、水平MOS電晶體等。該計測方法能夠透過簡單的方法論，從MOS電晶體的整體電阻中準確地取得源極接點電阻和汲極接點電阻，並且可以減輕寄生電阻的影響。因此，可準確地取得積體電路的性能。
相對地，傳統方法使用複雜的測量技術，將電壓和安培表連接到MOS電晶體，可能導致額外的寄生電阻。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
1:MOS電晶體
10:基底
12:閘極
14:源極區
16:汲極區
18:源極接點
20:汲極接點
100:方法
110:步驟
120:步驟
130:步驟
140:步驟
Nb:基極節點
Nd:汲極節點
Ng:閘極節點
Ns:源極節點
RD:汲極區電阻
RDC:汲極接點電阻
RS:源極區電阻
RSC:源極接點電阻
Vg1:第一閘極電壓
Vg2:第二閘極電壓
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1A是一示意圖，例示本揭露實施例之MOS電晶體；圖1B是一剖視圖，例示圖1A之MOS電晶體； 圖2是一等效電路圖，例示圖1A和圖1B之MOS電晶體的等效電路圖；圖3是一流程圖，例示本揭露實施例之MOS電晶體的接點電阻的計測方法；圖4A是一示意圖，例示本揭露實施例之MOS電晶體的正向配置；圖4B是一示意圖，例示本揭露實施例之MOS電晶體的反向配置。
圖5是曲線圖，例示本揭露實施例之當施加不同電位到閘極時Rtot(Vds/Idsn)和1/(Vgs-VTn)間的關係。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
本揭露一些實施例提供一種MOS電晶體之接點電阻的計測方法。該計測方法是設計以估計單個MOS電晶體之電路方案中，源極接點電阻與汲極接點電阻，因此可以應用在各種半導體元件。
圖1A是一示意圖，例示本揭露實施例之MOS電晶體1。圖1B是一剖視圖，例示本揭露實施例之MOS電晶體1。如圖1A和圖1B所示，MOS電晶體1包括基底10、閘極12、源極區14和汲極區16，電連接到源極區14的源極接點18，電連接到汲極區16的汲極接點20。MOS電晶體1更可以包括閘極12和基底10之間的一閘極氧化層(未示出)，以及源極區14與汲極區16之間的一通道(未標示)。
圖2是一等效電路圖，例示圖1A和圖1B之MOS電晶體的等效電路圖。如圖1A、圖1B和圖2所示，MOS電晶體1的等效電路包括電性串聯的源極接點電阻RSC、源極區電阻RS、汲極區電阻RD和汲極接點電阻RDC。在本揭露實施例中，MOS電晶體1的等效電路具有四個節點，包括基極節點Nb、閘極節點Ng、源極節點Ns和汲極節點Nd，其分別地向基底10、閘極12、源極接點18和汲極接點20提供訊號、抑或由其接收訊號。基極節點Nb電連接到基底10。閘極節點Ng電連接到閘極12。源極節點Ns電連接到源極接點18。汲極節點Nd電連接到汲極接點20。
圖3是一流程圖，例示本揭露實施例之MOS電晶體的接點電阻的計測方法100。如圖3所示，計測方法100從步驟110開始，其中提供一MOS電晶體；MOS電晶體包括：一基底、一閘極、一源極區和一汲極區，以及電連接到該源極區的一源極接點和電連接到該汲極區的一汲極接點。計測方法100繼續進行步驟120，其中獲得源極接觸電阻和汲極接點電阻之間的電阻差。計測方法100繼續進行步驟130，其中獲得源極接 觸電阻和汲極接點電阻的電阻和。計測方法100繼續進行步驟140，其中根據該電阻和與該電阻差，計算該源極接點電阻和該汲極接點電阻。
計測方法100僅是本揭露的一個實施例，雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多步驟，並且以其他步驟或其組合替代上述的許多步驟。
計測方法100更包括以正向配置和反向配置操作MOS電晶體，並且測量正向配置和反向配置中的相關電位和電流。圖4A和圖4B是示意圖，圖4A例示MOS電晶體的正向配置，圖4B例示MOS電晶體的反向配置。MOS電晶體如圖1A、圖1B和圖4A所示，在正向配置中，將基底10和源極接點18接地。當MOS電晶體在正向配置時，透過一可調節的電源供應器，經由閘極節點Ng，施加一組不同電壓值的第一閘極電壓Vg1到閘極12。當施加此組第一閘極電壓Vg1到閘極12時，可測量橫跨閘極12和源極接點18的一組電位Vgs、橫跨汲極接點20和源極接點18的一組電位Vds及從汲極接點20到源極接點18的一組電流Idsn。
如圖1A、圖1B和圖4B所示，在反向配置中，將基底10和汲極接點20接地。當MOS電晶體在反向配置時，透過一可調節的電源供應器，經由閘極節點Ng，施加一組不同電壓值的第二閘極電壓Vg2到閘極12。當施加此組第二閘極電壓Vg2到閘極12時，可測量橫跨閘極12和汲極接點20的一組電位Vgd、橫跨源極接點18和汲極接點20的一組電位Vsd及從源極接點18到汲極接點20的一組電流Isdi。
在本揭露實施例中，在正向配置和(或)反向配置時，藉由測量的電位和電流，並透過以下方程式(1)和(2)，可以獲得源極接點電阻 RSC和汲極接點電阻RDC之間的電阻差：Vgs=VgS+RSC*Idsn (1)；及Vgd=VgD+RDC*Idsi (2)，其中：Vgs是橫跨該閘極和該源極接點的電位；VgS是橫跨該閘極和該源極區的電位；RSC是該源極接點電阻；Idsn是從該汲極接點到該源極接點的電流；Vgd是橫跨該閘極和該汲極接點的電位；VgD是橫跨該閘極和該汲極區的電位；RDC是該汲極接點電阻；Idsi是從該源極接點到該汲極接點的電流。
在本揭露實施例中，透過以下計算獲得源極接點電阻RSC和汲極接點電阻RDC之間的電阻差(RSC-RDC)：方程式(2)減去方程式(1)，獲得方程式(2)-1：Vgs-Vgd=(VgS+RSC*Idsn)-(VgD+RDC*Idsi) (2)-1；在VgS-VTn=VgD-VTi(其中VTn是正向配置的MOS電晶體的臨界電壓，VTi是反向配置的MOS電晶體的臨界電壓)的條件下，Idsn等於Idsi(亦即，Idsn=Idsi)；因此，Idsn和Idsi可以用Ids來表示，以Ids替換Idsn和Idsi，獲得方程式(2)-2：Vgs-Vgd=VgS-VgD+Ids(RSC-RDC) (2)-2；以VTn-VTi替換VgS-VgD，獲得方程式(2)-3：Vgs-Vgd=VTn-VTi+Ids(RSC-RDC) (2)-3； 導出方程(2)-3，獲得方程式(a)：Ids(RSC-RDC)=(Vgs-Vgd)-(VTn-VTi) (a)；因為Ids、Vgs、Vgd、VTn和VTi可以由測量MOS電晶體獲得，並且已知，所以源極接點電阻RSC和汲極接點電阻RDC之間的電阻差(RSC-RDC)可以透過一雙變數方程式的形式來獲得。
在本揭露實施例中，可以從以下方程式(3)和(4)獲得源極接點電阻RSC和汲極接點電阻RDC的電阻和(RSC+RDC)：Vds=VDS+(RDC+RSC)*Idsn (3)；及Vsd=VSD+(RDC+RSC)*Idsi (4)，其中：Vds是橫跨該汲極接點和該源極接點的電位；VDS是橫跨該汲極區和源極區的電位；Vsd是橫跨該源極接點和該汲極接點的電位；VSD是橫跨該源極區和該汲極區的電位。
在本揭露實施例中，透過以下計算獲得源極接點電阻RSC和汲極接點電阻RDC的電阻和(RSC+RDC)：方程式(3)除以Idsn，獲得：Vds/Idsn=VDS/Idsn+(RDC+RSC) (3)-1。
因為源極接點電阻RSC、源極區電阻RS、汲極區電阻RD和汲極接點電阻RDC電性串聯，所以Idsn等於IDSn(其中IDSn是從汲極區到源極區的電流)；因此，IDSn和Idsi可以用IDS來表示；在方程式(3)-1中以IDS替換Idsn，獲得方程式(3)-2：Vds/Idsn=VDS/IDS+(RDC+RSC) (3)-2， 因為IDS可以從以下理論公式計算：IDS=u * Cox(W/L)(Vgs-VTn)VDS，其中：u是載子遷移率；Cox是MOS電晶體的閘極氧化物的每單位面積的電容；W是MOS電晶體通道的寬度；以及L是MOS電晶體通道的長度；導出方程(3)-2，獲得方程式(3)-3：
Figure 107116530-A0305-02-0012-7
因為VDS明顯大於Idsn*VTn，因此方程(1)可以重新寫為：
Figure 107116530-A0305-02-0012-8
公式(3)-3中，以Vgs替換VgS以獲得方程式(b)：
Figure 107116530-A0305-02-0012-9
在本揭露實施例中，可以使用獲得方程式(b)類似的方法，導出方程式(c)：
Figure 107116530-A0305-02-0012-10
在本揭露實施例中，可以透過一曲線配適法(curve fitting method)來估計源極接點電阻RSC和汲極接點電阻RDC的電阻和(RSC+RDC)。舉例而言，可以使用一組電位Vds、一組電位Vgs和一組電流Idsn作為資料，將方程式(b)或方程式(b')繪製成圖以估計源極接點電阻RSC和汲極接點電阻RDC的電阻值和(RSC+RDC)。
圖5是一曲線圖，例示本揭露實施例之當施加不同電位到 閘極時，Rtot(Vds/Idsn)和1/(Vgs-VTn)之間的關係。如圖5所示，當1/(Vgs-VTn)接近零時，也就是當Vgs接近無窮大時，源極接點電阻RSC和汲極接點電阻RDC的電阻和(RSC+RDC)為已知。因此，源極接點電阻RSC和汲極接點電阻RDC的電阻和(RSC+RDC)可以透過圖中曲線的斜率與Y軸相交的點來估計。如此，源極接點電阻RSC和汲極接點電阻RDC的電阻和(RSC+RDC)可用雙變數方程式的形式來獲得。在本揭露實施例中，源極接點電阻RSC和汲極接點電阻RDC的電阻和(RSC+RDC)可以透過另外的數學計算例如最小平方法來獲得。
透過複雜的矽硬體測量到的電阻和大約為42613.5歐姆，透通本揭露的方法測量源極接點電阻RSC和汲極接點電阻RDC的估計電阻和(RSC+RDC)約為49624歐姆，接近於透過複雜的矽硬體測量到的電阻和。
因為已獲得源極接點電阻RSC和汲極接點電阻RDC的電阻和(RSC+RDC)與源極接點電阻RSC和汲極接點電阻RDC之間的電阻差(RSC-RDC)的方程式，藉由求解兩個變數的兩個聯立方程式，可以計算源極接點電阻RSC和汲極接點電阻RDC的個別值。
在本揭露實施例中，可藉由一處理單元例如電腦來實現此計算，並且將此計算儲存在例如記憶體元件的儲存裝置中。電壓訊號或電流訊號的提供和測量可以透過簡單的電壓表或安培表的探測來實現。
本揭露實施例提供一種MOS電晶體之接點電阻的計測方法。該計測方法使用由歐姆定律(Ohm's law)導出的四個方程式，估計MOS電晶體之源極接點電阻與汲極接點電阻。該計測方法可以估計單個MOS電晶體之源極接點電阻與汲極接點電阻，因此可以應用在各種半導 體元件，例如垂直MOS電晶體、水平MOS電晶體等。該計測方法能夠透過簡單的方法論，從MOS電晶體的整體電阻中準確地取得源極接點電阻和汲極接點電阻，並且可以減輕寄生電阻的影響。因此，可準確地取得積體電路的性能。
相對地，傳統方法使用複雜的測量技術，將電壓和安培表連接到MOS電晶體，可能導致額外的寄生電阻。
本揭露提供一種MOS電晶體之接點電阻的計測方法。該計測方法包括以下步驟：提供一MOS電晶體，該MOS電晶體包括：一基底、一閘極、一源極區和一汲極區，以及電連接到該源極區的一源極接點和電連接到該汲極區的一汲極接點；獲得一源極接點電阻和一汲極接點電阻之間的一電阻差；獲得該源極接點電阻和該汲極接點電阻的一電阻和；根據該源極接點電阻和該汲極接點電阻的該電阻和，與該源極接點電阻和該汲極接點電阻之間的該電阻差，計算該源極接點電阻和該汲極接點電阻。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機 械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
1‧‧‧MOS電晶體
10‧‧‧基底
12‧‧‧閘極
14‧‧‧源極區
16‧‧‧汲極區
18‧‧‧源極接點
20‧‧‧汲極接點
Nb‧‧‧基極節點
Nd‧‧‧汲極節點
Ng‧‧‧閘極節點
Ns‧‧‧源極節點
RD‧‧‧汲極區電阻
RDC‧‧‧汲極接點電阻
RS‧‧‧源極區電阻
RSC‧‧‧源極接點電阻

Claims (6)

  1. 一種MOS電晶體之接點電阻的計測方法，包括：提供一MOS電晶體，包括：一基底；一閘極；一源極區和一汲極區；一源極接點，電連接到該源極區；以及一汲極接點，電連接到該汲極區；以正向配置操作該MOS電晶體，包括：將該基底與該源極接點接地；施加一組第一閘極電壓到該閘極；以及當施加該組第一閘極電壓到該閘極時，測量橫跨該閘極和該源極接點的一組電位、橫跨該汲極接點和該源極接點的一組電位和從該汲極接點到該源極接點的一組電流；以反向配置操作該MOS電晶體，包括：將該基底與該汲極接點接地；施加一組第二閘極電壓到該閘極；以及當該組第二閘極電壓施加到該閘極時，測量橫跨該閘極與該汲極接點的一組電位、橫跨該源極接點與該汲極接點的一組電位以及從該源極接點到該汲極接點的一組電流；獲得一源極接點電阻與一汲極接點電阻之間的一電阻差；獲得該源極接點電阻與該汲極接點電阻的一電阻和；以及 根據該電阻和與該電阻差，計算該源極接點電阻和該汲極接點電阻，其中，該源極接點電阻與該汲極接點電阻之間的該電阻差，由以下方程式獲得：Ids(RSC-RDC)=(Vgs-Vgd)-(VTn-VTi)；其中，該源極接點電阻與該汲極接點電阻的電阻和，由以下二方程式中之一者獲得：Vds/Idsn
    Figure 107116530-A0305-02-0018-5
    [(1/(u*Cox(W/L))(1/(Vgs-VTn))]+(RDC+RSC)；以及Vsd/Idsi
    Figure 107116530-A0305-02-0018-6
    [(1/(u*Cox(W/L))(1/(Vgd-VTi))]+(RDC+RSC)；其中，Ids是從該汲極接點到該源極接點的電流或從該源極接點到該汲極接點的電流；RSC是該源極接點電阻；RDC是該汲極接點的該電阻；Vgs是橫跨該閘極和該源極接點的電位；Vgd是橫跨該閘極和該汲極接點的電位；VTn是正向配置的MOS電晶體的臨界電壓；VTi是反向配置的MOS電晶體的臨界電壓；Idsn是從該汲極接點到該源極接點的電流；u是載子遷移率；Cox是MOS電晶體的閘極氧化物的每單位面積的電容；W是MOS電晶體通道的寬度；以及L是MOS電晶體通道的長度；VgD是橫跨該閘極和該汲極區的電位；以及 Idsi是從該源極接點到該汲極接點的電流。
  2. 如請求項1所述的計測方法，其中該源極接點電阻與該汲極接點電阻之間的該電阻差，是以一雙變數方程式的形式計算。
  3. 如請求項2所述的計測方法，其中該源極接點電阻與該汲極接點電阻的該電阻和，是以一雙變數方程式形式計算。
  4. 如請求項3所述的計測方法，其中該雙變數方程式是透過一曲線配適法，計算該源極接點電阻與該汲極接點電阻的該電阻和。
  5. 如請求項3所述的計測方法，其中該雙變數方程式是透過一最小平方法，計算該源極接點電阻與該汲極接點電阻的該電阻和。
  6. 如請求項4所述的計測方法，其中透過求解該源極接點電阻與該汲極接點電阻的該電阻和的該雙變數方程式，以及該源極接點電阻與該汲極接點電阻之間的該電阻差的該雙變數方程式，計算該源極接點的該電阻和該汲極接點的該電阻。
TW107116530A 2017-12-07 2018-05-16 一種mos電晶體之接點電阻的計測方法 TWI687697B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762595800P 2017-12-07 2017-12-07
US62/595,800 2017-12-07
US15/911,529 US10627442B2 (en) 2017-12-07 2018-03-05 Method for estimating resistances of a source contact and a drain contact of a MOS transistor
US15/911,529 2018-03-05

Publications (2)

Publication Number Publication Date
TW201937179A TW201937179A (zh) 2019-09-16
TWI687697B true TWI687697B (zh) 2020-03-11

Family

ID=66696054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116530A TWI687697B (zh) 2017-12-07 2018-05-16 一種mos電晶體之接點電阻的計測方法

Country Status (3)

Country Link
US (1) US10627442B2 (zh)
CN (1) CN109900965B (zh)
TW (1) TWI687697B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117517786A (zh) * 2022-07-28 2024-02-06 清华大学 场效应晶体管的接触电阻的测量方法
CN115358170A (zh) * 2022-08-17 2022-11-18 长鑫存储技术有限公司 接触电阻获取方法、装置、电子设备及存储介质
CN116540048B (zh) * 2023-03-13 2023-12-01 长鑫存储技术有限公司 半导体测试方法及测试结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060028221A1 (en) * 2004-07-26 2006-02-09 Nec Electronics Corporation Method and apparatus for contact resistance measurement
US20090079446A1 (en) * 2007-09-25 2009-03-26 Texas Instruments Incorporated Method to Accurately Estimate the Source and Drain Resistance of a MOSFET

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9400221A (nl) * 1994-02-11 1995-09-01 Kema Nv Werkwijze voor het meten van een weerstandswaarde.
US6995428B2 (en) * 2004-02-24 2006-02-07 System General Corp. High voltage LDMOS transistor having an isolated structure
DE102005019191A1 (de) * 2005-04-26 2006-11-09 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Detektion der Abdichtung mittels Rauschanalyse
KR100746823B1 (ko) * 2006-08-29 2007-08-06 동부일렉트로닉스 주식회사 반도체소자 및 그 반도체소자의 아날로그 채널저항측정방법
JP5034781B2 (ja) * 2007-08-27 2012-09-26 富士通株式会社 半田バンプの高感度抵抗測定装置及び監視方法
CN101414810A (zh) * 2007-10-16 2009-04-22 瑞昱半导体股份有限公司 一种晶体管电阻及其相关方法
JP5571303B2 (ja) * 2008-10-31 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
CN101769964A (zh) * 2008-12-29 2010-07-07 北大方正集团有限公司 测试封装后的场效应管的导通电阻的方法、装置及系统
CN101696992B (zh) * 2009-10-28 2013-03-27 上海宏力半导体制造有限公司 双极型晶体管的基区电阻的测量方法
US8479131B2 (en) * 2011-03-02 2013-07-02 International Business Machines Corporation Method of determining FET source/drain wire, contact, and diffusion resistances in the presence of multiple contacts
US8689166B2 (en) * 2012-04-25 2014-04-01 International Business Machines Corporation Modeling the total parasitic resistances of the source/drain regions of a multi-fin multi-gate field effect transistor
US9632115B2 (en) * 2013-05-14 2017-04-25 United Microelectronics Corp. Method for deriving characteristic values of MOS transistor
CN103575998B (zh) * 2013-10-25 2016-05-11 中国科学院半导体研究所 一种无结晶体管的电阻测试方法
CN106910531B (zh) * 2017-01-16 2019-11-05 电子科技大学 一种测量存储器内部存储单元电阻电路
CN106872784B (zh) * 2017-03-01 2019-03-01 西安电子科技大学 Hemt器件欧姆接触区方块电阻的测试方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060028221A1 (en) * 2004-07-26 2006-02-09 Nec Electronics Corporation Method and apparatus for contact resistance measurement
US20090079446A1 (en) * 2007-09-25 2009-03-26 Texas Instruments Incorporated Method to Accurately Estimate the Source and Drain Resistance of a MOSFET

Also Published As

Publication number Publication date
US10627442B2 (en) 2020-04-21
CN109900965A (zh) 2019-06-18
CN109900965B (zh) 2021-09-21
US20190178931A1 (en) 2019-06-13
TW201937179A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
TWI687697B (zh) 一種mos電晶體之接點電阻的計測方法
Zaki et al. Accurate capacitance modeling and characterization of organic thin-film transistors
Aarts et al. A surface-potential-based high-voltage compact LDMOS transistor model
CN108062442B (zh) 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法
CN104808126B (zh) Mos晶体管的测试结构及测试方法
CN104377143B (zh) 一种测试mos器件阱电阻的方法
CN111368490A (zh) 横向双扩散晶体管的电路模型及其建模方法
Sucre-González et al. A DC method to extract mobility degradation and series resistance of multifinger microwave MOSFETs
CN104753523B (zh) 带寄生效应的圆形高压场效应管等效电路及仿真方法
JP2000049339A (ja) Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル
Jun et al. Dual-sweep combinational transconductance technique for separate extraction of parasitic resistances in amorphous thin-film transistors
US8108175B2 (en) Method for determining self-heating free I-V characterstics of a transistor
Venugopalan et al. A non-iterative physical procedure for RF CMOS compact model extraction using BSIM6
CN104716065B (zh) 金属氧化物半导体场效应晶体管电容‑电压特性修正方法
CN105528486A (zh) 一种场效应晶体管源漏电阻的提取方法
CN205789954U (zh) 一种半导体测试结构
US7898269B2 (en) Semiconductor device and method for measuring analog channel resistance thereof
Zárate-Rincón et al. Impact of multi-finger geometry on the extrinsic parasitic resistances of microwave MOSFETs
Kim et al. Hybrid open drain method and fully current-based characterization of asymmetric resistance components in a single MOSFET
Ortiz-Conde et al. A review of recent MOSFET source and drain resistances extraction methods using a single test device
JP5147105B2 (ja) Ｉｇｂｔシミュレーション装置およびｉｇｂｔシミュレーションプログラム
Singh et al. Measurement of source resistance in top-contact organic thin-film transistors
Jin et al. Parameter extraction method for universal amorphous silicon thin-film transistors simulation program with integrated circuit emphasis model
Baek et al. Avalanche hot source method for separated extraction of parasitic source and drain resistances in single metal-oxide-semiconductor field effect transistors
Dabhi et al. Impact of back plane doping on RF performance of FD-SOI transistor