CN103575998B - 一种无结晶体管的电阻测试方法 - Google Patents

一种无结晶体管的电阻测试方法 Download PDF

Info

Publication number
CN103575998B
CN103575998B CN201310511410.8A CN201310511410A CN103575998B CN 103575998 B CN103575998 B CN 103575998B CN 201310511410 A CN201310511410 A CN 201310511410A CN 103575998 B CN103575998 B CN 103575998B
Authority
CN
China
Prior art keywords
grid
resistance
table top
conductive channel
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310511410.8A
Other languages
English (en)
Other versions
CN103575998A (zh
Inventor
王昊
韩伟华
马刘红
杨富华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201310511410.8A priority Critical patent/CN103575998B/zh
Publication of CN103575998A publication Critical patent/CN103575998A/zh
Application granted granted Critical
Publication of CN103575998B publication Critical patent/CN103575998B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种无结晶体管的电阻测试方法，包括：制作由多个无结晶体管串连而成的有栅极结构和无栅极结构；这两组结构中多个无结晶体管的源级和漏极依次制作在两个相邻的接触台面上，且两个相邻接触台面之间通过导电通道连接，导电通道长度依次递增；其中，有栅极结构中，导电通道上覆盖有栅极，且每个栅极到源级和漏极的长度分别相等；通过测量无栅极结构相邻接触台面间的电流与电压值，确定两相邻接触台面的接触电阻；通过测量有栅极结构中无结晶体管的转移特性曲线对应的饱和电流，确定不同栅长对应的总电阻值，再利用差值法计算得到沟道电阻以及串联电阻。本发明测试方法简单可靠，精度较高，计算量小。

Description

一种无结晶体管的电阻测试方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体晶体管的电阻测试方法。具体地，涉及到无结晶体管中导电通道的沟道电阻、串联电阻及源漏接触电阻的测量，利用了一种差值的思想和简单的数学计算，来实现对无结晶体管的沟道电阻、串联电阻及源漏接触电阻的测试。
背景技术
随着半导体技术的不断发展，半导体晶体管的尺寸越来越小，晶体管从传统的二维平面晶体管到多栅(两面栅、三面栅、围栅)结构的Fin(鳍形)晶体管，是为了降低尺寸减小所带来的短沟道效应，增加栅极控制能力。而随着尺寸的进一步减小，源极和漏极与沟道掺杂浓度的变化梯度越来越大，要在几纳米的范围内实现p-n结，这需要十分复杂的掺杂和退火工艺，增大了晶体管的制作难度和成本，限制了晶体管的进一步发展。无p-n结晶体管是一种源极、漏极和沟道均采用统一掺杂类型和浓度的晶体管，其大大简化了工艺难度，是未来晶体管的一个重要发展方向。
根据无结晶体管的特性，在不加栅压时，栅极下面的导电沟道需要自然耗尽，处于截止状态。为了实现这样的性能，无结晶体管的导电沟道不能太厚，因此，导电沟道一般采用纳米线和纳米带。
半导体器件尺寸的减小不仅带来制作技术上的难题，同时，在完成晶体管制作的基础上，要对器件的特性进行表征，测量技术上的难度也随之提高。对于无结晶体管来说，沟道电阻作为晶体管导电通道中栅极控制的导电通道的电阻，串联电阻是导电通道中除去沟道电阻部分的电阻，而源漏接触电阻则是源漏处金属与半导体的欧姆接触的电阻。首先，对传统的二维平面晶体管来说，为了测量沟道电阻，可以将电压探针放置到栅极的下面测量，但对于无结晶体管，导电通道都是纳米尺度，尺寸较小，且多采用多栅(两面栅、三面栅、围栅)结构，不容易将探针放置到栅极的下面，因而直接测量沟道电阻是比较困难的；另外，一般文献中串联电阻的测量方法的公式推导比较繁琐，常与迁移率的退化一起考虑，增加了复杂度。所以合适的电阻测量方法在无结晶体管的表征上是十分必要的。
发明内容
(一)要解决的技术问题
有鉴于此，为了精确提取无结晶体管中各部分电阻，本发明采用了一组特殊设计的无结晶体管和差值计算的方法，实现了对无结晶体管的各部分电阻测量，具体包括源漏欧姆接触电阻，沟道电阻和串联电阻。
(二)技术方案
为达到上述目的，本发明提供了一种无结晶体管的电阻测试方法，一种无结晶体管的电阻测试方法，其特征在于，所述测试方法包括：
步骤1、制作由多个无结晶体管串连而成的有栅极结构和无栅极结构；这两组结构中多个无结晶体管的源级和漏极依次制作在两个相邻的接触台面上，且两个相邻接触台面之间通过导电通道连接，导电通道长度依次递增；其中，有栅极结构中，导电通道上覆盖有栅极，且每个栅极到源级和漏极的长度分别相等；；
步骤2、通过测量无栅极结构相邻接触台面间的电流与电压值，确定两相邻接触台面的接触电阻；
步骤3、通过测量有栅极结构中无结晶体管的转移特性曲线对应的饱和电流，确定不同栅长对应的总电阻值，再利用差值法计算得到沟道电阻以及串联电阻。
(三)有益效果
本发明测试方法在结构上简单，利用结构的差异即可计算求得各部分电阻值，最小二乘法拟合和差值计算，计算量小，可利用多种数学工具方便计算，且当接触台面N较大时，从多组数据中提取的电阻精度较高。
附图说明
图1为本发明实施例中无结晶体管的电阻测试方法流程图；
图2为本发明实施例中没有覆盖栅极的多个无结晶体管串联而成的一组结构的示意图；
图3为本发明实施例中覆盖有栅极的多个无结晶体管串联而成的一组结构的示意图；
图4(a)和图4(b)为本发明实施例中无栅极结构和有栅极结构的测试线路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
图1示出了本发明提出的无结晶体管的电阻测试方法流程图。如图1所示，该方法包括：
步骤1、制作由多个无结晶体管串连而成的两组结构；每组结构中串联多个无结晶体管，每个无结晶体管的源级和漏极制作在两个接触台面上，接触台面之间由一条或多条平行的纳米线或纳米带连接；无结晶体管中连接源极和漏极的纳米线称为导电通道，每组结构中串联而成的多个无结晶体管的导电通道长度依次递增；其中一组结构中串联而成的多个无结晶体管的导电通道上覆盖有栅极，且栅极的栅长依次递增，使得栅极与两侧接触台面间距相同；
图2示出了本发明实施例中没有覆盖栅极的多个无结晶体管串联而成的一组结构的示意图。如图2所示，其示例性地示出了4个接触台面1-4，该接触台面宽度为d，接触台面之间由3根纳米线连接，这3根纳米线为导电通道，导电通道长度依次递增，L1＜L2＜L3；相邻两个接触台面之间的纳米线导电通道数目相同，导电通道的截面宽度，高度一致，该实施例中为矩形，其形状可以为包括横截面相同的其他形状，如椭圆形，圆形，三角形，圆角矩形，梯形等；接触台面上制作了电极(对于没有覆盖栅极的结构，电极不区分源极和漏极，统称为电极)。为了消除测量探针及导线部分的电阻影响，在测量相邻电极之间纳米线导电通道的电流时，电极上除了连接施加的激励电压线路外，另外还连接有一条测试线路来检测电流。激励线路为一条串联了电压源的导线连接到两个电极上，测试电路为一条串联了电流计的导线连接到两个电极上。
可见，无栅极结构满足如下条件：
a.两个接触台面之间不制作栅极，台面按照源极和漏极工艺制作，各个接触台面完全相同；
b.相邻两个接触台面之间的导电通道长度依次递增，即相邻两个台面的间距依次递增。
图3示出了本发明实施例中覆盖有栅极的多个无结晶体管串联而成的一组结构的示意图。如图3所示，其示例性地示出了4个接触台面，接触台面之间由3根纳米线连接，纳米线上覆盖有栅极G1-G3，构成了3个相邻的晶体管：每个晶体管的导电通道数目即纳米线的数目相同，且纳米线的宽度，高度一致，包括横截面相同的其他形状，如椭圆形，圆形，三角形，圆角矩形，梯形等；每两个晶体管的栅长依次递增，LG1＜LG2＜LG3；两个晶体管中栅极到两端源极和漏极的导电通道长度LEL和LER分别相同，如图3所示，每个栅极到源级的长度LEL1＝LEL2＝LEL3＝LEL，每个栅极到漏极的长度LER1＝LER2＝LER3＝LER，而同一个晶体管中栅极到源级和漏极的长度LEL与LER可以相等也可以不相等，图3示出的LEL≠LER；晶体管的沟道材料相同，不同长度不影响电导率，载流子密度等，电子迁移率与沟道长度无关；可见，有栅极结构满足如下条件：
a.相邻两个接触台面之间制作栅极，台面按照源极和漏极工艺制作，各个台面完全相同，相邻两个台面与中间的栅极和导电通道共同组成一个无结晶体管，相邻两个晶体管共用一个源极/漏极台面；
b.各个晶体管的导电通道和栅长依次递增，使得不同晶体管中栅极到两端源极和漏极的导电通道的长度LEL和LER对应一致，LEL与LER可以相等也可以不相等。
另外，无栅极结构和有栅结构可以串在一起；两组结构的导电通道材料不限于硅，包括III-V族半导体材料；有栅极结构的栅极材料包括多晶硅和金属。
为了消除测量探针及导线部分的电阻影响，在测量单个晶体管的转移特性曲线时，源极和漏极除了施加激励电压线路外，另外有一条单独的测试线路来检测漏极电流；激励线路为一条串联了电压源的导线连接到源极和漏极，测试电路为一条串联了电流计的导线连接到源极和漏极，栅极和接地之间串联了一个可调范围的电压源。测量时，各个晶体管源漏电流方向一致，图3中晶体管左侧台面均为源极，右侧台面均为漏极。
步骤2、通过测量无栅极结构相邻台面间的电流与电压值，确定不同导电通道长度对应的总电阻值，再利用最小二乘方法计算出源漏台面的接触电阻值；
其中，台面接触电阻为接触台面欧姆接触的电阻；最小二乘法直线拟合是根据测量得到的导电通道长度与总电阻值得数据，描绘在x-y直角坐标系中，拟合出的一条直线使得实验数据与拟合数据之间的平方和最小，使得拟合曲线最接近实验数据；利用最小二乘法拟合的直线在x-y直角坐标系中y轴上的截距对应了导电通道长度为0时的总电阻值，即为两个接触台面的接触电阻值。
所述最小二乘法直线拟合是根据测量得到的导电通道长度与总电阻值的数据，在x-y直角坐标系中拟合出的一条直线使得实验数据与拟合数据之间的平方和最小。利用最小二乘法拟合的直线在x-y直角坐标系中y轴上的截距对应了导电通道长度为0时的总电阻值，即为两个接触台面的接触电阻值。
步骤3、通过测量有栅极结构无结晶体管的转移特性曲线对应的饱和电流，确定不同栅长对应的总电阻值，再利用差值法计算得到沟道电阻以及串联电阻。
其中，沟道电阻为晶体管饱和时，栅极下方沟道的电阻；串联电阻为导电通道中除去栅极下方沟道的其他电阻；无结晶体管转移曲线是施加一固定的源漏偏压，变化栅极电压，测量源漏电流的曲线，曲线在x-y直角坐标系下，x轴对应栅极电压，y轴对应源漏电流；差值法为不同栅长晶体管总电阻相减，得到栅长与总电阻的关系，可求得单位栅长沟道电阻；串联电阻为无结晶体管中总电阻减去沟道电阻和接触电阻。接触电阻在步骤2中求出
图4示出了本发明中两组结构的测量线路图，图4(a)为无栅极结构的测试线路图，图4(b)为有柵极结构的测试线路图。图4(a)所示的接触台面1和2之间有长度为L的三根纳米线导电通道，接触台面上制作了电极，两电极之间用导线串联了一个电压源作为激励电路，再用另一根导线串联电流计作为测试线路；图4(b)所示的无结晶体管两个接触台面分别为源极S和漏极D，中间制作了栅极G1，栅极到两侧源极和漏极的导电通道长度分别为LEL和LER，源极和漏极之间用一根导线串联了一个电压源作为激励电路，提高源极和漏极的偏压，再用一根导线串联电流计作为测试电路，测量漏极电流，栅极上施加激励电压，来控制导电沟道。
具体测试方法如下：
一、接触电阻的测量
通过测量无栅极结构的电流和电压关系，计算得到总电阻值，总电阻包括台面上的接触电阻和导电通道电阻。至少测量两组不同导电通道长度的数据，总电阻值的不同取决于导电通道的不同长度，而导电通道电阻值与导电通道长度成正比，于是可得到简单的方程组，对应总电阻关系。利用最小二乘法直线拟合，即可求出接触电阻值。具体如下：
根据图1所示的无栅极结构，测量两个相邻台面之间的电流电压关系，电压除以电流计算得到总电阻。总电阻关系为：
RT＝RC+RL+RC
RT为总电阻，RC为接触电阻，RL为导电通道电阻。
此时，对于相邻两个台面之间测得的总电阻，其差异来自于不同长度的导电通道部分，而导电通道部分的电阻大小与长度成正比。对于两个不同的相邻台面之间得到的电阻关系式：
RT1＝RC+RL1+RC＝2RC+L1a
RT2＝RC+RL2+RC＝2RC+L2a
a为单位长度导电通道的电阻值。
解二元方程即可得到接触电阻RC。另外，为了提高计算精度，可以测量多组相邻台面的电流电压关系，求得多组总电阻。可以作X轴为导电通道长度L，Y轴为总电阻RT的线性关系图，用最小二乘法进行拟合，拟合直线在Y轴上的截距即为接触电阻，含义为当纳米线长度为0时的电阻，即为两个接触电阻的大小，再除以2，得到一个接触电阻的值。
二、沟道电阻和串联电阻的测量
得到接触电阻后，测量有柵极结构中晶体管的转移特性曲线的饱和电流，计算得到总电阻值，此时总电阻值包括台面上的接触电阻、沟道电阻和串联电阻。至少测量两组不同栅长的晶体管数据，总电阻值的不同取决于栅长不同引起的沟道电阻的差异，假设沟道电阻与栅长有正比关系，于是可得到简单的方程组，利用差值的方法，计算得到单位长度的沟道电阻值，进而得到总的沟道电阻值，进一步得到串联电阻值。具体如下：
根据源极和漏极加上一定的电压VDS，通过变化栅极电压VGS的值来控制晶体管的状态，测量晶体管的漏极电流，得到转移特性曲线。转移特性曲线横坐标是栅极电压VGS，纵坐标是漏极电流IDS。
在得到接触电阻的基础上，在图2结构中测量转移特性曲线。将得到的转移特性曲线进行处理，取饱和电流值IDS(sat)，计算得到总电阻RT，，即为VDS/IDS(sat)。此时，总电阻关系如下：
RT＝RC+RSL+RO+RSR+RC
RT为总电阻，RC为接触电阻，RSL为栅极左边导电通道串联电阻，RSR为栅极右边导电通道串联电阻，RO为沟道电阻。
此时，对于不同的晶体管，总电阻的差异来自于不同栅长引起的沟道电阻的不同。对于两个不同栅长的晶体管，有如下关系式：
RT1＝RC+RSL1+RO1+RSR1+RC
RT2＝RC+RSL2+RO2+RSR2+RC
其中，RSL1和RSL2相等，RSR1和RSR2相等，两式相减，
RT1-RT2＝RO1-RO2＝RO(LG1-LG2)
RO为单位长度沟道电阻，LG1，LG2分别为两个晶体管的栅长。
依据此方法，可以计算出单位长度沟道电阻，进而得到每个晶体管的沟道电阻，再用总电阻减去沟道电阻和接触电阻，可以得到串联电阻。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种无结晶体管的电阻测试方法，其特征在于，所述测试方法包括：
步骤1、制作由多个无结晶体管串连而成的有栅极结构和无栅极结构；这两组结构中多个无结晶体管的源级和漏极依次制作在两个相邻的接触台面上，且两个相邻接触台面之间通过导电通道连接，导电通道长度依次递增；其中，有栅极结构中，导电通道上覆盖有栅极，且不同无结晶体管之间栅极到源极的长度均相等，且栅极到漏极的长度均相等，而同一个无结晶体管中栅极到源极的长度与该栅极到漏极的长度相等或不相等；
步骤2、通过测量无栅极结构相邻接触台面间的电流与电压值，确定两相邻接触台面的接触电阻；
步骤3、通过测量有栅极结构中无结晶体管的转移特性曲线对应的饱和电流，确定不同栅长对应的总电阻值，再利用差值法计算得到沟道电阻以及串联电阻。
2.根据权利要求1所述的测试方法，其特征在于，所述两组结构中的导电通道是一根或者多根平行的纳米线或纳米带。
3.根据权利要求1所述的测试方法，其特征在于，所述两组结构中接触台面的数量至少为3，且相邻两个接触台面之间的导电通道截面的宽度和高度相等，其形状包括横截面相同的矩形、椭圆形、圆形、三角形、圆角矩形、梯形。
4.根据权利要求1所述的测试方法，其特征在于，所述无栅极结构满足如下条件：
a.相邻两个接触台面之间的导电通道上不制作栅极，接触台面按照源极和漏极工艺制作，各个接触台面完全相同；
b.相邻两个接触台面之间的导电通道长度依次递增，即相邻两个接触台面的间距依次递增。
5.根据权利要求1所述的测试方法，其特征在于，所述有栅极结构满足如下条件：
a.相邻两个接触台面之间的导电通道上制作栅极，接触台面按照源极和漏极工艺制作，各个接触台面完全相同，相邻两个接触台面与中间的栅极和导电通道共同组成一个无结晶体管，相邻两个晶体管共用一个源极/漏极接触台面；
b.各个无结晶体管的导电通道和栅长依次递增，使得不同晶体管中栅极到两端源极和漏极的导电通道的长度L和对应一致，而同一无结晶体管中栅极到两端源极和漏极的导电通道长度相等或不等。
6.根据权利要求1所述的测试方法，其特征在于，所述无栅极结构和有栅极结构串在一起；两组结构的导电通道材料包括硅和III-V族半导体材料。
7.根据权利要求1所述的测试方法，其特征在于，所述有栅极结构的栅极材料包括多晶硅和金属。
8.根据权利要求1所述的测试方法，其特征在于，所述台面的接触电阻为接触台面欧姆接触的电阻。
9.根据权利要求1所述的测试方法，其特征在于，所述步骤2中，通过测量无栅极结构相邻接触台面间的电流与电压值，先确定不同导电通道长度的总电阻，然后通过最小二乘法直线拟合计算台面的接触电阻；所述最小二乘法直线拟合是指根据测量得到的导电通道长度与总电阻值的数据，在x-y直角坐标系中拟合出的一条直线使得实验数据与拟合数据之间的平方和最小，该条直线上导电通道长度为0时对应的总电阻值即为两个接触台面的接触电阻值。
10.根据权利要求1所述的测试方法，其特征在于，所述步骤3中，沟道电阻为晶体管饱和时，栅极下方沟道的电阻；串联电阻为导电通道中除去栅极下方沟道的其他电阻。
11.根据权利要求1所述的测试方法，其特征在于，所述步骤3中，无结晶体管的转移特性曲线是通过施加一固定的源漏偏压、变化栅极电压后，测量源漏电流的曲线。
12.根据权利要求1所述的测试方法，其特征在于，所述步骤3中，差值法为不同栅长晶体管总电阻相减，得到栅长与总电阻的关系后，获得单位栅长沟道电阻。
13.根据权利要求1所述的测试方法，其特征在于，所述步骤3中，串联电阻为无结晶体管中总电阻减去沟道电阻和接触电阻。
14.根据权利要求1所述的测试方法，其特征在于，所述步骤2和3中，为了消除测量探针及导线部分的电阻影响，两组结构的每一个源极接触台面和漏极接触台面上除了施加的激励电压线外，另外还有一条单独的测试线路来检测漏极电流。
15.根据权利要求1所述的测试方法，其特征在于，所述步骤3中，测量时有栅极结构的接触台面之间电流方向一致。
CN201310511410.8A 2013-10-25 2013-10-25 一种无结晶体管的电阻测试方法 Expired - Fee Related CN103575998B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310511410.8A CN103575998B (zh) 2013-10-25 2013-10-25 一种无结晶体管的电阻测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310511410.8A CN103575998B (zh) 2013-10-25 2013-10-25 一种无结晶体管的电阻测试方法

Publications (2)

Publication Number Publication Date
CN103575998A CN103575998A (zh) 2014-02-12
CN103575998B true CN103575998B (zh) 2016-05-11

Family

ID=50048201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310511410.8A Expired - Fee Related CN103575998B (zh) 2013-10-25 2013-10-25 一种无结晶体管的电阻测试方法

Country Status (1)

Country Link
CN (1) CN103575998B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407224A (zh) * 2014-11-27 2015-03-11 合肥京东方光电科技有限公司 半导体-金属接触电阻率检测方法、阵列基板
CN106771726B (zh) * 2016-12-02 2019-10-22 深圳市华星光电技术有限公司 测试组件及其监控显示面板电性特性的方法、显示面板
CN107679261B (zh) * 2017-08-11 2021-03-02 上海集成电路研发中心有限公司 一种mos器件源漏与衬底间寄生电阻的建模方法
US10627442B2 (en) * 2017-12-07 2020-04-21 Nanya Technology Corporation Method for estimating resistances of a source contact and a drain contact of a MOS transistor
CN108414837B (zh) * 2018-02-06 2019-06-18 华南理工大学 一种架空地线与预绞丝接触端口接触电阻的实验测量方法
CN109637944B (zh) * 2018-10-31 2020-10-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及沟道电阻和接触电阻的测量方法
CN111092025A (zh) * 2019-12-25 2020-05-01 上海华力微电子有限公司 源漏电阻测试方法
CN111596137B (zh) * 2020-05-25 2022-08-09 上海华力集成电路制造有限公司 场效应晶体管源漏电阻的提取方法
US11867745B2 (en) 2020-10-16 2024-01-09 Changxin Memory Technologies, Inc. Parasitic capacitance detection method, memory and readable storage medium
CN114384322B (zh) * 2020-10-16 2023-07-18 长鑫存储技术有限公司 晶体管测试器件的接触电阻的测量方法与计算机可读介质
CN113791276A (zh) * 2021-09-16 2021-12-14 长鑫存储技术有限公司 电阻阻值的测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329693A (zh) * 2007-06-21 2008-12-24 中芯国际集成电路制造(上海)有限公司 Mos管电阻的建模方法
CN102543957A (zh) * 2011-01-04 2012-07-04 上海宏力半导体制造有限公司 Soi体接触mos晶体管的测试结构及测试方法
CN102693959A (zh) * 2011-03-25 2012-09-26 上海华虹Nec电子有限公司 Mos晶体管栅极电阻测试结构
WO2012149766A1 (zh) * 2011-05-03 2012-11-08 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法
CN102944825A (zh) * 2012-11-12 2013-02-27 佛山市蓝箭电子股份有限公司 半导体三极管内部偏置电阻的测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060511B2 (en) * 2003-05-16 2006-06-13 Semiconductor Energy Labortory Co., Ltd. Evaluation method of a field effect transistor
US8476684B2 (en) * 2010-09-29 2013-07-02 Analog Devices, Inc. Field effect transistors having improved breakdown voltages and methods of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329693A (zh) * 2007-06-21 2008-12-24 中芯国际集成电路制造(上海)有限公司 Mos管电阻的建模方法
CN102543957A (zh) * 2011-01-04 2012-07-04 上海宏力半导体制造有限公司 Soi体接触mos晶体管的测试结构及测试方法
CN102693959A (zh) * 2011-03-25 2012-09-26 上海华虹Nec电子有限公司 Mos晶体管栅极电阻测试结构
WO2012149766A1 (zh) * 2011-05-03 2012-11-08 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法
CN102944825A (zh) * 2012-11-12 2013-02-27 佛山市蓝箭电子股份有限公司 半导体三极管内部偏置电阻的测试方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Si纳米线场效应晶体管研究进展;张严波 等;《微纳电子技术》;20091130;第46卷(第11期);第641-648，663页 *
一个实用的部分耗尽SOI器件体接触仿真模型;姜凡 等;《微电子学》;20050430;第35卷(第2期);第138-141页 *
基于氧化铟锡的无结低电压薄膜晶体管;赵孔胜 等;《物理学报》;20121231;第61卷(第19期);第197201-1至第197201-5页 *

Also Published As

Publication number Publication date
CN103575998A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN103575998B (zh) 一种无结晶体管的电阻测试方法
US9735345B2 (en) Vertical hall effect sensor
CN105223420B (zh) 用于测量接触电阻的tft及接触电阻的测量方法
CN103837744B (zh) Mos晶体管的外部寄生电阻的测量方法
CN103941172B (zh) 半导体测试装置及测试方法
CN104808126B (zh) Mos晶体管的测试结构及测试方法
CN103852702B (zh) 确定半导体鳍中的载流子浓度的方法
CN103094253B (zh) 一种栅极氧化层测试结构
CN102693959B (zh) Mos晶体管栅极电阻测试结构
CN104218027B (zh) 半导体测试结构及其测试方法
CN109444551B (zh) 半导体方块电阻的测试方法及测试电路
CN107290594A (zh) 测试结构及其测试方法
CN107037284A (zh) 测量以半导体为衬底的石墨烯微区迁移率的方法
CN108563801A (zh) 一种提取FinFET寄生电阻模型的测试结构和方法
CN104022101B (zh) 晶体管重叠电容的测试结构及其测试方法
CN206774540U (zh) 自热效应检测结构
CN104658940A (zh) 一种鳍式场效晶体管电学特性的测量结构
CN102945843A (zh) 检测结构和电阻测量方法
TWI687697B (zh) 一種mos電晶體之接點電阻的計測方法
CN206349362U (zh) 接触电阻测试结构
Wu et al. A Novel Fast-Turn-Around Ladder TLM Methodology with Parasitic Metal Resistance Elimination, and 2× 10− 10 Ω-cm 2 Resolution: Theoretical Design and Experimental Demonstration
CN206258520U (zh) 一种接触电阻测试结构
CN103887194A (zh) 并行测试器件
RU2550756C1 (ru) Трехколлекторный биполярный магнитотранзистор с ортогональными потоками носителей заряда
CN109119350A (zh) 半导体结构及其形成方法、测量电阻的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160511

Termination date: 20161025

CF01 Termination of patent right due to non-payment of annual fee