CN104218027B - 半导体测试结构及其测试方法 - Google Patents
半导体测试结构及其测试方法 Download PDFInfo
- Publication number
- CN104218027B CN104218027B CN201310224076.8A CN201310224076A CN104218027B CN 104218027 B CN104218027 B CN 104218027B CN 201310224076 A CN201310224076 A CN 201310224076A CN 104218027 B CN104218027 B CN 104218027B
- Authority
- CN
- China
- Prior art keywords
- grid
- test
- fin
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种半导体测试结构及其测试方法,其特征在于,所述测试结构包括:第一测试结构,所述第一测试结构包括:第一鳍部、横跨所述第一鳍部的第一栅极结构、位于所述第一栅极结构两侧的第一鳍部内的第一源/漏极、分别连接所述第一栅极结构和第一源/漏极的第一测试端;第二测试结构,所述第二测试结构包括:第二鳍部、横跨所述第二鳍部的若干平行分布的第二栅极结构、位于所述第二栅极结构两侧的第二鳍部内的第二源/漏极、分别连接所述第二栅极结构和第二源/漏极的第二测试端。所述半导体测试结构及其测试方法,可以降低半导体测试结构占用的芯片面积。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体测试结构及其测试方法。
背景技术
随着集成电路的集成度的提高,电路中器件之间的距离也越来越小,相邻器件之间的影响越来越大。
现有技术在形成鳍式场效应晶体管的过程中会引入很多应力源,例如嵌入式源漏、应力层等,给鳍式场效应晶体管的沟道区域施加应力,从而提高鳍式场效应晶体管的沟道区域内载流子的迁移率。但是随着相邻器件之间的距离越来越小,相邻器件之间的影响越来越显著,尤其是在工艺中引入的相邻器件的应力源对器件的电性参数的影响越来越大,造成应力邻近效应。而其中,鳍式场效应晶体管(FinFet)作为三维结构的半导体器件,应力的邻近效应对FinFet的性能影响更加严重。需要通过测试结构对不同结构的器件进行应力邻近效应的检测,由此提高集成电路设计的准确性和可靠性。现有技术一般通过对器件的与应力相关的电性参数进行检测,来获取应力邻近效应对器件性能的影响。
现有技术中,往往需要根据实际电路结构中被测器件所处的不同位置,分别设计不同的测试结构,需要占用较多的芯片面积。
发明内容
本发明解决的问题是提供一种半导体测试结构及其测试方法,可以减少半导体测试结构的面积。
为解决上述问题,本发明的技术方案提供一种半导体测试结构,包括:第一测试结构,所述第一测试结构包括:第一鳍部、横跨所述第一鳍部的第一栅极结构、位于所述第一栅极结构两侧的第一鳍部内的第一源/漏极、分别连接所述第一栅极结构和第一源/漏极的第一测试端;第二测试结构,所述第二测试结构包括:第二鳍部、横跨所述第二鳍部的若干平行分布的第二栅极结构、位于所述第二栅极结构两侧的第二鳍部内的第二源/漏极、分别连接所述第二栅极结构和第二源/漏极的第二测试端。
可选的,所述第二栅极结构的数量为两个以上。
可选的,所述第一栅极和第二栅极结构采用相同的工艺形成,具有相同的尺寸;所述第一鳍部和第二鳍部具有相同的宽度和高度。
可选的,还包括:第三测试结构,所述第三测试结构包括:若干平行分布的第三鳍部、横跨所有第三鳍部的若干平行分布的第三栅极结构、位于所述第三栅极结构两侧的第三鳍部内的第三源/漏极、分别连接所述第三栅极结构和第三源/漏极的第三测试端。
可选的,所述若干第三鳍部采用相同的工艺同时形成,并且具有相同的尺寸。
可选的,所述若干第三栅极结构采用相同的工艺,并且具有相同的尺寸。
可选的,所述第三栅极结构的数量与第二栅极结构的数量相同。
可选的,所述第三鳍部与第二鳍部的形成工艺和尺寸相同。
为解决上述问题,本发明的技术方案还提供一种上述半导体测试结构的测试方法。所述半导体测试结构的测试方法包括:提供上述半导体测试结构,测试所述第一测试结构中鳍式场效应晶体管的第一电性参数的数值,其中,所述第一电性参数与所述鳍式场效应管受到的相邻器件的应力对应;选择第二测试结构中的一个第二栅极结构作为第一测试栅极,其余第二栅极结构作为伪栅极,测试并获得该测试栅极对应的第二鳍式场效应晶体管的第二电性参数的数值,所述第二电性参数与第一电性参数为相同的电性参数;比较所述第一电性参数的数值和第二电性参数的数值,获得鳍式场效应晶体管相邻的伪栅极数量对于第二电性参数的数值的影响。
可选的,所述第一电性参数包括:饱和电流或工作频率。
可选的,还包括:选择第二测试结构中与第一测试栅极不同位置处的第二栅极结构作为测试栅极,其余第二栅极结构作为伪栅极,分别测试所述第二测试栅极对应的不同鳍式场效应晶体管的第二电性参数的数值;比较所述不同鳍式场效应晶体管的第二电性参数的数值,获得被测鳍式场效应晶体管的第二电性参数的数值随被测鳍式场效应晶体管相邻的伪栅极数量的关系。
可选的,还包括:选择第三测试结构中不同位置处的第三栅极结构作为测试栅极,分别测试并获得所述不同位置处的第三栅极结构所对应的不同鳍式场效应晶体管的多个第三电性参数数值;比较不同鳍式场效应晶体管的第三电性参数数值,获得鳍式场效应晶体管的第三电性参数随鳍式场效应晶体管相邻的伪栅极数量变化的数值;比较第二测试结构中的鳍式场效应晶体管的第二电性参数数值和第三测试结构中鳍式场效应晶体管的第三电性参数数值,获得鳍式场效应晶体管的电性参数数值与相邻的第三鳍部数量的关系。
可选的,对被测鳍式场效应晶体管的形成工艺和特征尺寸进行调整,消除与所述鳍式场效应晶体管相邻的伪栅极的数量对于第二电性参数的影响。
可选的,对被测鳍式场效应晶体管的形成工艺和特征尺寸进行调整消除与所述鳍式场效应晶体管相邻的伪栅极的数量以及第三鳍部数量对于第三电性参数数值的影响。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案,通过测试并获取第二测试结构中,不同位置处的第二栅极结构对应的鳍式场效应晶体管的第二电性参数的数值,与第一测试结构中鳍式场效应晶体管的第一电性参数的数值作比较,可以获得鳍式场效应晶体管两侧的伪栅极数量对于第二电性参数的数值的影响。所述第二测试结构中具有多个第二栅极结构,通过同一第二测试结构,可以测试任一位置处的第二栅极结构对应的鳍式场效应晶体管的第二电性参数。不需要分别设计测试结构,可以节约测试结构占用的芯片面积。
所述测试获得的第一电性参数和第二电性参数的数值对应于被测鳍式场效应晶体管受到的应力数值,可以是饱和电流或工作频率。通过测试和比较所述第一电性参数和第二电性参数的数值,可以检测并监测所述被测鳍试场效应晶体管受到的应力的变化。
附图说明
图1至图3是本发明的实施例中半导体测试结构的示意图;
图4至图9是本发明的实施例中半导体测试结构的测试方法的示意图;
图10是本发明的另一实施例中的第三测试结构的示意图。
具体实施方式
如背景技术中所述,相邻器件应力所产生的应力邻近效应对于鳍式场效应鳍式场效应晶体管的性能影响十分严重,需要对应力邻近效应进行检测才能有效避免应力邻近效应对集成电路的影响。
发明人发现,现有的测试结构通常是根据实际电路中的电路结构,在芯片的外围区域设计相对应的测试结构,然后通过对测试获取测试结构中器件的电性参数来获取实际电路中对应器件的电性参数性能,并且该测试不会对实际电路产生影响。在一般的集成电路中,通常会出现许多结构较为接近或者重复的单元,例如存储器单元等,对电路中的不同位置的器件分别设计测试结构,需要较大的工艺成本和占用较多的芯片面积。
本发明的技术方案提出一种测试结构及其测试方法,通过同一测试结构,测试获得该测试结构中不同位置处的鳍式场效应晶体管的电性参数,通过比较获取不同位置处的鳍式场效应晶体管所受到的应力作用变化。可以节约测试结构所占用的芯片面积。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本实施例中,所述半导体测试结构形成在芯片的外围区域,所述半导体测试结构包括第一测试结构、第二测试结构和第三测试结构:
请参考图1,为半导体测试结构中的第一测试结构的俯视图。所述第一测试结构包括:衬底(图中未示出),位于衬底表面的第一鳍部、横跨所述第一鳍部的第一栅极结构11、位于所述第一栅极结构11两侧的第一鳍部内的第一源/漏极12、分别连接所述第一栅极结构和第一源/漏极12的第一测试端(图中未示出)。
所述第一测试端通过插塞与所述第一栅极结构11和第一源/漏极12连接,后续测试过程中,测试探针连接所述第一测试端进行测试。
所述第一测试结构为一个单独的鳍式场效应鳍式场效应晶体管。
请参考图2,为半导体测试结构中的第二测试结构的俯视图。所述第二测试结构包括:
位于衬底表面的第二鳍部、横跨所述第二鳍部的若干平行分布的第二栅极结构21、位于所述第二栅极结构21两侧的第二鳍部内的第二源/漏极22、分别连接所述第二栅极结构21和第二源/漏极22的第二测试端(图中未示出)。所述第二测试端通过插塞与所述第二栅极结构21和第二源/漏极22连接,后续测试过程中,测试探针连接所述第二测试端进行测试。
所述第二栅极结构21的数量为两个以上,与第一测试结构相比,所述鳍部上形成有多个栅极结构,分别对应多个鳍式场效应晶体管。与第一测试结构不同,所述第二鳍部上的多个鳍式场效应晶体管两侧具有其他鳍式场效应晶体管,会受到应力邻近效应的影响,电性参数会发生变化,不同位置处的鳍式场效应晶体管受到的应力邻近效应的影响不相同。
所述第一测试结构和第二测试结构采用相同的工艺形成,具有相同的尺寸,并且所述第一鳍部和第二鳍部具有相同的高度和宽度、第一栅极结构和第二栅极结构、第一源/漏极和第二源/漏极采用相同的特征尺寸和制作工艺,以便任一第二栅极结构及其两侧对应的第二源/漏极形成的单个鳍式场效应鳍式场效应晶体管与第一测试结构中的鳍式场效应鳍式场效应晶体管具有相同的尺寸和形成工艺。
本实施例中,在所述第二鳍部上形成有5个第二栅极结构21。并且相邻的鳍式场效应晶体管之间共享第二源/漏极22。在本发明的其他实施例中,相邻第二栅极结构各自对应的第二源/漏极22之间还可以具有隔离结构,例如浅沟槽隔离结构等。
请参考图3,为半导体测试结构中的第三测试结构的俯视图。
所述第三测试结构包括:位于衬底表面两个以上的若干平行分布的第三鳍部、横跨所有第三鳍部的若干平行分布的第三栅极结构31、位于所述第三栅极结构31两侧的第三鳍部内的第三源/漏极32、分别连接所述第三栅极结构31和第三源/漏极32的第三测试端(图中未示出)。本实施例中,所述第三鳍部的数量为7个,所述第三栅极结构31的数量与第二测试结构中的第二栅极结构21(请参考图2)的数量相同,为5个。
所述第三栅极结构31横跨多个第三鳍部,具有较大的沟道宽度。相邻第三鳍部之间填充有隔离介质层,所述第三鳍部和隔离介质层都是应力源,互相影响。在本发明的其他实施例中,所述第三鳍部的数量和第三栅极结构的数量,可以根据实际电路中的电路结构而设计。
所述第三测试结构和第二测试结构同时形成,并且所述第三鳍部和第二鳍部、第三栅极结构和第二栅极结构、第三源/漏极和第二源/漏极采用相同的特征尺寸和制作工艺。
本实施例还提供了一种上述半导体测试结构的测试方法。
请参考图1,测试获得所述第一测试结构中第一栅极结构11极第一源/漏极12构成的鳍式场效应晶体管的第一电性参数的数值。
由于在实际较为复杂的电路结构中,无法直接测量鳍式场效应晶体管受到的相邻器件的应力大小。发明人发现,可以通过测量鳍式场效应晶体管的与应力相关的电性参数的变化来间接获得所述鳍式场效应晶体管在不同电路结构中受到的应力的数值的变化。
由于鳍式场效应晶体管的饱和电流公式Ids=(WμCox/2L)(Vgs-Vt)2,其中W/L为鳍式场效应晶体管的栅极结构的宽长比,μ为鳍式场效应晶体管的载流子迁移率,Cox为单位面积栅电容,Vgs为栅-源电压,Vt为鳍式场效应晶体管的阈值电压。
可见,鳍式场效应晶体管的饱和电流与载流子迁移率成正比。应力邻近效应将会改变鳍式场效应晶体管在不同结构的电路中沟道区域所受到的应力大小。而应力的大小和类型会影响到所述被测晶体管中沟道区域的载流子迁移率μ,从而直接影响到鳍式场效应晶体管的饱和电流值Ids。所以通过测试鳍式场效应晶体管的饱和电流值的变化,可以直观的得到鳍式场效应晶体管的载流子迁移率μ的变化,从而判断所述被测鳍式场效应晶体管沟道区域受到的应力数值的变化。对于N型晶体管,如果沟道区域受到压应力的作用,则所述N型晶体管的饱和电流数值和所述压应力的数值为负相关;而如果沟道区域受到拉应力的作用,则所述N型晶体管的饱和电流数值和所述压应力的数值为正相关;对于P型晶体管,则与N形晶体管正好相反。
本实施例中,测试获得的所述鳍式场效应晶体管的第一电性参数为鳍式场效应晶体管的饱和电流Ids1。在本发明的其他实施例中,还可以测量其他与载流子迁移率相关的其他电性参数,例如工作频率等,从而反映被测鳍式场效应晶体管周围的器件对被测鳍式场效应晶体管的应力邻近效应。
本实施例中,通过测试探针与所述第一测试结构的第一测试端连接,外加栅极和源漏电压,从而测试获得所述鳍式场效应晶体管的饱和电流Ids1。
所述第一测试结构中,鳍式场效应晶体管周围没有其他器件,所以所述第一鳍式场效应晶体管不受到其他器件的应力影响,所获得的饱和电流Ids1的数值为不受应力邻近效应影响的饱和电流值。
请参考图4,选择第二测试结构中的任意一个第二栅极结构21作为测试栅极,其余第二栅极结构作为伪栅极,测试获得该测试栅极对应的鳍式场效应晶体管的第二电性参数的数值。
本实施例中,首先选取位于中间位置的第二栅极结构作为第一测试栅极21a。
测试探针与连接所述第一测试栅极21a及其两侧的第二源/漏极22的第二测试端连接,测试所述第一测试栅极21a对应的鳍式场效应晶体管的第二电性参数。本实施例中,所述第二电性参数同样为所述第一测试栅极21a对应的鳍式场效应晶体管的饱和电流Ids2a。
由于所述第二测试结构的第二栅极结构21和第二源/漏22与第一测试结构中的第一栅极结构11和第一源/漏12(请参考图1),采用相同的尺寸和制作工艺,所以,所述第一测试栅极21a及其两侧对应的鳍式场效应晶体管与第一测试结构中的鳍式场效应晶体管的晶体管参数是相同的。
但是,由于所述第一测试栅极21a两侧还具有多个第二栅极结构21,及第二源/漏极22,所以所述第一测试栅极21a对应的鳍式场效应晶体管还受到两侧鳍式场效应晶体管的应力作用,所以,实际测得的电性参数还受到所述第一测试栅极21a两侧鳍式场效应晶体管的应力影响。所以,实际测得的饱和电流Ids2a的数值与测试第一测试结构的饱和电流Ids1的数值是有差异的。
比较所述饱和电流Ids2a和饱和电流Ids1,就可以得到鳍式场效应晶体管两侧的伪栅极数量对于所述鳍式场效应晶体管的饱和电流的影响数值。本实施例中,所述第一测试栅极21a两侧分别具有两个第二测试栅极21。在本发明的其他实施例中,可以根据实际电路结构,设计具有不同数量的第二栅极结构的第二测试结构。
请参考图5,选择第一测试栅极21a(请参考图4)右侧的第二栅极结构作为第二测试栅极21b。
对于同一个第二测试结构,仅仅改变测试探针的位置,使所述测试探针与连接所述第二测试栅极21b及其两侧的第二源/漏极22的第二测试端连接,测试所述第二测试结构21b对应的鳍式场效应晶体管的饱和电流Ids2b。
虽然所述第二测试栅极21b对应的鳍式场效应晶体管与第一测试栅极21a(请参考图3)特征尺寸和形成工艺都一样,但是由于所述第二测试栅极21b和第一测试栅极21a所处的位置和两侧器件结构不同,所以受到的应力影响效果也不相同。
与第一测试栅极21a(请参考图4)相比,所述第二测试栅极21b两侧的第二栅极结构21的数量发生变化。与第一测试栅极21a(请参考图4)相比,所述第二测试栅极21b一侧的第二栅极结构21的数量变为3个,而另一侧的第二栅极结构21的数量则减少为1个。与第一测试栅极21a(请参考图4)相比,所述第二测试栅极21b一侧增加的第二栅极结构21与所述第二测试栅极21b的距离较远,对所述第二测试栅极21b对应的鳍式场效应晶体管的应力影响较小。而所述第二测试栅极21b另一侧的只具有一个第二栅极结构21,所以对所述第二测试栅极21b的应力影响变化较大的是第二栅极结构21减少的那一侧鳍式场效应晶体管。所以测试所述第二测试栅极21b所获得的饱和电流Ids2b与第一测试栅极Ids2a的数值是有差异的。而引起这个差异的主要原因是第二测试栅极一侧的第二栅极21数量减少而引起应力的变化。
请参考图6,选择第二测试栅极21b(请参考图5)右侧的第二栅极结构作为第三测试栅极21c。
同样,所述第三测试栅极21c两侧的第二栅极结构21的数量发生变化。与第二测试栅极21b(请参考图5)相比,所述第三测试栅极21c一侧的第二栅极结构21的数量变为4个,而另一侧的第二栅极结构21的数量则减少为0个。与第二测试栅极21b(请参考图5)相比,所述第三测试栅极21c一侧增加的第二栅极结构21与所述第三测试栅极21c的距离较远,对所述第三测试栅极21c对应的鳍式场效应晶体管产生的应力较小。而所述第二测试栅极21c另一侧没有第二栅极结构21,所述第二测试栅极21c所对应的鳍式场效应晶体管的应力影响较大。
测试并获得所述第三测试栅极21c对应的鳍式场效应晶体管的电性参数,本实施例中,测量获得的电性参数为饱和电流Ids2c。
本实施例中,采用同一第二测试结构,分别选取不同位置处的第一测试栅极21a(请参考图4)、第二测试栅极21b(请参考图5)和第三测试栅极21c(请参考图6),分别获得所述对应第一测试栅极21a、第二测试栅极21b和第三测试栅极21c的三个鳍式场效应晶体管的饱和电流,分别对应为Ids2a、Ids2b、Ids2c。所述第一测试栅极21a、第二测试栅极21b和第三测试栅极21c所分别对应的鳍式场效应晶体管的特征尺寸和形成工艺均相同,但是由于所处的位置不同,导致所述第一测试栅极21a、第二测试栅极21b和第三测试栅极21c两侧分别具有不同数量的鳍式场效应晶体管,从而受到不同的应力影响。通过测试不同位置处的鳍式场效应晶体管的饱和电流,并且对所述不同位置处的鳍式场效应晶体管的饱和电流进行比较可以获得与被测鳍式场效应晶体管邻近的器件对被测鳍式场效应晶体管产生的应力邻近效应对饱和电流的影响。
饱和电流Ids2a、Ids2b、Ids2c之间的差异主要是由于鳍式场效应晶体管一侧的第二栅极结构减少而引起的。通过比较所述Ids2a、Ids2b、Ids2c之间的差异,可以获得鳍式场效应晶体管单侧的第二栅极结构变化对鳍式场效应晶体管的饱和电流产生的影响,所述饱和电流数值的变化反映出被测的鳍式场效应晶体管受到的应力的变化。而如果所述被测的鳍式场效应晶体管两侧晶体管数量都减少,则饱和电流的变化量为本实施例中饱和电流变化量的两倍。
通过同一个第二测试结构,可以获得被测鳍式场效应晶体管两侧的位于同一鳍部上的晶体管数量发生变化产生的应力邻近效应对晶体管电性参数的影响。不需要针对不同位置的鳍式场效应晶体管设计不同的测试结构,从而可以减小测试结构占用的芯片面积。
在实际电路中,鳍式场效应晶体管受到的应力作用不仅会来自沿鳍部方向的其他鳍式场效应晶体管的影响,还能受到与所述鳍式场效应晶体管鳍部平行的其他鳍部的影响。所以本实施例中,所述半导体测试结构还具有第三测试结构。
请参考图7至图9,选择所述第三测试结构中不同位置处的第三栅极结构31分别作为第四测试栅极31a(请参考图7)、第五测试栅极32b(请参考图8)、和第六测试栅极32c(请参考图9),分别测试并获得所述第四测试栅极31a、第五测试栅极32b、和第六测试栅极32c所对应的鳍式场效应晶体管的第三电性参数。
任一第三栅极结构31,以及所述第三栅极结构31两侧的位于相同第三鳍部上的第三源极/漏极32对应一个晶体管,不同第三鳍部分别对应不同的晶体管。
本实施例中,所述第三电性参数为饱和电流,分别获得所述第四测试栅极31a、第五测试栅极32b、和第六测试栅极32c对应的同一个第三鳍部上的鳍式场效应晶体管的饱和电流Ids3a、Ids3b、Ids3c。
所述饱和电流Ids3a、Ids3b、Ids3c受到被测的鳍式场效应晶体管周围的第三栅极结构31、第三源/漏极32以及其他第三鳍部的应力影响。比较所述第四测试栅极31a、第五测试栅极32b、和第六测试栅极32c对应的鳍式场效应晶体管的饱和电流Ids3a、Ids3b、Ids3c可以测试在鳍部数量相同的情况下,被测的鳍式场效应晶体管一侧的其他鳍式场效应晶体管数量发生变化而产生的应力变化。
将本实施例之前描述的第二测试结构中的第一测试栅极21a、第二测试栅极21b和第三测试栅极21c对应的鳍式场效应晶体管的饱和电流Ids2a、Ids2b、Ids2c与第三测试结构获得的相应位置的鳍式场效应晶体管的饱和电流Ids3a、Ids3b、Ids3c进行比较,可以获得在所述鳍式场效应晶体管单侧的其他晶体管数量相同的情况下,被测鳍式场效应晶体管周围鳍部数量发生变化而产生的应力变化。
在本发明的其他实施例中,也可以采用所述第三测试结构,对于同一测试栅极,连接不同鳍部上的源/漏极,获取不同鳍部上的晶体管的饱和电流值,通过比较所述同鳍部上的晶体管的饱和电流值,获得被测鳍式场效应晶体管周围鳍部数量发生变化而产生的应力变化。
通过测试位于不同位置处的栅极所对应的位于不同鳍部上的晶体管的电性参数,可以测试不同位置处的晶体管受到的应力作用。
并且,本实施例中,通过同一测试结构测量不同位置处的鳍式场效应晶体管的电性参数值,只需要改变测试探针的位置,而不需要改变连接源/漏极和栅极结构的测试端,可以避免现有技术中通过设计不同的测试结构而引入工艺上的差异性,从而导致测试结果产生较大的误差。
本实施例中,后续还可以根据第二测试结构的结果对第二测试结构中的被测鳍式场效应晶体管的形成工艺和特征尺寸进行调整,消除与所述鳍式场效应晶体管相邻的伪栅极的数量对于第二电性参数的影响;根据第三测试结构的结果,对第三测试结构中被测鳍式场效应晶体管的形成工艺和特征尺寸进行调整消除与所述鳍式场效应晶体管相邻的伪栅极的数量以及第三鳍部数量对于第三电性参数数值的影响。
在本发明的其他实施例中,可以根据实际电路结构,设计相应的第三测试结构。
请参考图10,本发明的另一实施例中,所述第三测试结构的示意图。
所述第三测试结构具有13个并列排布的第三鳍部42和横跨所述第三鳍部的并列排布的5个第三栅极结构41以及位于所述第三测试结构41两侧的源/漏极42,构成阵列结构。
任一第三栅极结构41,以及所述第三栅极结构41两侧的位于不同鳍部上的第三源极/漏极42,分别可以构成不同的晶体管,通过测试位于不同位置处的栅极所对应的位于不同鳍部上的晶体管,可以测试所述被测晶体管的单侧第三栅极结构数量、第三鳍部数量发生变化而产生的应力变化。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种半导体测试结构,其特征在于,包括:
第一测试结构,所述第一测试结构包括:第一鳍部、横跨所述第一鳍部的第一栅极结构、位于所述第一栅极结构两侧的第一鳍部内的第一源/漏极、分别连接所述第一栅极结构和第一源/漏极的第一测试端;
第二测试结构,所述第二测试结构包括:第二鳍部、横跨所述第二鳍部的若干平行分布的第二栅极结构、位于所述第二栅极结构两侧的第二鳍部内的第二源/漏极、分别连接所述第二栅极结构和第二源/漏极的第二测试端。
2.根据权利要求1所述的半导体测试结构,其特征在于,所述第二栅极结构的数量为两个以上。
3.根据权利要求1所述的半导体测试结构,其特征在于,所述第一栅极和第二栅极结构采用相同的工艺形成,具有相同的尺寸;所述第一鳍部和第二鳍部具有相同的宽度和高度。
4.根据权利要求1所述的半导体测试结构,其特征在于,还包括:第三测试结构,所述第三测试结构包括:若干平行分布的第三鳍部、横跨所有第三鳍部的若干平行分布的第三栅极结构、位于所述第三栅极结构两侧的第三鳍部内的第三源/漏极、分别连接所述第三栅极结构和第三源/漏极的第三测试端。
5.根据权利要求4所述的半导体测试结构,其特征在于,所述若干第三鳍部采用相同的工艺同时形成,并且具有相同的尺寸。
6.根据权利要求4所述的半导体测试结构,其特征在于,所述若干第三栅极结构采用相同的工艺,并且具有相同的尺寸。
7.根据权利要求4所述的半导体测试结构,其特征在于,所述第三栅极结构的数量与第二栅极结构的数量相同。
8.根据权利要求4所述的半导体测试结构,其特征在于,所述第三鳍部与第二鳍部的形成工艺和尺寸相同。
9.一种半导体测试结构的测试方法,其特征在于,包括:
提供权利要求1至权利要求8任一项中所述的半导体测试结构;
测试所述第一测试结构中鳍式场效应晶体管的第一电性参数的数值,其中,所述第一电性参数与所述鳍式场效应管受到的相邻器件的应力对应;
选择第二测试结构中的一个第二栅极结构作为第一测试栅极,其余第二栅极结构作为伪栅极,测试并获得该测试栅极对应的第二鳍式场效应晶体管的第二电性参数的数值,所述第二电性参数与第一电性参数为相同的电性参数;
比较所述第一电性参数的数值和第二电性参数的数值,获得鳍式场效应晶体管相邻的伪栅极数量对于第二电性参数的数值的影响。
10.根据权利要求9所述的半导体测试结构的测试方法,其特征在于,所述第一电性参数包括:饱和电流或工作频率。
11.根据权利要求9所述的半导体测试结构的测试方法,其特征在于,还包括:
选择第二测试结构中与第一测试栅极不同位置处的第二栅极结构作为测试栅极,其余第二栅极结构作为伪栅极,分别测试所述第二测试栅极对应的不同鳍式场效应晶体管的第二电性参数的数值;
比较所述不同鳍式场效应晶体管的第二电性参数的数值,获得被测鳍式场效应晶体管的第二电性参数的数值与被测鳍式场效应晶体管相邻的伪栅极数量的关系。
12.根据权利要求9所述的半导体测试结构的测试方法,其特征在于,还包括:
选择第三测试结构中不同位置处的第三栅极结构作为测试栅极,分别测试并获得所述不同位置处的第三栅极结构所对应的不同鳍式场效应晶体管的多个第三电性参数数值;
比较不同鳍式场效应晶体管的第三电性参数数值,获得鳍式场效应晶体管的第三电性参数随鳍式场效应晶体管相邻的伪栅极数量变化的数值;
比较第二测试结构中的鳍式场效应晶体管的第二电性参数数值和第三测试结构中鳍式场效应晶体管的第三电性参数数值,获得鳍式场效应晶体管的电性参数数值与相邻的第三鳍部数量的关系。
13.根据权利要求11所述的半导体测试结构的测试方法,其特征在于,对被测鳍式场效应晶体管的形成工艺和特征尺寸进行调整,消除与所述鳍式场效应晶体管相邻的伪栅极的数量对于第二电性参数的影响。
14.根据权利要求12所述的半导体测试结构的测试方法,其特征在于,对被测鳍式场效应晶体管的形成工艺和特征尺寸进行调整消除与所述鳍式场效应晶体管相邻的伪栅极的数量以及第三鳍部数量对于第三电性参数数值的影响。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310224076.8A CN104218027B (zh) | 2013-06-05 | 2013-06-05 | 半导体测试结构及其测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310224076.8A CN104218027B (zh) | 2013-06-05 | 2013-06-05 | 半导体测试结构及其测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104218027A CN104218027A (zh) | 2014-12-17 |
CN104218027B true CN104218027B (zh) | 2017-02-22 |
Family
ID=52099374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310224076.8A Active CN104218027B (zh) | 2013-06-05 | 2013-06-05 | 半导体测试结构及其测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104218027B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106486362B (zh) * | 2015-08-28 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其形成方法、测试方法 |
CN106558507B (zh) * | 2015-09-23 | 2019-04-26 | 中芯国际集成电路制造(北京)有限公司 | 测试结构及其形成方法、测试方法 |
CN106560909B (zh) * | 2015-09-30 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其形成方法、测试方法 |
CN107290594B (zh) * | 2016-04-05 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其测试方法 |
CN106024668A (zh) * | 2016-07-29 | 2016-10-12 | 王汉清 | 一种集成电路测试结构及其测试方法 |
US11237205B2 (en) * | 2020-05-06 | 2022-02-01 | Nanya Technology Corporation | Test array structure, wafer structure and wafer testing method |
CN112507491B (zh) * | 2020-12-14 | 2022-12-30 | 泉芯集成电路制造(济南)有限公司 | 一种鳍式场效应晶体管中参数化单元及其实现方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4638341A (en) * | 1984-09-06 | 1987-01-20 | Honeywell Inc. | Gated transmission line model structure for characterization of field-effect transistors |
CN1355417A (zh) * | 2000-11-27 | 2002-06-26 | 联华电子股份有限公司 | 以c-v法测量等效栅极沟道长度的方法 |
CN102445835A (zh) * | 2011-10-12 | 2012-05-09 | 上海华力微电子有限公司 | 一种sram源漏极尺寸的光学临近修正建模方法 |
-
2013
- 2013-06-05 CN CN201310224076.8A patent/CN104218027B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4638341A (en) * | 1984-09-06 | 1987-01-20 | Honeywell Inc. | Gated transmission line model structure for characterization of field-effect transistors |
CN1355417A (zh) * | 2000-11-27 | 2002-06-26 | 联华电子股份有限公司 | 以c-v法测量等效栅极沟道长度的方法 |
CN102445835A (zh) * | 2011-10-12 | 2012-05-09 | 上海华力微电子有限公司 | 一种sram源漏极尺寸的光学临近修正建模方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104218027A (zh) | 2014-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104218027B (zh) | 半导体测试结构及其测试方法 | |
US7355201B2 (en) | Test structure for measuring electrical and dimensional characteristics | |
CN104465614B (zh) | 测试结构和对应的测试方法 | |
US9082739B2 (en) | Semiconductor device having test structure | |
US9767248B2 (en) | Semiconductor having cross coupled structure and layout verification method thereof | |
CN103094253B (zh) | 一种栅极氧化层测试结构 | |
US20130147510A1 (en) | Monitoring testkey used in semiconductor fabrication | |
CN104201171A (zh) | 一种检测缺陷残留的测试结构 | |
CN103575998A (zh) | 一种无结晶体管的电阻测试方法 | |
CN103941171B (zh) | 半导体测试结构及测试方法 | |
US9930325B2 (en) | Minimum-spacing circuit design and layout for PICA | |
CN102479768B (zh) | 半导体器件 | |
CN206040637U (zh) | 3d双栅极goi测试结构 | |
CN104584218B (zh) | 具有由沟槽隔离限定的jfet宽度的半导体器件 | |
CN108257941A (zh) | 半导体器件的测试结构和测试方法 | |
CN106601645B (zh) | 一种测试结构及其布设方法 | |
KR20190122348A (ko) | 테스트 구조물을 포함하는 반도체 장치 | |
CN103426866B (zh) | 围栏间隔的设计规则测试电路 | |
CN107046020A (zh) | 一种测试结构及其布设方法 | |
CN103887194A (zh) | 并行测试器件 | |
CN104425605B (zh) | 检测结构及其形成方法、检测方法 | |
CN104183574B (zh) | 半导体测试结构及测试方法 | |
CN204088304U (zh) | 半导体测试结构 | |
CN103872018B (zh) | 一种mos晶体管阵列栅氧化层完整性测试结构 | |
CN203800036U (zh) | 一种源漏极漏电流测试结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |