CN106558507B - 测试结构及其形成方法、测试方法 - Google Patents

测试结构及其形成方法、测试方法 Download PDF

Info

Publication number
CN106558507B
CN106558507B CN201510612745.8A CN201510612745A CN106558507B CN 106558507 B CN106558507 B CN 106558507B CN 201510612745 A CN201510612745 A CN 201510612745A CN 106558507 B CN106558507 B CN 106558507B
Authority
CN
China
Prior art keywords
fin
grid
area
measured
external zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510612745.8A
Other languages
English (en)
Other versions
CN106558507A (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510612745.8A priority Critical patent/CN106558507B/zh
Priority to US15/238,616 priority patent/US10078108B2/en
Priority to EP16190130.1A priority patent/EP3147939B1/en
Publication of CN106558507A publication Critical patent/CN106558507A/zh
Application granted granted Critical
Publication of CN106558507B publication Critical patent/CN106558507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一种测试结构及其形成方法、测试方法，测试结构包括：衬底，衬底包括待测区和外围区，待测区和外围区的衬底表面分别具有鳍部，待测区和外围区的若干鳍部相互平行，待测区至少一条鳍部的两端延伸至外围区内；位于衬底表面的隔离层；横跨待测区内鳍部的第一栅极结构；横跨外围区内鳍部的若干第二栅极结构，若干第二栅极结构平行，第二栅极结构与第一栅极结构平行；位于鳍部内的源漏区，相邻第二栅极结构之间的鳍部内、或相邻第一栅极结构和第二栅极结构之间的鳍部内具有一个源漏区；位于外围区的若干第二导电结构，第二导电结构位于至少两条鳍部内的源漏区表面。测试结构能够对衬底自发热进行检测及监控。

Description

测试结构及其形成方法、测试方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种测试结构及其形成方法、测试方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，随着半导体器件的尺寸不断缩小，鳍部之间的距离渐小，导致鳍部之间的散热能力变差，而鳍部内的热量积聚容易引起鳍式场效应晶体管的性能变差。因此，获知鳍部内的热量与鳍式场效应晶体管性能之间关系成了判断可靠性的关键因素之一。
发明内容
本发明解决的问题是提供一种测试结构及其形成方法、测试方法，所述测试结构能够对衬底自发热进行检测及监控。
为解决上述问题，本发明提供一种测试结构，包括：衬底，所述衬底包括待测区和包围所述待测区的外围区，所述待测区和外围区的衬底表面分别具有至少一条鳍部，所述待测区和外围区的若干鳍部相互平行，所述待测区至少一条鳍部的两端延伸至所述外围区内；位于所述衬底表面的隔离层，所述隔离层覆盖所述鳍部的部分侧壁表面；横跨待测区内鳍部的第一栅极结构，所述第一栅极结构位于待测区鳍部的部分侧壁和顶部表面；横跨外围区内鳍部的若干第二栅极结构，所述第二栅极结构位于外围区鳍部的部分侧壁和顶部表面，若干所述第二栅极结构平行，所述第二栅极结构与第一栅极结构平行；位于鳍部内的源漏区，相邻第二栅极结构之间的鳍部内、或相邻第一栅极结构和第二栅极结构之间的鳍部内具有一个源漏区；位于外围区的若干第二导电结构，所述第二导电结构位于相邻第二栅极结构之间，所述第二导电结构横跨至少两条鳍部，且所述第二导电结构位于至少两条鳍部内的源漏区表面。
可选的，在所述待测区内，所述第一栅极结构的数量大于或等于1个，且每个第一栅极结构横跨一条或若干条平行排列的鳍部。
可选的，当所述待测区内的第一栅极结构数量大于1时，若干第一栅极结构平行排列。
可选的，所述第二栅极结构横跨一条或若干条平行排列的鳍部。
可选的，至少一个第二栅极结构和第一栅极结构位于同一鳍部表面。
可选的，还包括：位于待测区的第一导电结构，所述第一导电结构位于相邻的第一栅极结构和第二栅极结构之间，所述第一导电结构横跨至少两条鳍部，且所述第一导电结构位于至少两条鳍部内的源漏区表面。
可选的，所述源漏区包括位于鳍部内的应力层，所述应力层内具有掺杂离子。
可选的，所述应力层的材料为硅或硅锗，所述掺杂离子为P型离子。
可选的，所述应力层的材料为硅或碳化硅，所述掺杂离子为N型离子。
可选的，还包括：位于部分第一栅极结构和部分第二栅极结构顶部的第三导电结构。
可选的，还包括：位于隔离层、鳍部、第一栅极结构和第二栅极结构表面的介质层；所述第二导电结构位于所述介质层内、且贯穿所述介质层。
可选的，所述第二导电结构还位于部分鳍部的侧壁表面和部分隔离层表面。
可选的，至少一条鳍部表面的一个第二栅极结构两侧的源漏区表面均具有第二导电结构。
可选的，所述第一栅极结构和第二栅极结构包括：位于鳍部部分侧壁和顶部表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅极层和栅介质层侧壁表面的侧墙。
可选的，所述栅介质层的材料为高k介质材料；所述栅极层的材料为金属和金属化合物中的一种或多种组合。
相应的，本发明还提供一种上述的测试结构的形成方法，包括：提供衬底，所述衬底包括待测区和包围所述待测区的外围区，所述待测区和外围区的衬底表面分别具有至少一条鳍部，所述待测区和外围区的若干鳍部相互平行，所述待测区至少一条鳍部的两端延伸至所述外围区内，所述衬底表面还具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁表面；形成横跨待测区内鳍部的第一栅极结构，所述第一栅极结构位于待测区鳍部的部分侧壁和顶部表面；形成横跨外围区内鳍部的若干第二栅极结构，所述第二栅极结构位于外围区鳍部的部分侧壁和顶部表面，若干所述第二栅极结构平行，所述第二栅极结构与第一栅极结构平行；在所述鳍部内形成源漏区，相邻第二栅极结构之间的鳍部内、或相邻第一栅极结构和第二栅极结构之间的鳍部内具有一个源漏区；在外围区形成若干第二导电结构，所述第二导电结构位于相邻第二栅极结构之间，所述第二导电结构横跨至少两条鳍部，且所述第二导电结构位于至少两条鳍部内的源漏区表面。
可选的，所述第一栅极结构和第二栅极结构的形成步骤包括：形成横跨待测区内鳍部的第一伪栅极结构，所述第一伪栅极结构位于待测区鳍部的部分侧壁和顶部表面，所述第一伪栅极结构包括伪栅极层；形成横跨外围区内鳍部的若干第二伪栅极结构，所述第二伪栅极结构位于外围区鳍部的部分侧壁和顶部表面，若干所述第二伪栅极结构平行，所述第二伪栅极结构与第一伪栅极结构平行，所述第二伪栅极结构包括伪栅极层；在所述隔离层和鳍部表面、以及第一伪栅极结构和第二伪栅极结构的侧壁表面形成第一子介质层，所述第一子介质层暴露出所述伪栅极层的顶部表面；去除所述伪栅极层，在第一子介质层内形成栅极开口；在所述栅极开口的内壁表面形成栅介质层；在所述栅介质层表面形成填充满所述栅极开口的栅极层；平坦化所述栅介质层和栅极层直至暴露出所述第一子介质层表面为止，在待测区形成第一栅极结构，在外围区形成第二栅极结构。
可选的，所述第二导电结构的形成步骤包括：在所述第一栅极结构、第二栅极结构和第一子介质层表面形成第二子介质层；在相邻第二栅极结构之间的第二子介质层和第一子介质层内形成第二导电结构，所述第二导电结构位于源漏区表面。
相应的，本发明还提供一种测试方法，其特征在于，包括：提供上述的测试结构，所述第一栅极结构以及位于第一栅极结构两侧的一组源漏区构成一个第一晶体管，所述第二栅极结构以及位于第二栅极结构两侧的一组源漏区构成一个第二晶体管，所述待测区具有至少一个第一晶体管，所述外围区具有若干第二晶体管；开启第一晶体管和第二晶体管；在开启第一晶体管和第二晶体管之后，每间隔预设时间段之后，对若干第二晶体管进行一次温度测试，获取若干第二栅极结构底部的鳍部温度；在对若干第二晶体管进行若干次温度测试之后，获取外围区的鳍部温度随时间的变化关系信息。
可选的，所述温度测试的步骤包括：对若干第二晶体管的饱和电流和栅极电压进行检测，获取所述第二晶体管的漏极电流和栅极电压的关系曲线；获取所述漏极电流和栅极电压的关系曲线的斜率；通过所述斜率获取所述第二栅极结构底部的鳍部温度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的结构中，所述待测区至少一条鳍部两端延伸至外围区内，所述待测区内的鳍部表面具有第一栅极结构，而外围区的鳍部表面具有若干第二栅极结构；由于相邻第二栅极结构之间的鳍部内、或相邻第一栅极结构和第二栅极结构之间的鳍部内具有一个源漏区，因此，位于同一鳍部表面的第一栅极结构和若干第二栅极结构共用源漏区。当所述第一栅极结构底部的鳍部内沟道区开启时，待测区的鳍部开始发热；由于所述第一栅极结构和若干第二栅极结构共用源漏区，待测区鳍部的热量极易向外围区的鳍部传递。而且，由于所述外围区具有若干第二导电结构，而所述第二导电结构横跨至少两条鳍部、且位于至少两条鳍部内的源漏区表面，因此，所述第二导电结构将至少两条相邻鳍部内的源漏区实现电连接；从而能够将从待测区鳍部内传递至外围区鳍部的热量通过所述第二导电结构进一步传递至外围区的若干平行排列的鳍部内。从而，使得待测区鳍部内所产生的热量能够传递至整个外围区鳍部内，在每隔一段预设时间对所述外围区第二栅极结构底部的鳍部进行温度测试，即获取若干第二栅极结构底部的鳍部温度，并进一步能够获取外围区的鳍部温度随时间的变化关系信息，例如绘制外围区的鳍部温度等温线随时间的变化趋势。因此，通过所述测试结构，能够获知待测区的器件对于外围区不同位置的温度影响，从而能够对器件的制程、结构和电性能做出调整。
进一步，至少一个第二栅极结构和第一栅极结构位于同一鳍部表面，即至少一个第二栅极结构与第一栅极结构位于同一鳍部表面、且与第一栅极结构共用一个源漏区。由此通过热载流子注入效应，能够将待测区的鳍部内的热量通过所共用的源漏区传递至外围区的鳍部内，从而能够获得外围区的若干鳍部的温度随时间的变化趋势。
在本发明的形成方法中，所述待测区至少一条鳍部两端延伸至外围区内，在所述待测区内的鳍部表面形成第一栅极结构，在外围区的鳍部表面形成若干第二栅极结构。通过在相邻第二栅极结构之间的鳍部内、或相邻第一栅极结构和第二栅极结构之间的鳍部内形成一个源漏区，使得位于同一鳍部表面的第一栅极结构和若干第二栅极结构共用源漏区。由于所述第一栅极结构和若干第二栅极结构共用源漏区，待测区鳍部的热量极易向外围区的鳍部传递。而且，后续在所述外围区的源漏区表面形成若干第二导电结构，而所述第二导电结构横跨至少两条鳍部，因此，所述第二导电结构能够将外围区鳍部的热量通过进一步传递至外围区若干平行排列的鳍部内。从而，使得待测区鳍部内所产生的热量能够传递至整个外围区鳍部内。因此，通过所述测试结构，能够获知待测区的器件对于外围区不同位置的温度影响，从而能够对器件的制程、结构和电性能做出调整。
在本发明的测试方法中，由于待测区鳍部内所产生的热量能够传递至整个外围区鳍部内，在每隔一段预设时间即对所述外围区第二栅极结构底部的鳍部进行温度测试，能够获取若干第二栅极结构底部的鳍部温度，并进一步能够获取外围区的鳍部温度随时间的变化关系信息，例如能够绘制出外围区的鳍部温度等温线随时间的变化趋势。因此，通过所述测试方法，能够获知待测区的器件对于外围区不同位置的温度影响，从而能够对器件的制程、结构和电性能做出调整。
附图说明
图1是本发明实施例的一种鳍式场效应晶体管的俯视结构示意图；
图2是图1沿AA’方向的剖面结构示意图；
图3至图9是本发明实施例的测试结构的形成过程的结构示意图；
图10是本发明实施例的测试方法流程示意图。
具体实施方式
如背景技术所述，随着半导体器件的尺寸不断缩小，鳍部之间的距离渐小，导致鳍部容易积聚热量，引起鳍式场效应晶体管的性能变差。
经过研究发现，在晶体管工作时，由于衬底内的沟道区内产生电流，则所述沟道区相当于电阻，即所述沟道区开启时会产生热量；而且，所述沟道区发热会导致衬底发热。对于鳍式场效应晶体管来说，沟道区形成于鳍部内，则在沟道区开启时，会引起鳍部发热。
请参考图1和图2，图1是本发明实施例的一种鳍式场效应晶体管的俯视结构示意图，图2是图1沿AA’方向的剖面结构示意图，包括：衬底100；位于衬底100表面的鳍部101；位于衬底100表面的隔离层102，所述隔离层102覆盖所述鳍部101的部分侧壁表面，且所述隔离层102的表面低于所述鳍部101的顶部表面；横跨所述鳍部101的栅极结构103，所述栅极结构103覆盖所述鳍部101的部分侧壁和顶部表面、以及部分隔离层102表面；位于所述栅极结构103两侧鳍部101内的源区和漏区104。
其中，若干鳍部101沿X方向平行排列，且所述栅极结构103横跨若干鳍部101。当鳍式场效应晶体管工作时，所述源区和漏区104之间的沟道区开启，所述沟道区内产生电流并发生，继而引起鳍部101发热。
然而，随着半导体器件的特征尺寸缩小、器件密度提高，所述鳍部101的顶部沿X方向的尺寸缩小，且相邻鳍部101之间的距离缩小。由于所述鳍部101顶部沿X方向的尺寸为沟道区的宽度，所述沟道区宽度缩小会引起所述沟道区的电阻增大，使沟道区的发热更严重，使得所述鳍部101内自发热。而相邻鳍部101之间的距离缩小导致所述鳍部101内自发热的热量无法逸散，从而导致所述鳍部101的温度逐渐上升。而所述鳍部101温度升高将导致鳍式场效应晶体管的一系列电性能发生变化，例如饱和电流、亚阈值摆幅(Sub-thresholdSwing)，致使鳍式场效应晶体管的性能下降。因此，了解鳍部101的自发热与鳍式场效应晶体管的电性之间的关系成为调控并改善鳍式场效应晶体管的重要手段。
为了解决上述问题，本发明提供一种测试结构及其形成方法、测试方法。所述测试结构包括：衬底，所述衬底包括待测区和包围所述待测区的外围区，所述待测区和外围区的衬底表面分别具有至少一条鳍部，所述待测区和外围区的若干鳍部相互平行，所述待测区至少一条鳍部的两端延伸至所述外围区内；位于所述衬底表面的隔离层，所述隔离层覆盖所述鳍部的部分侧壁表面；横跨待测区内鳍部的第一栅极结构，所述第一栅极结构位于待测区鳍部的部分侧壁和顶部表面；横跨外围区内鳍部的若干第二栅极结构，所述第二栅极结构位于外围区鳍部的部分侧壁和顶部表面，若干所述第二栅极结构平行，所述第二栅极结构与第一栅极结构平行；位于鳍部内的源漏区，相邻第二栅极结构之间的鳍部内、或相邻第一栅极结构和第二栅极结构之间的鳍部内具有一个源漏区；位于外围区的若干第二导电结构，所述第二导电结构位于相邻第二栅极结构之间，所述第二导电结构横跨至少两条鳍部，且所述第二导电结构位于至少两条鳍部内的源漏区表面。
其中，所述待测区至少一条鳍部两端延伸至外围区内，所述待测区内的鳍部表面具有第一栅极结构，而外围区的鳍部表面具有若干第二栅极结构；由于相邻第二栅极结构之间的鳍部内、或相邻第一栅极结构和第二栅极结构之间的鳍部内具有一个源漏区，因此，位于同一鳍部表面的第一栅极结构和若干第二栅极结构共用源漏区。当所述第一栅极结构底部的鳍部内沟道区开启时，待测区的鳍部开始发热；由于所述第一栅极结构和若干第二栅极结构共用源漏区，待测区鳍部的热量极易向外围区的鳍部传递。而且，由于所述外围区具有若干第二导电结构，而所述第二导电结构横跨至少两条鳍部、且位于至少两条鳍部内的源漏区表面，因此，所述第二导电结构将至少两条相邻鳍部内的源漏区实现电连接；从而能够将从待测区鳍部内传递至外围区鳍部的热量通过所述第二导电结构进一步传递至外围区的若干平行排列的鳍部内。从而，使得待测区鳍部内所产生的热量能够传递至整个外围区鳍部内，在每隔一段预设时间对所述外围区第二栅极结构底部的鳍部进行温度测试，即获取若干第二栅极结构底部的鳍部温度，并进一步能够获取外围区的鳍部温度随时间的变化关系信息，例如绘制外围区的鳍部温度等温线随时间的变化趋势。因此，通过所述测试结构，能够获知待测区的器件对于外围区不同位置的温度影响，从而能够对器件的制程、结构和电性能做出调整。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图9是本发明实施例的测试结构的形成过程的结构示意图。
请参考图3和图4，图4是图3沿BB’方向的剖面结构示意图，提供衬底200，所述衬底200包括待测区210和包围所述待测区210的外围区220，所述待测区210和外围区220的衬底200表面分别具有至少一条鳍部201，所述待测区210和外围区220的若干鳍部201相互平行，所述待测区210至少一条鳍部201的两端延伸至所述外围区220内，所述衬底200表面还具有隔离层202，所述隔离层202覆盖所述鳍部201的部分侧壁表面。
所述待测区210用于形成待测鳍式场效应晶体管，所述待测鳍式场效应晶体管能够构成所需的半导体器件或电路结构。所述外围区220用于监控热量自待测区210的鳍部201向外围区220传递的情况，后续通过检测若干形成于外围区220的鳍式场效应晶体管的电流和电压关系，能够获得外围区220的若干鳍式场效应晶体管的沟道区温度，以此获取外围区220不同位置鳍部201的温度分布。
所述待测区210内的鳍部201数量大于或等于1；而且，当所述待测区201内鳍部201的数量大于1时，待测区210的若干鳍部201平行排列。在本实施例中，所述待测区201内具有4条平行排列的鳍部201。在其它实施例中，所述待测区内具有3条～6条平行排列的鳍部。
所述待测区210内的鳍部201两端延伸至外围区220内，后续能够在同一鳍部201表面形成位于待测区210的第一栅极结构、和位于外围区220的第二栅极结构。所述第一栅极结构用于构成待测区210的鳍式场效应晶体管，所述第二栅极结构用于构成外围区220的鳍式场效应晶体管，且所述第一栅极结构和第二栅极结构之间共用一个源漏区，因此，待测区210的鳍式场效应晶体管工作时，在待测区210的鳍部201内产生的热量容易传递至外围区220的鳍部201内，从而能够在外围区220监测到鳍部201内热量传递趋势和变化。
所述外围区220内的鳍部201数量大于或等于1，而且，所述外围区220内的部分鳍部201自待测区210内延伸而出。当外围区220内的鳍部201数量大于1时，外围区220的若干鳍部201相互平行，且外围区220内的鳍部201与待测区210内的鳍部201相互平行。在本实施例中，所述外围区220内的鳍部201包围待测区210内的鳍部，则由待测区210的鳍部201内向外围区220鳍部201传递的热量分布于所述待测区210周围，从而通过所形成的测试结构，能够全面获取待测区210周围的热量分布及传递情况。
在本实施例中，所述鳍部201顶部的宽度小于20纳米，例如14纳米；在所述待测区210和外围区220内，相邻鳍部201之间的距离为50纳米～60纳米。由于相邻鳍部201之间的距离较小，且所述鳍部201顶部的宽度尺寸较小，使得热量更易在鳍部201内积聚，而且鳍部201之间的更易发生热量传递。
在本实施例中，所述衬底200和鳍部201的形成步骤包括：提供半导体基底；刻蚀所述半导体基底，在所述半导体基底内形成若干沟槽，相邻沟槽之间的半导体基底形成鳍部201，位于鳍部201和沟槽底部的半导体基底形成衬底200。所述半导体衬底为单晶硅衬底、单晶锗衬底、硅锗衬底或碳化硅衬底，在本实施例中为单晶硅衬底。
在另一实施例中，所述鳍部201的形成步骤包括：采用外延工艺在衬底200表面形成鳍部层；刻蚀所述鳍部层，在所述鳍部层内形成若干沟槽，相邻沟槽之间的鳍部层形成鳍部201。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。所述鳍部层的材料为硅、锗、碳化硅或硅锗。
所述隔离层202用于隔离相邻的鳍部201。所述隔离层202的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)、超低K介质材料(介电常数小于2.5)中的一种或多种组合。本实施例中，所述隔离层202的材料为氧化硅。
所述隔离层202的形成步骤包括：在所述衬底200和鳍部201表面形成隔离膜；平坦化所述隔离膜直至暴露出所述鳍部201的顶部表面为止；在平坦化所述隔离膜之后，回刻蚀所述隔离膜，暴露出部分鳍部201的侧壁表面，形成隔离层202。
在形成所述隔离层202之前或之后，还包括：在所述待测区210和外围区220的鳍部201内形成阱区。所述阱区的形成工艺能够为离子注入工艺。当所述待测区210和外围区220用于形成P型鳍式场效应晶体管时，所述阱区内掺杂有N型离子；当所述待测区210和外围区220用于形成N型鳍式场效应晶体管时，所述阱区内掺杂有P型离子。
请参考图5和图6，图6是图5沿BB’方向的剖面结构示意图，形成横跨待测区210内鳍部201的第一栅极结构230，所述第一栅极结构230位于待测区210鳍部201的部分侧壁和顶部表面；形成横跨外围区220内鳍部201的若干第二栅极结构240，所述第二栅极结构240位于外围区220鳍部201的部分侧壁和顶部表面，若干所述第二栅极结构240平行，所述第二栅极结构240与第一栅极结构230平行；在所述鳍部201内形成源漏区203，相邻第二栅极结构240之间的鳍部201内、或相邻第一栅极结构230和第二栅极结构240之间的鳍部201内具有一个源漏区203。
需要说明的是，图5是忽略第一子介质层251和源漏区203的结构示意图。
所述第一栅极结构230的数量大于或等于1个，且每个第一栅极结构230横跨一条或若干条平行排列的鳍部201。在本实施例中，所述第一栅极结构230的数量为1个，且所述第一栅极结构230横跨待测区210的4条鳍部201。
在其它实施例中，所述待测区内的第一栅极结构数量大于1，则若干第一栅极结构平行排列。
所述第二栅极结构240横跨一条或若干条平行排列的鳍部201。在本实施例中，所述第二栅极结构240横跨若干外围区220的鳍部201。
由于所述待测区210的至少一条鳍部201延伸至外围区220，而且，至少一条自待测区210延伸至外围区220的鳍部201表面同时横跨有第一栅极结构230和第二栅极结构240，且与第一栅极结构230位于同一鳍部201表面的第二栅极结构240数量大于或等于1个。
由于相邻第一栅极结构230和第二栅极结构240之间的鳍部201内具有一个源漏区203，则位于同一鳍部201表面的第一栅极结构230和第二栅极结构240之间共用同一源漏区203作为晶体管的源区或漏区。由于位于同一鳍部201表面的第一栅极结构230和第二栅极结构240之间共用同一源漏区203，能够使待测区210的鳍部201内的热量通过共用的源漏区203传递至外围区220的鳍部201内。
在本实施例中，所述第一栅极结构230和第二栅极结构240为高k金属栅结构(High-K Metal Gate，简称HKMG)，因此，所述第一栅极结构230和第二栅极结构240采用后栅工艺(Gate Last)形成。
第一栅极结构230和第二栅极结构240的形成步骤包括：形成横跨待测区210内鳍部201的第一伪栅极结构，所述第一伪栅极结构位于待测区210鳍部201的部分侧壁和顶部表面，所述第一伪栅极结构包括伪栅极层；形成横跨外围区220内鳍部201的若干第二伪栅极结构，所述第二伪栅极结构位于外围区220鳍部201的部分侧壁和顶部表面，若干所述第二伪栅极结构平行，所述第二伪栅极结构与第一伪栅极结构平行，所述第二伪栅极结构包括伪栅极层；在所述隔离层202和鳍部201表面、以及第一伪栅极结构和第二伪栅极结构的侧壁表面形成第一子介质层251，所述第一子介质层251暴露出所述伪栅极层的顶部表面；去除所述伪栅极层，在第一子介质层251内形成栅极开口；在所述栅极开口的内壁表面形成栅介质层；在所述栅介质层表面形成填充满所述栅极开口的栅极层；平坦化所述栅介质层和栅极层直至暴露出所述第一子介质层251表面为止，在待测区210形成第一栅极结构230，在外围区220形成第二栅极结构240。
所述第一伪栅极结构为后续形成的第一栅极结构230占据空间位置；所述第二伪栅极结构为后续形成的第二栅极结构240占据空间位置。在本实施例中，所述第一伪栅极结构和第二伪栅极结构同时形成。在其它实施例中，所述第一伪栅极结构和第二伪栅极结构还能够先后形成。
所述伪栅极层的材料为多晶硅，所述伪栅极层用于为后续形成的栅介质层和栅极层占据空间位置。在本实施例中，所述第一伪栅极结构和第二伪栅极结构包括：位于伪栅极层侧壁表面的侧墙；所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的一种或多种组合。所述侧墙用于定义所述伪栅极层与源漏区203之间的相对位置和距离。
在一实施例中，所述伪栅极层和鳍部201之间还具有伪栅介质层；所述伪栅介质层的材料为氧化硅、形成工艺为氧化工艺；所述伪栅介质层用于在后续去除所述伪栅极层时，保护鳍部201暴露出的侧壁和顶部表面免受损伤。
在本实施例中，在形成第一伪栅极结构和第二伪栅极结构之后，形成第一子介质层251之前，还包括：在所述鳍部201内形成源漏区203，相邻第伪二栅极结构之间的鳍部201内、或相邻第一伪栅极结构和第二伪栅极结构之间的鳍部201内具有一个源漏区203。
由于相邻第伪二栅极结构之间的鳍部201内、或相邻第一伪栅极结构和第二伪栅极结构之间的鳍部201内具有一个源漏区203，因此位于同一鳍部201表面的若干第二栅极结构240之间、或第一栅极结构230和第二栅极结构240之间共用同一源漏区203，使得待测区210鳍部201内的热量能够通过若干共用的源漏区203向外围区220的鳍部201内传递。
在本实施例中，所述源漏区203包括位于鳍部201内的应力层，所述应力层内具有掺杂离子。在一实施例中，所形成的鳍式场效应晶体管为PMOS晶体管时，所述应力层的材料为硅锗，且所述掺杂离子为P型离子，所述应力层用于向鳍部201内的沟道区提供压应力。在另一实施例中，所形成的鳍式场效应晶体管为NMOS晶体管时，所述应力层的材料为碳化硅，且所述掺杂离子为N型离子，所述应力层用于向鳍部201内的沟道区提供拉应力。
而且，在同一鳍部201内，分别位于一个第一栅极结构230或第二栅极结构240两侧的源漏区203分别作为所述第一栅极结构230或第二栅极结构240两侧的源区和漏区。则相邻的第二栅极结构240之间、或第一栅极结构230和第二栅极结构240之间，共用源区或漏区。
在其它实施例中，所形成的鳍式场效应晶体管为PMOS晶体管或NMOS晶体管，所述应力层的材料还能够为单晶硅，所述应力层仅用于抬高所形成的源漏区203表面。
所述栅介质层的形成工艺能够为原子层沉积工艺，所述栅介质层的材料为高k介质材料；所述高k介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。所述栅极层的材料包括金属或金属化合物。所述栅极层的材料为金属和金属化合物中的一种或多种组合；所述栅极层的材料包括铜、钨、铝或银；所述栅极层的材料还能够包括钽、钛、氮化钽、氮化钛、钛铝合金中的一种或多种组合。
所述第一子介质层251用于保留所述第一伪栅极结构和第二伪栅极结构的形状和位置，以便后续以栅介质层和栅极层替代所述伪栅极层。
所述第一子介质层251的形成步骤包括：在所述隔离层202表面、鳍部201的侧壁和顶部表面、第一伪栅极结构和第二伪栅极结构表面形成介质膜；平坦化所述介质膜直至暴露出所述伪栅极层的顶部表面为止，形成所述第一子介质层251。
所述介质膜的形成步骤为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述第一子介质层251的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料(介电系数为大于或等于2.5、小于3.9，例如多孔氧化硅、或多孔氮化硅)或超低k介质材料(介电系数小于2.5，例如多孔SiCOH)。
在本实施例中，所述第一子介质层251的材料为氧化硅；所述介质膜的形成工艺为流体化学气相沉积(Flowable Chemical Vapor Deposition，简称FCVD)工艺、高密度等离子沉积(High Density Plasma，简称HDP)工艺、等离子体增强沉积工艺中的一种或多种。
请参考图7，在所述第一栅极结构230、第二栅极结构240和第一子介质层251表面形成第二子介质层252。
所述第一子介质层251和第二子介质层252构成介质层，后续形成的第二导电结构位于所述介质层内。
所述第二子介质层252的形成步骤为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述第二子介质层252的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料(介电系数为大于或等于2.5、小于3.9，例如多孔氧化硅、或多孔氮化硅)或超低k介质材料(介电系数小于2.5，例如多孔SiCOH)。
在本实施例中，所述第二子介质层252的材料为氧化硅；所述第二子介质层252的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；化学气相沉积工艺包括高密度等离子沉积(High Density Plasma，简称HDP)工艺或等离子体增强沉积工艺。
请参考图8和9，图9是图8沿BB’方向的剖面结构示意图，在外围区220形成若干第二导电结构262，所述第二导电结构262位于相邻第二栅极结构240之间，所述第二导电结构262横跨至少两条鳍部201，且所述第二导电结构262位于至少两条鳍部201内的源漏区203表面。
需要说明的是，图8是忽略第一子介质层251、第二子介质层252和源漏区203的结构示意图。
在本实施例中，在相邻第二栅极结构240之间的第二子介质层252和第一子介质层251内形成第二导电结构262，且所述第二导电结构262位于源漏区203表面；即所述第二导电结构262位于所述介质层内、且贯穿所述介质层。所述第二导电结构262能够对相邻第二栅极结构240之间的源漏区203施加偏压。
在本实施例中，还包括在待测区210形成第一导电结构261，所述第一导电结构261位于相邻的第一栅极结构230和第二栅极结构240之间，所述第一导电结构261横跨至少两条鳍部201，且所述第一导电结构261位于至少两条鳍部201内的源漏区203表面。所述第一导电结构261能够对第一栅极结构230两侧的源漏区203施加偏压。
在其它实施例中，还包括：在部分第一栅极结构230和部分第二栅极结构240顶部形成第三导电结构。所述第三导电结构用于对第一栅极结构230或第二栅极结构240的栅极层施加偏压。
在本实施例中，所述第二导电结构262横跨至少一条鳍部201，则所述第二导电结构262除了位于源漏区203表面之外，还位于部分鳍部201的侧壁表面和部分隔离层202表面。
而且，在所述外围区220内，至少一条鳍部201表面的一个第二栅极结构240两侧的源漏区203表面均具有第二导电结构262。所述第二导电结构262能够使相邻两条鳍部201内的源漏区203之间实现电连接，从而使载流子能够在相邻两条鳍部201内的源漏区203之间迁移。而所述待测区210鳍部201内的热量能够自共用的源漏区203传递至外围区220的鳍部201内，而传递至外围区220鳍部201内的热量能够通过所述第二导电结构262进一步传递至外围区220若干平行排列的鳍部201内。因此，所述待测区210鳍部201内因鳍式场效应晶体管自发热所产生的热量能够向周围的外围区220鳍部201内传递。通过所形成的测试结构，能够监测外围区220内热量的分布及变化情况，以此为基础能够对半导体器件进行改进。
在本实施例中，所述第一导电结构261和第二导电结构262同时形成。所述第一导电结构261和第二导电结构262的形成步骤包括：采用刻蚀工艺在待测区210和外围区220相邻第一栅极结构230和第二栅极结构240之间、以及相邻的第二栅极结构240之间的第一子介质层251和第二子介质层252形成沟槽，所述沟槽暴露出部分源漏区203表面、部分鳍部201的侧壁表面、以及部分隔离层202表面；在所述第二子介质层252表面和所述沟槽内填充导电材料；对所述导电材料进行平坦化直至暴露出所述第二子介质层252，形成所述。
所述导电材料包括铜、钨、铝、钛、钽、氮化钛和氮化钽中的一种或多种组合；所述导电材料的形成工艺包括化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、电镀工艺或化学镀工艺。
相应的，本发明实施例还提供一种采用上述方法所形成的测试结构，请继续参考图8和9，包括：
衬底200，所述衬底200包括待测区210和包围所述待测区210的外围区220，所述待测区210和外围区220的衬底200表面分别具有至少一条鳍部201，所述待测区210和外围区220的若干鳍部201相互平行，所述待测区210至少一条鳍部201的两端延伸至所述外围区220内；
位于所述衬底200表面的隔离层202，所述隔离层202覆盖所述鳍部201的部分侧壁表面；
横跨待测区210内鳍部201的第一栅极结构230，所述第一栅极结构230位于待测区210鳍部201的部分侧壁和顶部表面；
横跨外围区220内鳍部201的若干第二栅极结构240，所述第二栅极结构240位于外围区220鳍部201的部分侧壁和顶部表面，若干所述第二栅极结构240平行，所述第二栅极结构240与第一栅极结构230平行；
位于鳍部201内的源漏区203，相邻第二栅极结构240之间的鳍部201内、或相邻第一栅极结构230和第二栅极结构240之间的鳍部201内具有一个源漏区203；
位于外围区220的若干第二导电结构262，所述第二导电结构262位于相邻第二栅极结构240之间，所述第二导电结构262横跨至少两条鳍部201，且所述第二导电结构262位于至少两条鳍部201内的源漏区203表面。
以下将结合附图进行说明。
在所述待测区210内，所述第一栅极结构230的数量大于或等于1个，且每个第一栅极结构230横跨一条或若干条平行排列的鳍部。当所述待测区210内的第一栅极结构230数量大于1时，若干第一栅极结构230平行排列。
所述第二栅极结构240横跨一条或若干条平行排列的鳍部201。至少一个第二栅极结构240和第一栅极结构230位于同一鳍部201表面。
在本实施例中，还包括：位于待测区210的第一导电结构261，所述第一导电结构261位于相邻的第一栅极结构230和第二栅极结构240之间，所述第一导电结构261横跨至少两条鳍部201，且所述第一导电结构261位于至少两条鳍部201内的源漏区203表面。
在本实施例中，所述源漏区203包括位于鳍部201内的应力层，所述应力层内具有掺杂离子。当所形成的鳍式场效应晶体管为PMOS晶体管时，所述应力层的材料为硅或硅锗，所述掺杂离子为P型离子。当所形成的鳍式场效应晶体管为NMOS晶体管时，所述应力层的材料为硅或碳化硅，所述掺杂离子为N型离子。
在其它实施例中，还包括位于部分第一栅极结构和部分第二栅极结构顶部的第三导电结构。
在本实施例中，还包括：位于隔离层202、鳍部201、第一栅极结构230和第二栅极结构240表面的介质层；所述第二导电结构262位于所述介质层内、且贯穿所述介质层。所述介质层包括：位于隔离层202表面、鳍部201表面、第一栅极结构230和第二栅极结构240侧壁表面的第一子介质层251；位于第一子介质层251表面的第二子介质层252。
在本实施例中，由于所述第二导电结构262横跨至少两条鳍部201，因此所述第二导电结构262除了位于所述源漏区203表面之外，还位于部分鳍部201的侧壁表面和部分隔离层202表面。而且，至少一条鳍部201表面的一个第二栅极结构240两侧分别具有第二导电结构262。
在本实施例中，所述第一栅极结构230和第二栅极结构240包括：位于鳍部201部分侧壁和顶部表面的栅介质层(未标示)、位于栅介质层表面的栅极层(未标示)、以及位于栅极层和栅介质层侧壁表面的侧墙(未标示)。其中，所述栅介质层的材料为高k介质材料；所述栅极层的材料为金属和金属化合物中的一种或多种组合。
相应的，本发明实施例还提供一种采用上述测试结构进行的测试方法，请参考图8、图9和图10。图10是本发明实施例的测试方法流程示意图，本实施例的测试方法包括：
步骤S1，提供如图8和图9所示的测试结构，所述第一栅极结构230以及位于第一栅极结构230两侧的一组源漏区203构成一个第一晶体管，所述第二栅极结构240以及位于第二栅极结构240两侧的一组源漏区203构成一个第二晶体管，所述待测区210具有至少一个第一晶体管，所述外围区220具有若干第二晶体管。
步骤S2，开启第一晶体管和第二晶体管。
开启第一晶体管即开启第一栅极结构230底部鳍部201内的第一沟道区，开启第二晶体管即开启第二栅极结构240底部鳍部201内的第二沟道区。
在所述待测区210，所述第一沟道区开启之后，所述第一沟道区内具有电流，使得待测区210的鳍部201产生自发热。由于所述待测区210的鳍部201两端向外围区220内延伸，且相邻第一栅极结构230和第二栅极结构240之间共用同一源漏区203，则所述第一晶体管与至少一个第二晶体管串联；所述待测区210鳍部201内的热量能够通过所述共用的源漏区203和第二沟道区传递到外围区220的鳍部201内。并且，通过第二导电结构262，能够使热量在外围区220内若干平行排列的鳍部201内传递。从而使待测区210鳍部201内的热量向周围的外围区220鳍部201内传递，使得外围区220鳍部201的温度随时间产生变化。
步骤S3，在开启第一晶体管和第二晶体管之后，每间隔预设时间段之后，对若干第二晶体管进行一次温度测试，获取若干第二栅极结构240底部的鳍部201温度。
由于外围区220具有若干第二晶体管，且所述第二晶体管均匀分布于待测区210周围，因此通过分别对各个第二晶体管进行温度测试，即能够获取该第二晶体管所在鳍部201的温度；继而获取外围区220若干鳍部201内的温度。
所述温度测试的步骤包括：对若干第二晶体管的饱和电流和栅极电压进行检测，获取所述第二晶体管的漏极电流和栅极电压的关系曲线；获取所述漏极电流和栅极电压的关系曲线的斜率；通过所述斜率获取所述第二栅极结构240底部的鳍部201温度。其中，所述漏极电流和栅极电压的关系曲线的斜率即亚阈值斜率或亚阈值摆幅。
具体的，以PMOS晶体管为例，所述斜率约等于(kT/q)*In(Nd/ni)；其中，所述Nd为施主浓度，所述ni为本征载流子浓度。由此可知，通过所述斜率能够计算出沟道区的温度。
因此，通过获取各个第二晶体管的饱和电流和栅极电压，即能够计算出该第二晶体管的第二沟道区的温度。从而获取当前时间，外围区220内若干第二晶体管的第二沟道区的温度，即能够获取外围区220鳍部201内的温度分状态；例如，能够绘制出在当前时间，外围区220若干鳍部201的等温线图。
步骤S4，在对若干第二晶体管进行若干次温度测试之后，获取外围区220的鳍部温度随时间的变化关系信息。
具体的，能够获取外围区220若干鳍部201内，不同位置的温度随时间变化而产生的变化，例如各个不同位置鳍部201的温度升高或降低的速率等。
因此，通过所形成的测试结构进行测试，能够监测外围区220内热量的分布及变化情况，以此为基础能够对半导体器件进行改进。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种测试结构，其特征在于，包括：
衬底，所述衬底包括待测区和包围所述待测区的外围区，所述待测区和外围区的衬底表面分别具有至少一条鳍部，所述待测区和外围区的若干鳍部相互平行，所述待测区至少一条鳍部的两端延伸至所述外围区内；
位于所述衬底表面的隔离层，所述隔离层覆盖所述鳍部的部分侧壁表面；
横跨待测区内鳍部的第一栅极结构，所述第一栅极结构位于待测区鳍部的部分侧壁和顶部表面；
横跨外围区内鳍部的若干第二栅极结构，所述第二栅极结构位于外围区鳍部的部分侧壁和顶部表面，若干所述第二栅极结构平行，所述第二栅极结构与第一栅极结构平行；
位于鳍部内的源漏区，相邻第二栅极结构之间的鳍部内、或相邻第一栅极结构和第二栅极结构之间的鳍部内具有一个源漏区；
位于外围区的若干第二导电结构，所述第二导电结构位于相邻第二栅极结构之间，所述第二导电结构横跨至少两条鳍部，且所述第二导电结构位于至少两条鳍部内的源漏区表面；
位于待测区的第一导电结构，所述第一导电结构位于相邻的第一栅极结构和第二栅极结构之间，所述第一导电结构横跨至少两条鳍部，且所述第一导电结构位于至少两条鳍部内的源漏区表面。
2.如权利要求1所述的测试结构，其特征在于，在所述待测区内，所述第一栅极结构的数量大于或等于1个，且每个第一栅极结构横跨一条或若干条平行排列的鳍部。
3.如权利要求2所述的测试结构，其特征在于，当所述待测区内的第一栅极结构数量大于1时，若干第一栅极结构平行排列。
4.如权利要求1所述的测试结构，其特征在于，所述第二栅极结构横跨一条或若干条平行排列的鳍部。
5.如权利要求1所述的测试结构，其特征在于，至少一个第二栅极结构和第一栅极结构位于同一鳍部表面。
6.如权利要求1所述的测试结构，其特征在于，所述源漏区包括位于鳍部内的应力层，所述应力层内具有掺杂离子。
7.如权利要求6所述的测试结构，其特征在于，所述应力层的材料为硅或硅锗，所述掺杂离子为P型离子。
8.如权利要求6所述的测试结构，其特征在于，所述应力层的材料为硅或碳化硅，所述掺杂离子为N型离子。
9.如权利要求1所述的测试结构，其特征在于，还包括：位于部分第一栅极结构和部分第二栅极结构顶部的第三导电结构。
10.如权利要求1所述的测试结构，其特征在于，还包括：位于隔离层、鳍部、第一栅极结构和第二栅极结构表面的介质层；所述第二导电结构位于所述介质层内、且贯穿所述介质层。
11.如权利要求1所述的测试结构，其特征在于，所述第二导电结构还位于部分鳍部的侧壁表面和部分隔离层表面。
12.如权利要求1所述的测试结构，其特征在于，至少一条鳍部表面的一个第二栅极结构两侧的源漏区表面均具有第二导电结构。
13.如权利要求1所述的测试结构，其特征在于，所述第一栅极结构和第二栅极结构包括：位于鳍部部分侧壁和顶部表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅极层和栅介质层侧壁表面的侧墙。
14.如权利要求13所述的测试结构，其特征在于，所述栅介质层的材料为高k介质材料；所述栅极层的材料为金属和金属化合物中的一种或多种组合。
15.一种如权利要求1至14任一项所述的测试结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括待测区和包围所述待测区的外围区，所述待测区和外围区的衬底表面分别具有至少一条鳍部，所述待测区和外围区的若干鳍部相互平行，所述待测区至少一条鳍部的两端延伸至所述外围区内，所述衬底表面还具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁表面；
形成横跨待测区内鳍部的第一栅极结构，所述第一栅极结构位于待测区鳍部的部分侧壁和顶部表面；
形成横跨外围区内鳍部的若干第二栅极结构，所述第二栅极结构位于外围区鳍部的部分侧壁和顶部表面，若干所述第二栅极结构平行，所述第二栅极结构与第一栅极结构平行；
在所述鳍部内形成源漏区，相邻第二栅极结构之间的鳍部内、或相邻第一栅极结构和第二栅极结构之间的鳍部内具有一个源漏区；
在外围区形成若干第二导电结构，所述第二导电结构位于相邻第二栅极结构之间，所述第二导电结构横跨至少两条鳍部，且所述第二导电结构位于至少两条鳍部内的源漏区表面。
16.如权利要求15所述的测试结构的形成方法，其特征在于，所述第一栅极结构和第二栅极结构的形成步骤包括：形成横跨待测区内鳍部的第一伪栅极结构，所述第一伪栅极结构位于待测区鳍部的部分侧壁和顶部表面，所述第一伪栅极结构包括伪栅极层；形成横跨外围区内鳍部的若干第二伪栅极结构，所述第二伪栅极结构位于外围区鳍部的部分侧壁和顶部表面，若干所述第二伪栅极结构平行，所述第二伪栅极结构与第一伪栅极结构平行，所述第二伪栅极结构包括伪栅极层；在所述隔离层和鳍部表面、以及第一伪栅极结构和第二伪栅极结构的侧壁表面形成第一子介质层，所述第一子介质层暴露出所述伪栅极层的顶部表面；去除所述伪栅极层，在第一子介质层内形成栅极开口；在所述栅极开口的内壁表面形成栅介质层；在所述栅介质层表面形成填充满所述栅极开口的栅极层；平坦化所述栅介质层和栅极层直至暴露出所述第一子介质层表面为止，在待测区形成第一栅极结构，在外围区形成第二栅极结构。
17.如权利要求16所述的测试结构的形成方法，其特征在于，所述第二导电结构的形成步骤包括：在所述第一栅极结构、第二栅极结构和第一子介质层表面形成第二子介质层；在相邻第二栅极结构之间的第二子介质层和第一子介质层内形成第二导电结构，所述第二导电结构位于源漏区表面。
18.一种测试方法，其特征在于，包括：
提供如权利要求1至14任一项所述的测试结构，所述第一栅极结构以及位于第一栅极结构两侧的一组源漏区构成一个第一晶体管，所述第二栅极结构以及位于第二栅极结构两侧的一组源漏区构成一个第二晶体管，所述待测区具有至少一个第一晶体管，所述外围区具有若干第二晶体管；
开启第一晶体管和第二晶体管；
在开启第一晶体管和第二晶体管之后，每间隔预设时间段之后，对若干第二晶体管进行一次温度测试，获取若干第二栅极结构底部的鳍部温度；
在对若干第二晶体管进行若干次温度测试之后，获取外围区的鳍部温度随时间的变化关系信息。
19.如权利要求18所述的测试方法，其特征在于，所述温度测试的步骤包括：对若干第二晶体管的饱和电流和栅极电压进行检测，获取所述第二晶体管的漏极电流和栅极电压的关系曲线；获取所述漏极电流和栅极电压的关系曲线的斜率；通过所述斜率获取所述第二栅极结构底部的鳍部温度。
CN201510612745.8A 2015-09-23 2015-09-23 测试结构及其形成方法、测试方法 Active CN106558507B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510612745.8A CN106558507B (zh) 2015-09-23 2015-09-23 测试结构及其形成方法、测试方法
US15/238,616 US10078108B2 (en) 2015-09-23 2016-08-16 Test structure, fabrication method, and test method
EP16190130.1A EP3147939B1 (en) 2015-09-23 2016-09-22 Test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510612745.8A CN106558507B (zh) 2015-09-23 2015-09-23 测试结构及其形成方法、测试方法

Publications (2)

Publication Number Publication Date
CN106558507A CN106558507A (zh) 2017-04-05
CN106558507B true CN106558507B (zh) 2019-04-26

Family

ID=56985532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510612745.8A Active CN106558507B (zh) 2015-09-23 2015-09-23 测试结构及其形成方法、测试方法

Country Status (3)

Country Link
US (1) US10078108B2 (zh)
EP (1) EP3147939B1 (zh)
CN (1) CN106558507B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731737B (zh) * 2016-08-12 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102482368B1 (ko) * 2018-06-18 2022-12-29 삼성전자주식회사 반도체 장치의 불량 검출 방법
CN111430460B (zh) * 2019-01-10 2023-09-19 中芯国际集成电路制造(上海)有限公司 横向扩散金属氧化物半导体器件及其形成方法
US11215513B2 (en) * 2019-10-17 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for temperature monitoring of a semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681337A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN104218027A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其测试方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3578959B2 (ja) * 2000-02-24 2004-10-20 松下電器産業株式会社 テーブルタップおよびテーブルタップを用いた監視システム
KR100577565B1 (ko) * 2004-02-23 2006-05-08 삼성전자주식회사 핀 전계효과 트랜지스터의 제조방법
DE102006013721B4 (de) 2006-03-24 2011-12-08 Infineon Technologies Ag Halbleiterschaltungsanordnung und zugehöriges Verfahren zur Temperaturerfassung
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
EP2074381B1 (en) * 2006-09-28 2010-05-12 Medtronic, Inc. Capacitive interface circuit for low power sensor system
WO2009134502A2 (en) * 2008-02-11 2009-11-05 Qualcomm Mems Technologies, Inc. Methods for measurement and characterization of interferometric modulators
US20120098518A1 (en) * 2010-04-23 2012-04-26 Panasonic Corporation Detection apparatus and detection system
US8779729B2 (en) * 2011-09-09 2014-07-15 Gs Yuasa International Ltd. Electric storage device monitor
US9105744B2 (en) 2012-03-01 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
US8912606B2 (en) 2012-04-24 2014-12-16 Globalfoundries Inc. Integrated circuits having protruding source and drain regions and methods for forming integrated circuits
US9006087B2 (en) 2013-02-07 2015-04-14 International Business Machines Corporation Diode structure and method for wire-last nanomesh technologies
US9536876B2 (en) 2013-08-01 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Temperature detector and controlling heat
KR102224850B1 (ko) 2013-10-07 2021-03-08 삼성전자주식회사 온도측정용 전극을 구비하는 반도체 소자
US9453873B2 (en) * 2014-01-14 2016-09-27 Globalfoundries Inc. Non-planar field effect transistor test structure and lateral dielectric breakdown testing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681337A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN104218027A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其测试方法

Also Published As

Publication number Publication date
CN106558507A (zh) 2017-04-05
EP3147939B1 (en) 2020-11-04
EP3147939A1 (en) 2017-03-29
US10078108B2 (en) 2018-09-18
US20170082678A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
TWI688096B (zh) 具有二極體隔離之堆疊奈米片場效電晶體
CN107887387B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN104167361B (zh) Finfet结构及其形成方法
CN106920776B (zh) 鳍式晶体管的形成方法
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
US10038075B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
CN106558507B (zh) 测试结构及其形成方法、测试方法
US10347745B2 (en) Methods of forming bottom and top source/drain regions on a vertical transistor device
US10109711B2 (en) CMOS FinFET device having strained SiGe fins and a strained Si cladding layer on the NMOS channel
KR20160029623A (ko) 반도체 구조물 및 그 제조 방법
CN106560909B (zh) 测试结构及其形成方法、测试方法
US10777647B2 (en) Fin-type FET with low source or drain contact resistance
CN106486362A (zh) 测试结构及其形成方法、测试方法
US11437478B2 (en) Semiconductor device, manufacture thereof, and a radiation measurement method
CN104347508B (zh) 半导体结构及其形成方法
CN113745314B (zh) 冷源mos晶体管及制作方法
CN104282568B (zh) 一种半导体结构及其制造方法
CN108074870A (zh) 晶体管及其形成方法
CN112701042A (zh) 替代金属栅极集成
CN106558498B (zh) 半导体结构及其形成方法
TW201901926A (zh) 基於熱電效應之鰭基裝置
US10978572B2 (en) Self-aligned contact with metal-insulator transition materials
TWI662711B (zh) 半導體元件及其製作方法
US20230099254A1 (en) Using different work-functions to reduce gate-induced drain leakage current in stacked nanosheet transistors
TW201306259A (zh) 半導體元件及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant