CN111092025A - 源漏电阻测试方法 - Google Patents
源漏电阻测试方法 Download PDFInfo
- Publication number
- CN111092025A CN111092025A CN201911364229.2A CN201911364229A CN111092025A CN 111092025 A CN111092025 A CN 111092025A CN 201911364229 A CN201911364229 A CN 201911364229A CN 111092025 A CN111092025 A CN 111092025A
- Authority
- CN
- China
- Prior art keywords
- source
- resistance
- drain
- region
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/20—Drawing from basic elements, e.g. lines or circles
- G06T11/203—Drawing of straight lines or curves
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
在本发明提供了一种源漏电阻测试方法,通过形成第一测试结构和测试结构,得到所述第一测试结构的第一电阻,得到所述第二测试结构的第二电阻,以及得到所述第一测试结构的第一沟道长度和所述第二测试结构的第二沟道长度。进而形成拟合曲线,所述拟合曲线包括与第一坐标轴对应的所述第一电阻和所述第二电阻,以及与第二坐标轴对应的所述第一沟道长度和所述第二沟道长度,并且所述拟合曲线与所述第一坐标轴形成有截距。通过计算出所述拟合曲线与所述第一坐标轴的截距,得到第一源漏电阻或者第二源漏电阻,由此能够得到较准确的第一源漏或者第二源漏电阻的值,从而提高源漏电阻的测量值的准确性。
Description
技术领域
本发明涉及半导体集成电路的技术领域,特别涉及一种源漏电阻测试方法。
背景技术
在半导体器件的制作过程中,需要精确控制器件区中晶体管(真实晶体管)的源漏电阻(源极区电阻Rs或漏极区电阻Rd),以使得真实晶体管的性能(例如饱和电流)达到设计要求。目前,最常用的测量真实晶体管中源漏电阻的方法为,在器件的制作过程中,在衬底上形成不包括栅极的测试结构,采用该测试结构所获得的电阻测量值作为晶体管中的源漏电阻。但随着半导体器件的特征尺寸越来越小,栅极结构之间的距离也越来越小,这种方法在先进节点时,会违反设计规则,造成工艺上的不一致性(如源漏外延的形状发生变化),从而造成源漏端电阻提取不准。因此,目前迫切需要寻找一种既简单又能准确地测量出真实晶体管中源漏电阻的方法。
发明内容
本发明的目的在于提供一种源漏电阻测试方法,以提高源漏电阻的测量值的准确性。
为解决上述技术问题,本发明提供一种源漏电阻测试方法,包括:
形成第一测试结构,所述第一测试结构包括位于一衬底中依次连接的第一源区、第一沟道区和第一漏区,所述第一源区和所述第一漏区之间形成有第一源漏电阻,所述沟道区形成有第一沟道电阻;
形成第二测试结构,所述第二测试结构包括位于所述衬底中依次连接的第二源区、第二沟道区和第二漏区,所述第二源区和所述第二漏区之间形成有与所述第一源漏电阻的阻值相同的第二源漏电阻,所述第二沟道区形成有第二沟道电阻,所述第二源区和所述第一源区的结构相同,所述第二漏区和所述第一漏区的结构相同,所述第二沟道区的长度大于所述第一沟道区的长度;
得到所述第一源漏电阻和所述第一沟道电阻的和值,以得到第一电阻,以及得到所述第二源漏电阻和所述第二沟道电阻的和值,以得到第二电阻,所述第一电阻和所述第二电阻通过相同的方法得到;
获取所述第一沟道区和所述第二沟道区的长度,以得到第一沟道长度和第二沟道长度;
形成拟合曲线,所述拟合曲线包括与第一坐标轴对应的所述第一电阻和所述第二电阻,以及与第二坐标轴对应的所述第一沟道长度和所述第二沟道长度,并且所述拟合曲线与所述第一坐标轴形成有截距;以及,
计算出所述拟合曲线与所述第一坐标轴的截距,以得到所述第一源漏电阻或者所述第二源漏电阻。
可选的,在所述的源漏电阻测试方法中,所述第一源区、所述第一沟道区、所述第一漏区、所述第二源区、所述第二沟道区和所述第二漏区均具有相同类型的掺杂离子。
可选的,在所述的源漏电阻测试方法中,所述第一源漏电阻和所述第一沟道电阻为串联;并且所述第二源漏电阻和所述第二沟道电阻为串联。
可选的,在所述的源漏电阻测试方法中,所述第一测试结构包括第一栅极结构,所述第一栅极结构位于所述衬底上且覆盖所述第一沟道区,所述第一源区和所述第一漏区分别位于所述第一栅极结构两侧的所述衬底中。
可选的,在所述的源漏电阻测试方法中,包括第二栅极结构,所述第二栅极结构位于所述衬底上且覆盖所述第二沟道区,所述第二源区和所述第二漏区分别位于所述第二栅极结构两侧的所述衬底中。
可选的,在所述的源漏电阻测试方法中,所述第一测试结构还包括位于所述衬底上的第一接触孔结构和第二接触孔结构,所述第一接触孔结构和所述第一源区连接,所述第二接触孔结构和所述第一漏区连接;所述第二测试结构还包括位于所述衬底上的第三接触孔结构和第四接触孔结构,所述第三接触孔结构和所述第二源区连接,所述第四接触孔结构和所述第二漏区连接,并且所述第一接触孔结构、所述第二接触孔结构、所述第三接触孔结构和所述第四接触孔结构均相同。
可选的,在所述的源漏电阻测试方法中,得到所述第一电阻的方法包括:通过测试设备连接所述第一接触孔结构和所述第二接触孔结构,输出所述第一源漏电阻和所述第一沟道电阻的和值,以得到所述第一电阻。
可选的,在所述的源漏电阻测试方法中,得到所述第二电阻的方法包括:通过所述测试设备连接所述第三接触孔结构和所述第四接触孔结构,输出所述第二源漏电阻和所述第二沟道电阻的和值,以得到所述第二电阻。
可选的,在所述的源漏电阻测试方法中,所述拟合曲线通过所述第一电阻、所述第二电阻、所述第一沟道长度和所述第二沟道长度的线性拟合得到。
可选的,在所述的源漏电阻测试方法中,计算出所述拟合曲线与所述第一坐标轴的截距,以得到所述第一源漏电阻或者所述第二源漏电阻的方法包括:
得到所述拟合曲线的一线性表达式;
根据所述线性表达式得到所述第一源漏电阻或者所述第二源漏电阻;其中,所述线性表达式为:R=R1-(R2-R1)/(L2-L1)*L1,R表示为第一源漏电阻或者第二源漏电阻,R1表示为第一电阻,R2表示为第二电阻,L1表示为第一沟道长度,L2表示为第二沟道长度。
在本发明提供的源漏电阻测试方法中,形成第一测试结构,所述第一测试结构包括位于一衬底中依次连接的第一源区、第一沟道区和第一漏区,所述第一源区和所述第一漏区之间形成有第一源漏电阻,所述沟道区形成有第一沟道电阻;形成第二测试结构,所述第二测试结构包括位于所述衬底中依次连接的第二源区、第二沟道区和第二漏区,所述第二源区和所述第二漏区之间形成有与所述第一源漏电阻的阻值相同的第二源漏电阻,所述第二沟道区形成有第二沟道电阻,所述第二源区和所述第一源区的结构相同,所述第二漏区和所述第一漏区的结构相同,所述第二沟道区的长度大于所述第一沟道区的长度;得到所述第一源漏电阻和所述第一沟道电阻的和值,以得到第一电阻,以及得到所述第二源漏电阻和所述第二沟道电阻的和值,以得到第二电阻,所述第一电阻和所述第二电阻通过相同的方法得到;获取所述第一沟道区和所述第二沟道区的长度,以得到第一沟道长度和第二沟道长度;形成拟合曲线,所述拟合曲线包括与第一坐标轴对应的所述第一电阻和所述第二电阻,以及与第二坐标轴对应的所述第一沟道长度和所述第二沟道长度,并且所述拟合曲线与所述第一坐标轴形成有截距;以及计算出所述拟合曲线与所述第一坐标轴的截距,以得到所述第一源漏电阻或者所述第二源漏电阻。即所述第一沟道区的长度和所述第二沟道区的长度影响所述第二电阻和所述第一电阻的大小关系,由此通过所述第一电阻、所述第二电阻、所述第一沟道长度和所述第二沟道长度的得到拟合曲线;所述拟合曲线与所述第一坐标轴形成有截距,即所述拟合曲线与所述第一坐标轴的截距为所述第一源漏电阻或者所述第二源漏电阻,计算出所述截距,从而得到所述第一源漏电阻或者所述第二源漏电阻;进而得到精确的得到所述第一源漏电阻的值或者第二源漏电阻的值,提高源漏电阻的测量值的准确性。
附图说明
图1是本发明实施例提供的源漏电阻测试方法的流程示意图;
图2-图3是本发明实施提供的的源漏电阻测试方法中形成的第一测试结构的示意图;
图4-图5是本发明实施例提供的源漏电阻测试方法中形成的第二测试结构的示意图;
图6是本发明实施例提供的源漏电阻测试方法中形成的拟合曲线的示意图;
其中,附图标记说明如下:
100-衬底;110-第一测试结构;111-第一源区;112第一漏区;113-第一栅极结构;114-第一接触孔结构;115-第二接触孔结构;120-第二测试结构;121-第二源区;122-第二漏区;123-第三栅极结构;124-第三接触孔结构;125-第四接触孔结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的源漏电阻测试方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1,其为本发明实施例提供的源漏电阻测试方法的流程示意图。本发明提供一种源漏电阻测试方法,包括以下步骤:
步骤S1:形成第一测试结构,所述第一测试结构包括位于一衬底中依次连接的第一源区、第一沟道区和第一漏区,所述第一源区和所述第一漏区之间形成有第一源漏电阻,所述沟道区形成有第一沟道电阻;
步骤S2:形成第二测试结构,所述第二测试结构包括位于所述衬底中依次连接的第二源区、第二沟道区和第二漏区,所述第二源区和所述第二漏区之间形成有与所述第一源漏电阻的阻值相同的第二源漏电阻,所述第二沟道区形成有第二沟道电阻,所述第二源区和所述第一源区的结构相同,所述第二漏区和所述第一漏区的结构相同,所述第二沟道区的长度大于所述第一沟道区的长度;
步骤S3:得到所述第一源漏电阻和所述第一沟道电阻的和值,以得到第一电阻,以及得到所述第二源漏电阻和所述第二沟道电阻的和值,以得到第二电阻,所述第一电阻和所述第二电阻通过相同的方法得到;
步骤S4:获取所述第一沟道区和所述第二沟道区的长度,以得到第一沟道长度和第二沟道长度;
步骤S5:形成拟合曲线,所述拟合曲线包括与第一坐标轴对应的所述第一电阻和所述第二电阻,以及与第二坐标轴对应的所述第一沟道长度和所述第二沟道长度,并且所述拟合曲线与所述第一坐标轴形成有截距;
步骤S6:计算出所述拟合曲线与所述第一坐标轴的截距,以得到所述第一源漏电阻或者所述第二源漏电阻。
接着,请参考图2和图3,图2和图3为本发明实施例提供的源漏电阻测试方法中形成的第一测试结构示意图。如图2和图3所示,在步骤S1中,所述第一测试结构110包括位于所述衬底100中依次连接的第一源区111、第一沟道区和第一漏区112,其中,所述第一沟道区自所述衬底100的表面延伸到所述衬底100中,所述第一源漏电阻和所述第一沟道电阻为串联。
在本申请的实施例中,所述第一测试结构110包括第一栅极结构113,所述第一栅极结构113位于所述衬底100上且覆盖所述第一沟道区,所述第一源区111和所述第一漏区112分别位于所述第一栅极结构110两侧的所述衬底100中,形成所述第一栅极结构113的目的是提高后续测量的所述第一源漏电阻和所述第一沟道电阻的和值的准确性,减少测量测量的所述第一源漏电阻和所述第一沟道电阻的和值的误差。
所述第一测试结构110还包括位于所述衬底100上的第一接触孔结构114和第二接触孔结构115,所述第一接触孔结构114和所述第一源区111连接,所述第二接触孔结构115和所述第一漏区连接112。形成所述第一接触孔结构114和所述第二接触孔结构115的方法包括:在所述第一源区111和所述第一漏区112的衬底100上形成介质层;在所述第一源区111的所述介质层中形成第一接触孔,在所述第一漏区112的所述介质层中形成第二接触孔,所述第一接触孔和所述第二接触孔均暴露出所述衬底100;在所述第一接触孔和所述第二接触孔中填充金属材料,以形成所述第一接触孔结构114和所述第二接触孔结构115。可以通过干法刻蚀形成所述第一接触孔和所述第二接触孔。在所述第一接触孔和所述第二接触孔中填充的所述金属材料可以为铝、银、铬、钼、镍、钯、铂、钛、钽和铜其中的一种或者多种的组合,本发明不限于此,也可以采用本领域通用的其他金属材料填充所述第一接触孔和所述第二接触孔。优选的,采用铜,以使所述第一接触孔结构114和所述第二接触孔结构具有较好的导电性。所述第一接触孔结构114和所述第二接触孔结构115的表面均形成有金属层,所述金属层用于后续测试的连接或者导电。
请参考图4和图5,图4和图5为本发明实施例提供的源漏电阻测试方法中形成的第二测试结构的示意图。在步骤S2中,形成第二测试结构120,所述第二测试结构120包括位于所述衬底100中依次连接的第二源区121、第二沟道区和第二漏区122,所述第二沟道区自所述衬底100的表面延伸到所述衬底100中。所述第二源区121和所述第二漏区122之间形成有与所述第一源漏电阻的阻值相同的第二源漏电阻。所述第二沟道区形成有第二沟道电阻,所述第二源区121和所述第一源区111的结构相同,所述第二漏区122和所述第一漏区112的结构相同,所述第二沟道区的长度大于所述第一沟道区的长度;所述第一源区111、所述第一沟道区、所述第一漏区112、所述第二源区121、所述第二沟道区和所述第二漏区122均具有相同类型的掺杂离子。所述第二源漏电阻和所述第二沟道电阻为串联。
所述第一测试结构120包括第二栅极结构123,所述第二栅极结构123位于所述衬底100上且覆盖所述第二沟道区,所述第二源区121和所述第二漏区122分别位于所述第二栅极结构123两侧的所述衬底100中。所述第二测试结构120还包括位于所述衬底上100的第三接触孔结构124和第四接触孔结构125,所述第三接触孔结构124和所述第二源区121连接,所述第四接触孔结构125和所述第二漏区连接122。在本申请的实施例中,所述第一接触孔结构110、所述第二接触孔结构120、所述第三接触孔结构124和所述第四接触孔结构125的结构均相同。
在步骤S3中,得到所述第一源漏电阻和所述第一沟道电阻的和值,以得到第一电阻。得到第一电阻的方法包括:通过测试设备连接所述第一接触孔结构114和所述第二接触孔结构115,输出所述第一源漏电阻和所述第一沟道电阻的和值,以得到所述第一电阻。得到所述第二电阻的方法包括:通过所述测试设备连接所述第三接触孔结构124和所述第四接触孔结构125,输出所述第二源漏电阻和所述第二沟道电阻的和值,以得到所述第二电阻。
在步骤S4中,获取所述第一沟道区和所述第二沟道区的长度,以得到第一沟道长度和第二沟道长度;其中,可以通过获取所述第一沟道区的所述掺杂离子的注入剂量得到所述第一沟道电阻,可以通过获取所述第二沟道区的所述掺杂离子的注入剂量得到所述第二沟道电阻。
请参考图6,其为本发明实施例提供的源漏电阻测试方法中的形成的拟合曲线的示意图。在步骤S5中,形成拟合曲线,所述拟合曲线A包括与第一坐标轴对应的所述第一电阻R1和所述第二电阻R2,以及与第二坐标轴对应的所述第一沟道长度L1和所述第二沟道长度L2,并且所述拟合曲线A与所述第一坐标轴形成有截距;所述拟合曲线通过所述第一电阻R1、所述第二电阻R2、所述第一沟道长度L1和所述第二沟道长度L2的线性拟合得到。所述拟合曲线在所述第二坐标为0时与所述第一坐标轴形成有截距,即沟道区长度为0时,所述拟合曲线A与所述第一坐标轴形成有截距,沟道区的电阻为0,即所述拟合曲线A与所述第一坐标轴的截距为所述第一源漏电阻或者所述第二源漏电阻。
在步骤S6中,计算出所述拟合曲线与所述第一坐标轴的截距,以得到所述第一源漏电阻或者所述第二源漏电阻。具体的方法包括:得到所述拟合曲线的一线性表达式;根据所述线性表达式得到所述第一源漏电阻或者所述第二源漏电阻;其中,所述线性表达式为:R=R1-(R2-R1)/(L2-L1)*L1,R表示为第一源漏电阻或者第二源漏电阻,R1表示为第一电阻,R2表示为第二电阻,L1表示为第一沟道长度,L2表示为第二沟道长度。
得到所述线性表达式的具体方法包括:所述第一电阻R1、所述第二电阻R2、所述第一沟道长度L1和所述第二沟道长度L2之间为线性关系,由此,
R=kL+b;其中,k表示为所述拟合曲线A的斜率,b表示为截距;
进而得到所述拟合曲线A的斜率为:k=(R2-R1)/(L2-L1);
即,R1=(R2-R1)/(L2-L1)*L1+b;
由此得到,b=R1-(R2-R1)/(L2-L1)*L1;
进而得到线性表达式:R=b=R1-(R2-R1)/(L2-L1)*L1。
由此,得到所述第一源漏电阻的值或者所述第二源漏电阻的值。进一步的,由于所述第一源漏电阻或所述第二源漏电阻是通过其线性表达式得到的,由此能够得到较精准的第一源漏电阻或者第二源漏电阻,即能够得到较准确的源漏电阻的值,从而提高源漏电阻的测量值的准确性。
综上所述,在本发明提供的源漏电阻测试方法中,通过形成第一测试结构和测试结构,得到所述第一源漏电阻和所述第一沟道电阻的和值,进而得到第一电阻,得到所述第二源漏电阻和所述第二沟道电阻的和值,以得到第二电阻,以及得到第一沟道长度和第二沟道长度,进而形成拟合曲线,所述拟合曲线与所述第一坐标轴形成有截距,通过计算出所述拟合曲线与所述第一坐标轴的截距,得到所述第一源漏电阻或者所述第二源漏电阻,由此够得到较准确的源漏电阻的值,从而提高源漏电阻的测量值的准确性。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种源漏电阻测试方法,其特征在于,所述源漏电阻测试方法包括:
形成第一测试结构,所述第一测试结构包括位于一衬底中依次连接的第一源区、第一沟道区和第一漏区,所述第一源区和所述第一漏区之间形成有第一源漏电阻,所述沟道区形成有第一沟道电阻;
形成第二测试结构,所述第二测试结构包括位于所述衬底中依次连接的第二源区、第二沟道区和第二漏区,所述第二源区和所述第二漏区之间形成有与所述第一源漏电阻的阻值相同的第二源漏电阻,所述第二沟道区形成有第二沟道电阻,所述第二源区和所述第一源区的结构相同,所述第二漏区和所述第一漏区的结构相同,所述第二沟道区的长度大于所述第一沟道区的长度;
得到所述第一源漏电阻和所述第一沟道电阻的和值,以得到第一电阻,以及得到所述第二源漏电阻和所述第二沟道电阻的和值,以得到第二电阻,所述第一电阻和所述第二电阻通过相同的方法得到;
获取所述第一沟道区和所述第二沟道区的长度,以得到第一沟道长度和第二沟道长度;
形成拟合曲线,所述拟合曲线包括与第一坐标轴对应的所述第一电阻和所述第二电阻,以及与第二坐标轴对应的所述第一沟道长度和所述第二沟道长度,并且所述拟合曲线与所述第一坐标轴形成有截距;以及,
计算出所述拟合曲线与所述第一坐标轴的截距,以得到所述第一源漏电阻或者所述第二源漏电阻。
2.如权利要求1所述的源漏电阻测试方法,其特征在于,所述第一源区、所述第一沟道区、所述第一漏区、所述第二源区、所述第二沟道区和所述第二漏区均具有相同类型的掺杂离子。
3.如权利要求1所述的源漏电阻测试方法,其特征在于,所述第一源漏电阻和所述第一沟道电阻为串联,所述第二源漏电阻和所述第二沟道电阻为串联。
4.如权利要求1所述的源漏电阻测试方法,其特征在于,所述第一测试结构包括第一栅极结构,所述第一栅极结构位于所述衬底上且覆盖所述第一沟道区,所述第一源区和所述第一漏区分别位于所述第一栅极结构两侧的所述衬底中。
5.如权利要求1所述的源漏电阻测试方法,其特征在于,所述第二测试结构包括第二栅极结构,所述第二栅极结构位于所述衬底上且覆盖所述第二沟道区,所述第二源区和所述第二漏区分别位于所述第二栅极结构两侧的所述衬底中。
6.如权利要求1所述的源漏电阻测试方法,其特征在于,所述第一测试结构还包括位于所述衬底上的第一接触孔结构和第二接触孔结构,所述第一接触孔结构和所述第一源区连接,所述第二接触孔结构和所述第一漏区连接;所述第二测试结构还包括位于所述衬底上的第三接触孔结构和第四接触孔结构,所述第三接触孔结构和所述第二源区连接,所述第四接触孔结构和所述第二漏区连接,并且所述第一接触孔结构、所述第二接触孔结构、所述第三接触孔结构和所述第四接触孔结构均相同。
7.如权利要求6所述的源漏电阻测试方法,其特征在于,得到所述第一电阻的方法包括:通过测试设备连接所述第一接触孔结构和所述第二接触孔结构,输出所述第一源漏电阻和所述第一沟道电阻的和值,以得到所述第一电阻。
8.如权利要求7所述的源漏电阻测试方法,其特征在于,得到所述第二电阻的方法包括:通过所述测试设备连接所述第三接触孔结构和所述第四接触孔结构,输出所述第二源漏电阻和所述第二沟道电阻的和值,以得到所述第二电阻。
9.如权利要求1所述的源漏电阻测试方法,其特征在于,所述拟合曲线通过所述第一电阻、所述第二电阻、所述第一沟道长度和所述第二沟道长度的线性拟合得到。
10.如权利要求1所述的源漏电阻测试方法,其特征在于,计算出所述拟合曲线与所述第一坐标轴的截距,以得到所述第一源漏电阻或者所述第二源漏电阻的方法包括:
得到所述拟合曲线的一线性表达式;
根据所述线性表达式得到所述第一源漏电阻或者所述第二源漏电阻;其中,所述线性表达式为:R=R1-(R2-R1)/(L2-L1)*L1,R表示为第一源漏电阻或者第二源漏电阻,R1表示为第一电阻,R2表示为第二电阻,L1表示为第一沟道长度,L2表示为第二沟道长度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911364229.2A CN111092025A (zh) | 2019-12-25 | 2019-12-25 | 源漏电阻测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911364229.2A CN111092025A (zh) | 2019-12-25 | 2019-12-25 | 源漏电阻测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111092025A true CN111092025A (zh) | 2020-05-01 |
Family
ID=70397362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911364229.2A Pending CN111092025A (zh) | 2019-12-25 | 2019-12-25 | 源漏电阻测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111092025A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111596137A (zh) * | 2020-05-25 | 2020-08-28 | 上海华力集成电路制造有限公司 | 场效应晶体管源漏电阻的提取方法 |
CN113049936A (zh) * | 2021-03-12 | 2021-06-29 | 鲁明亮 | 一种提取cmos器件中迁移率和源漏极串联电阻的方法 |
CN113791276A (zh) * | 2021-09-16 | 2021-12-14 | 长鑫存储技术有限公司 | 电阻阻值的测试方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02174409A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | 光受信回路 |
US7511527B1 (en) * | 2008-01-29 | 2009-03-31 | Texas Instruments Incorporated | Methods and apparatus to test power transistors |
CN103575998A (zh) * | 2013-10-25 | 2014-02-12 | 中国科学院半导体研究所 | 一种无结晶体管的电阻测试方法 |
CN103837744A (zh) * | 2012-11-27 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的外部寄生电阻的测量方法 |
CN104750923A (zh) * | 2015-03-26 | 2015-07-01 | 中国科学院上海微系统与信息技术研究所 | 一种mosfet的建模方法 |
US20160035721A1 (en) * | 2014-08-01 | 2016-02-04 | Semiconductor Components Industries, Llc | Common Drain Semiconductor Device Structure and Method |
CN105528486A (zh) * | 2015-12-08 | 2016-04-27 | 清华大学 | 一种场效应晶体管源漏电阻的提取方法 |
CN109119350A (zh) * | 2017-06-23 | 2019-01-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、测量电阻的方法 |
-
2019
- 2019-12-25 CN CN201911364229.2A patent/CN111092025A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02174409A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | 光受信回路 |
US7511527B1 (en) * | 2008-01-29 | 2009-03-31 | Texas Instruments Incorporated | Methods and apparatus to test power transistors |
CN103837744A (zh) * | 2012-11-27 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的外部寄生电阻的测量方法 |
CN103575998A (zh) * | 2013-10-25 | 2014-02-12 | 中国科学院半导体研究所 | 一种无结晶体管的电阻测试方法 |
US20160035721A1 (en) * | 2014-08-01 | 2016-02-04 | Semiconductor Components Industries, Llc | Common Drain Semiconductor Device Structure and Method |
CN104750923A (zh) * | 2015-03-26 | 2015-07-01 | 中国科学院上海微系统与信息技术研究所 | 一种mosfet的建模方法 |
CN105528486A (zh) * | 2015-12-08 | 2016-04-27 | 清华大学 | 一种场效应晶体管源漏电阻的提取方法 |
CN109119350A (zh) * | 2017-06-23 | 2019-01-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、测量电阻的方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111596137A (zh) * | 2020-05-25 | 2020-08-28 | 上海华力集成电路制造有限公司 | 场效应晶体管源漏电阻的提取方法 |
CN113049936A (zh) * | 2021-03-12 | 2021-06-29 | 鲁明亮 | 一种提取cmos器件中迁移率和源漏极串联电阻的方法 |
CN113791276A (zh) * | 2021-09-16 | 2021-12-14 | 长鑫存储技术有限公司 | 电阻阻值的测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111092025A (zh) | 源漏电阻测试方法 | |
CN107391849B (zh) | 电阻模型及其修正方法 | |
CN105223420B (zh) | 用于测量接触电阻的tft及接触电阻的测量方法 | |
US9559162B2 (en) | Thermoresistance sensor structure for integrated circuits and method of making | |
US6559475B1 (en) | Test pattern for evaluating a process of silicide film formation | |
CN113093482B (zh) | 对准误差的测试方法、调整方法、测试系统和存储介质 | |
CN110617894B (zh) | 一种集成电路中金属线温度测量方法 | |
JP2963796B2 (ja) | 半導体集積回路における接点寸法測定方法 | |
US20080100311A1 (en) | Electrical Measurement Of The Thickness Of A Semiconductor Layer | |
CN108899320B (zh) | 一种mosfet栅氧化层电容校准结构 | |
CN109119350B (zh) | 半导体结构及其形成方法、测量电阻的方法 | |
CN111916444B (zh) | 用于指状结构鳍式场效应晶体管的电性解析版图 | |
US7615991B2 (en) | Method for measuring analog channel resistance of a semiconductor device having a gate, a source, a drain, a drain sense and a source sense | |
CN110610871B (zh) | 一种金属栅温度测量方法 | |
TWI502179B (zh) | Apparatus and method for measuring the internal stress of electronic construction | |
CN113066734B (zh) | 鳍片高度的确定方法、装置、系统、设备以及介质 | |
Gillenwater et al. | Extraction of the minimum specific contact resistivity using Kelvin resistors | |
CN112883674B (zh) | 阱电阻模型及利用该模型描述阱电阻的方法 | |
CN112651201B (zh) | 扩散电阻的建模方法 | |
JP5365174B2 (ja) | 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置 | |
TWI567844B (zh) | 電子元件的佈局結構及其測試方法 | |
CN116978803A (zh) | 用于芯片工艺的厚度校准方法 | |
CN116930711A (zh) | 一种用于描述器件性能特征的版图结构、制作及测试方法 | |
CN118010181A (zh) | 温度测试结构、温度测试芯片及温度测试方法 | |
JP4281581B2 (ja) | 接触抵抗評価素子、その製造方法、及び接触抵抗評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200501 |
|
RJ01 | Rejection of invention patent application after publication |