CN113093482B - 对准误差的测试方法、调整方法、测试系统和存储介质 - Google Patents
对准误差的测试方法、调整方法、测试系统和存储介质 Download PDFInfo
- Publication number
- CN113093482B CN113093482B CN202110336244.7A CN202110336244A CN113093482B CN 113093482 B CN113093482 B CN 113093482B CN 202110336244 A CN202110336244 A CN 202110336244A CN 113093482 B CN113093482 B CN 113093482B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- width
- distance
- alignment error
- conducting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
Abstract
本发明实施例提供一种对准误差的测试方法,包括:提供基底,基底上具有间隔设置的第一导电层和第二导电层,第一导电层和第二导电层的排列方向为第一方向;获取第一距离,第一距离为第一导电层在垂直于第一方向上的中心轴线与第二导电层在垂直于第一方向上的中心轴线的距离;获取第一导电层的第一电阻和第二导电层的第二电阻;根据第一距离、第一电阻和第二电阻,获取第一导电层和第二导电层之间的实际间距;通过实际间距以及第一导电层与第二导电层之间的标准间距,获取第一导电层与第二导电层之间的对准误差值。本发明实施例能够提高对准误差的测试精度。
Description
技术领域
本发明实施例涉及半导体领域,特别涉及一种对准误差的测试方法、调整方法、测试系统和存储介质。
背景技术
黄光制程是半导体领域中常用的制程工艺。黄光制程又称为光刻工艺,其原理为:对涂敷在玻璃表面的光敏性物质进行曝光、显影,从而形成图形化的光刻胶层,图形化的光刻胶层能够对底层的半导体结构起到保护作用。光刻后,以图形化的光刻胶层为掩膜刻蚀半导体结构,从而获得永久性的图形。在曝光之前还会进行对准操作,利用切割道上的对准标记进行对准,以使半导体结构能够与光刻的掩膜版对准,从而使得掩膜版上的图形能够精确转移到光敏性物质上。
在实际生产过程中,经常会出现低良率的半导体结构。对其进行切片和物理失效分析后发现:对准误差会影响图形的精确度,最终会影响半导体结构的性能。因此,亟需获得一种能够精确测试对准误差的方法。
发明内容
本发明实施例提供一种对准误差的测试方法、调整方法、测试系统和存储介质,以提高测试对准误差的精确度。
为解决上述问题,本发明实施例提供一种对准误差的测试方法,包括:提供基底,所述基底上具有间隔设置的第一导电层和第二导电层,所述第一导电层和所述第二导电层的排列方向为第一方向;获取第一距离,所述第一距离为所述第一导电层在垂直于所述第一方向上的中心轴线与所述第二导电层在垂直于所述第一方向上的中心轴线的距离;获取所述第一导电层的第一电阻和所述第二导电层的第二电阻;根据所述第一距离、所述第一电阻和所述第二电阻,获取所述第一导电层和所述第二导电层之间的实际间距;通过所述实际间距以及所述第一导电层与所述第二导电层之间的标准间距,获取所述第一导电层与所述第二导电层之间的对准误差值。
另外,获取所述第一电阻和所述第二电阻后,还包括:通过所述第一电阻获取所述第一导电层在第一方向上的第一宽度;通过所述第二电阻获取所述第二导电层在所述第一方向上的第二宽度。
另外,所述第一导电层和所述第二导电层之间的所述实际间距的获取方法包括:通过所述第一距离、所述第一宽度和所述第二宽度,获取所述实际间距,且所述实际间距、所述第一距离、所述第一宽度和所述第二宽度满足:x=d-1/2(a+r),其中,x为所述实际间距,a为所述第一宽度,r为所述第二宽度,d为所述第一距离。
另外,获取所述第一宽度的方法包括:所述第一电阻与所述第一宽度具有第一对应关系,通过所述第一电阻和所述第一对应关系,计算所述第一宽度。
另外,所述第一导电层为栅极结构。
另外,获取所述第二宽度的方法包括:所述第二电阻与所述第二宽度具有第二对应关系,通过所述第二电阻和所述第二对应关系,计算所述第二宽度。
另外,所述第二导电层为导电接触结构。
另外,所述第二导电层在第一方向上的剖面形状为圆形,且所述第二对应关系为:R2=4ρ2L2/(πr2),其中,R2为所述第二电阻,ρ2为所述第二导电层的电阻率,L2为所述第二导电层在垂直于所述第一方向上的高度,r为所述第二宽度。
另外,所述第二导电层在所述第一方向的剖面形状为正方形,且所述第二对应关系为:R2=ρ2L2/r2,其中,R2为所述第二电阻,ρ2为所述第二导电层的电阻率,L2为所述第二导电层在垂直于所述第一方向上的高度,r为所述第二宽度。
另外,通过扫描电子显微镜获取所述第一距离。
另外,所述基底上具有对准标记;在获取所述第一导电层与所述第二导电层之间的对准误差值之前,还包括:获取所述对准标记在不同制程中的偏移值。
另外,所述对准标记与所述第一导电层和所述第二导电层具有对应关系,通过所述对准标记确定与所述对准标记对应的所述第一导电层和所述第二导电层。
本发明实施例还提供一种对准误差的测试系统,所述对准误差的测试系统适于执行如前所述的对准误差的测试方法;其特征在于,包括:第一获取模块、第二获取模块、第三获取模块和计算模块;所述第一获取模块适于获取所述第一距离;所述第二获取模块适于获取所述第一电阻和所述第二电阻;所述第三获取模块适于通过所述第一距离、所述第一电阻和所述第二电阻获取所述第一导电层与所述第二导电层之间的实际间距;所述计算模块适于通过所述实际间距以及所述第一导电层与所述第二导电层之间的标准间距,获取所述第一导电层与所述第二导电层之间的对准误差值。
本发明实施例还提供一种对准误差的调整方法,包括:根据如前所述的对准误差的测试方法获取的所述对准误差值,对黄光制程的工艺参数进行调整,以改变在后批次的所述基底上的所述第一导电层和所述第二导电层之间的所述实际间距。
本发明实施例还提供一种计算机可读存储介质,用于存储计算机程序,其特征在于,所述计算机程序程序被处理器执行时,实现如前所述的任一项所述的对准误差的测试方法。
与现有技术相比,本发明实施例提供的技术方案具有以下优点:
本发明实施例获取第一距离,第一距离为第一导电层的中心轴线与第二导电层的中心轴线的距离;获取第一导电层的第一电阻和第二导电层的第二电阻;通过第一电阻、第二电阻和第一距离,即可获取第一导电层和第二导电层之间的实际间距,并根据实际间距和标准间距就能够获得对准误差。因此,本发明实施例能够测试半导体结构上不同导电层之间对准误差,从而扩大对准误差的测试范围,还能够提高对准误差的测量的精确度。
另外,本发明实施例根据获取的对准误差值,对黄光制程的工艺参数进行调整,从而提高后续半导体结构的良率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制。
图1为一种半导体结构的示意图;
图2为另一种半导体结构的示意图;
图3为本发明实施例提供的对准误差的测试原理图;
图4为本发明实施例提供的基底的俯视图;
图5为本发明实施例提供的对准误差的测试流程图;
图6为本发明实施例提供的对准误差的测试系统的功能框图。
具体实施方式
由背景技术可知,亟需获得一种能够精确测试对准误差的方法。
参考图1,图1为一种半导体结构的示意图,包括基底23以及位于基底23上间隔设置的第一导电层21和第二导电层22。当出现较大的对准误差时,如果第一导电层21和第二导电层22距离太近,容易使得第一导电层21和第二导电层22发生短路,从而造成晶体管失效。
参考图2,图2一种半导体结构的示意图,包括基底43、位于基底43上间隔设置的第一导电层41和第二导电层42,以及位于基底43内的源/漏极44。当出现较大的对准误差时,如果第一导电层41和第二导电层42距离太远,容易导致第二导电层42不能完全位于源/漏极44上,导致电压传输出现问题,从而降低半导体结构的良率。
经分析发现,主要原因在于:目前通常在半导体结构表面,例如切割道上,形成对准标记,通过测量半导体结构表面的前一层对准标记与后一层对准标记之间的偏移值来获取对准误差。由于设置的对准标记的数量有限,且每一对准标记只能作为半导体结构内部的一定范围内的对准参照,而无法作为半导体结构中某些特定的局部结构的对准参照。因此,通过测量少数的对准标记的偏移值很难量测到半导体结构的所有区域的对准误差,也很难量测到某些特定的局部结构的对准误差。也就是说,通过目前量测对准标记的手段,检测到半导体结构上的区域数量有限,且对局部结构的对准误差的测量精度较差。
为解决上述问题,本发明实施例提供一种对准误差的测试方法,包括:通过获取第一导电层的第一电阻、第二导电层的第二电阻,以及第一导电层的中心轴线与第二导电层的中心轴线之间的第一距离,即可获取第一导电层和第二导电层之间的实际间距,并根据实际间距和标准间距就能够获得对准误差。因此,本发明实施例能够测试半导体结构上不同导电层之间对准误差,从而扩大对准误差的测试范围;另外,还能对局部结构内的相邻导电层的对准误差进行测试,进而提高局部结构对准误差的测量的精确度。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
本发明一实施例提供一种对准误差的测试方法,图3为对准误差的测试方法的原理图,图4为基底的俯视图,图5为准误差的测试流程图。以下将结合附图进行具体说明。
参考图3,提供基底10,基底10上具有间隔设置的第一导电层14和第二导电层13,第一导电层14和第二导电层13的排列方向为第一方向Y。
基底10的材料可以为硅或锗等半导体。基底10还包括源/漏极12,源/漏极12的材料可以为硅或锗等半导体,且半导体材料中还具有硼或磷等掺杂离子。
本实施例中,第一导电层14为栅极结构,栅极结构的材料可以为多晶硅或钨等导电材料。第二导电层13为导电接触结构,且第二导电层13为单层结构,第二导电层13的材料可以为多晶硅、铜或银等导电材料。值得注意的是,本实施例仅以栅极结构和导电接触结构作为示例,并不对第一导电层14和第二导电层13的具体类型进行限制。在其他实施例中,第一导电层和第二导电层可以为任意的两个导电结构。
第一导电层14和第二导电层13之间还具有介质层。介质层用于将第一导电层14和第二导电层13隔离开,以避免第一导电层14和第二导电层13电连接,从而发生漏电或短路等问题。
可以理解的是,若第一导电层14与第二导电层13的实际间距较大,则第二导电层13与源/漏极12的接触面可能发生偏移,从而降低第二导电层13与源/漏极12的接触效果;若第一导电层14与第二导电层13的实际间距较小,即第一导电层14与第二导电层13之间的介质层较薄,则第一导电层14与第二导电层13具有短路和漏电的风险,进而可能造成晶体管失效。而本实施例提供的对准误差的测试方法能够较为准确地测量出第一导电层14和第二导电层13之间的实际间距,通过实际间距与标准间距的对照,可以获得较为精确的对准误差。可以将对准误差反馈到在后批次的半导体结构的制造工艺中,从而调整工艺参数,以使在后批次的第一导电层14和第二导电层13能够具有较为合适的实际间距。
以下将对测试方法进行具体说明。
结合参考图3和图5,S1:获取第一距离d,第一距离d为第一导电层14在垂直于第一方向Y上的中心轴线与第二导电层13在垂直于第一方向Y上的中心轴线的距离。
相比于第一导电层14和第二导电层13在垂直于第一方向Y上的其他轴线,中心轴线的定位精度更高,且定位难度更低。
本实施例中,可以通过扫描电子显微镜来获取第一距离d。具体地,首先对半导体结构进行预处理,将其制成适于装入仪器样品座内的尺寸,并对半导体结构的表面进行清洗;将半导体结构放入仪器内后,选择合适的放大倍数,并将半导体结构的待测部位调整到视场中心,选择最佳条件拍摄;选取与待测长度接近的标尺分度,将其移到视场中心,并使得标尺分度方向与待测方向平行,聚焦后再次拍摄;根据放大倍数、标尺分度以及拍摄图像中的两个中心轴线的距离来获取第一距离d。
S2:获取第一导电层14的第一电阻和第二导电层13的第二电阻。具体地,对第一导电层14施加一定的电压,并测试在该电压下流经第一导电层14的电流。根据电压与电流,进而获取第一导电层14的第一电阻。对第二导电层13施加一定的电压,并测试在该电压下流经第二导电层13的电流。根据电压与电流,进而获取第二导电层13的第二电阻。
S3:获取第一导电层14的第一宽度a和第二导电层13的第二宽度r。具体地,通过第一电阻获取第一导电层14在第一方向Y上的第一宽度a;通过第二电阻获取第二导电层13在第一方向Y上的第二宽度r。
导电结构的电阻大小与导电结构的尺寸相关,一般地,导电结构的电阻越大,导电结构的尺寸越小;导电结构的电阻越小,导电结构的尺寸越大。因此,在获取到第一电阻和第二电阻的大小后,可以获取到第一导电层14的第一宽度a和第二导电层13的第二宽度r。
进一步地,获取第一宽度a的方法包括:第一电阻与第一宽度a具有第一对应关系,通过第一电阻和第一对应关系,计算第一宽度。可以理解的是,第一电阻与第一导电层14在垂直于第一方向Y上的高度、在第一方向Y上的横截面积以及材料的电阻率有关。具体地,可通过如下公式来表示:R1=ρ1L1/S1,其中,R1为第一电阻,ρ1为第一导电层14的电阻率,L1为第一导电层14在垂直于第一方向Y上的高度,S1为在第一方向Y上的横截面积。
一般地,第一导电层14的横截面为正方形或圆形。当第一导电层14的横截面为正方形时,R1=ρ1L1/a2;当第一导电层14的横截面为圆形时,R1=4ρ1L1/(πa2)。此时,通过R1、ρ1和L1,即可获得第一宽度a。另外,L1可以通过扫描电子显微镜来获取,ρ1则需根据第一导电层14的具体材料来确定。
可以理解的是,在其他实施例中,若第一导电层在第一方向上的第一宽度较大时,此时通过扫描电子显微镜也可以量测出较为准确的第一宽度。
进一步地,获取第二宽度r的方法包括:第二电阻与第二宽度r具有第二对应关系,通过第二电阻和第二对应关系,计算第二宽度r。可以理解的是,第二电阻与第二导电层13在垂直于第一方向Y上的高度、在第一方向Y上的横截面积以及材料的电阻率有关。具体地,可通过如下公式来表示:R2=ρ2L2/S2,其中,R2为第二电阻,ρ2为第二导电层13的电阻率,L2为第二导电层13在垂直于第一方向Y上的高度,S2为在第一方向Y上的横截面积。
在实际工艺中,第二导电层13的侧壁可能具有一定的倾斜度,从而使得第二导电层13顶面的面积大于第二导电层13的底面的面积。因此,利用上述公式计算出的横截面积S2不是第二导电层13顶面或底面的面积,而是第二导电层13在垂直于第一方向Y上的中间区域的横截面积。相比于顶面或底面,第二导电层13中间区域的横截面与第一导电层14的间距能够更为准确地反映二者之间的实际间距。
一般地,第二导电层13的横截面为正方形或圆形。当第二导电层13的横截面为正方形时,R2=ρ2L2/r2;当第二导电层13的横截面为圆形时,R2=4ρ2L2/(πr2)。此时,通过R2、ρ2和L2,即可获得第二宽度r。可以理解的时,获得的第二宽度r不是第二导电层13顶面或底面的宽度,而是第二导电层13中间区域的横截面的宽度。
S4:获取第一导电层14和第二导电层13之间的实际距离x。具体地,通过第一距离d、第一宽度a和第二宽度r,获取实际间距x,且实际间距x,第一距离d、第一宽度a和第二宽度r满足:x=d-1/2(a+r)。图3所示的a/2为第一宽度a的1/2,r/2为第二宽度r的1/2。
值得注意的是,若直接通过扫描电子显微镜从半导体结构的上方测试第二导电层13的宽度,则可能会获取到偏大的宽度值;若直接通过扫描电子显微镜获取第二导电层13和第一导电层14的间距,则可能会获取到偏小的间距值。而本实施例通过第二导电层13中间区域的横截面的宽度,进而获取第一导电层14与第二导电层13中间区域的横截面的间距,能够获得较为精确的实际间距。
S5:获取第一导电层14和第二导电层13之间的对准误差值。具体地,通过实际间距x以及第一导电层14与第二导电层13之间的标准间距,获取第一导电层14与第二导电层13之间的对准误差值。具体地,将实际间距x与标准间距相减,所获取的差值为对准误差值。
本实施例中,参考图4,图4为基底的俯视图,基底10上的切割道16上具有对准标记15;在获取第一导电层14与第二导电层13之间的对准误差值之前,还包括:获取对准标记15在不同制程中的偏移值。
具体地,通过扫描电子显微镜测量基底10上的对准标记15在第一导电层14制程中与第二导电层13中的位置偏差,获取对准标记15的偏移值,即可获得半导体结构中第一导电层14与第二导电层13之间的偏移值。
值得注意的是,对准标记15作为半导体结构上某一区域或某些结构的对准参照,本实施例中,对准标记15作为晶体管的对准参照,且该晶体管包括了第一导电层14和第二导电层13。由于对准标记15与晶体管具有对应关系,因此。对准标记15与第一导电层14和第二导电层13也具有对应关系。
在获取了对准标记15的偏移值后,则通过对准标记15确定与对准标记15对应的第一导电层14和第二导电层13。可以将通过对准标记15的测得的第一导电层14和第二导电层13之间的偏移值与通过本实施例中的方法测得的第一导电层14和第二导电层13的对准误差作为相互参照,以提高测试的准确性。另外,先通过对准标记15定位到半导体结构上的某一区域,再通过定位的区域,定位到相应的第一导电层14和第二导电层13,可以提高测试的效率。
综上所述,本实施例通过获取第一电阻、第二电阻和第一距离,即可获取第一导电层和第二导电层之间的实际间距,并根据实际间距和标准间距就能够获得对准误差。因此,本实施例能够扩大对准误差的测试范围;另外,还能提高局部区域和局部结构的对准误差的测量精确度。
本发明另一实施例提供一种对准误差的测试系统,对准误差的测试系统适于执行如前述实施例中的对准误差的测试方法。图6为本实施例提供的对准误差的测试系统的功能框图。参考图6,测试系统包括:第一获取模块31、第二获取模块32、第三获取模块33和计算模块34。
具体地,第一获取模块31适于获取第一距离,第一距离为第一导电层在垂直于第一方向上的中心轴线与第二导电层在垂直于第一方向上的中心轴线的距离。第一获取模块31包括扫描电子显微镜,通过扫描电子显微镜可获取第一距离。
第二获取模块32适于获取第一电阻和第二电阻。第二获取模块32包括电流表和电压表,通过电流表所获取到的电流值和电压表所获取到的电压值,获取第一电阻和第二电阻。
第三获取模块33适于通过第一距离、第一电阻和第二电阻获取第一导电层与第二导电层之间的实际间距。具体地,第三获取模块33根据第一电阻获取第一导电层的第一宽度,根据第二电阻获取第二导电层的第二宽度,并根据第一宽度、第二宽度和第一距离获取实际间距。
计算模块34适于通过实际间距以及第一导电层与第二导电层之间的标准间距,获取第一导电层与第二导电层之间的对准误差值。具体地,计算模块34将实际间距与标准间距相减,相减所得到的差值为对准误差值。
本发明又一实施例提供一种对准误差的调整方法,包括:
根据如前述的对准误差的测试方法获取的对准误差值,对黄光制程的工艺参数进行调整,以改变在后批次的基底上的第一导电层和第二导电层之间的实际间距。
换句话说,通过在前批次的第一导电层和第二导电层的对准误差值,可以对后续的生产工艺进行优化,从而降低第一导电层和第二导电层的对准误差程度,从而提高后续半导体结构的良率。
本发明再一实施例提供一种计算机可读存储介质,用于存储计算机程序,计算机程序程序被处理器执行时,实现前述实施例中的对准误差的测试方法。
可以理解的是,实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序存储在一个存储介质中,包括若干指令用以使得一个设备或处理器执行测试方法中的各个步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-0nly Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各自更动与修改,因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (15)
1.一种对准误差的测试方法,其特征在于,包括:
提供基底,所述基底上具有间隔设置的第一导电层和第二导电层,所述第一导电层和所述第二导电层的排列方向为第一方向;
获取第一距离,所述第一距离为所述第一导电层在垂直于所述第一方向上的中心轴线与所述第二导电层在垂直于所述第一方向上的中心轴线的距离;
获取所述第一导电层的第一电阻和所述第二导电层的第二电阻;
根据所述第一距离、所述第一电阻和所述第二电阻,获取所述第一导电层和所述第二导电层之间的实际间距;
通过所述实际间距以及所述第一导电层与所述第二导电层之间的标准间距,获取所述第一导电层与所述第二导电层之间的对准误差值。
2.根据权利要求1所述的对准误差的测试方法,其特征在于,获取所述第一电阻和所述第二电阻后,还包括:通过所述第一电阻获取所述第一导电层在所述第一方向上的第一宽度;通过所述第二电阻获取所述第二导电层在所述第一方向上的第二宽度。
3.根据权利要求2所述的对准误差的测试方法,其特征在于,所述第一导电层和所述第二导电层之间的所述实际间距的获取方法包括:通过所述第一距离、所述第一宽度和所述第二宽度,获取所述实际间距,且所述实际间距、所述第一距离、所述第一宽度和所述第二宽度满足:x=d-1/2(a+r),其中,x为所述实际间距,a为所述第一宽度,r为所述第二宽度,d为所述第一距离。
4.根据权利要求2所述的对准误差的测试方法,其特征在于,获取所述第一宽度的方法包括:所述第一电阻与所述第一宽度具有第一对应关系,通过所述第一电阻和所述第一对应关系,计算所述第一宽度。
5.根据权利要求4所述的对准误差的测试方法,其特征在于,所述第一导电层为栅极结构。
6.根据权利要求2所述的对准误差的测试方法,其特征在于,获取所述第二宽度的方法包括:所述第二电阻与所述第二宽度具有第二对应关系,通过所述第二电阻和所述第二对应关系,计算所述第二宽度。
7.根据权利要求6所述的对准误差的测试方法,其特征在于,所述第二导电层为导电接触结构。
8.根据权利要求6所述的对准误差的测试方法,其特征在于,所述第二导电层在所述第一方向上的剖面形状为圆形,且所述第二对应关系为:R2=4ρ2L2/(πr2),其中,R2为所述第二电阻,ρ2为所述第二导电层的电阻率,L2为所述第二导电层在垂直于所述第一方向上的高度,r为所述第二宽度。
9.根据权利要求6所述的对准误差的测试方法,其特征在于,所述第二导电层在所述第一方向的剖面形状为正方形,且所述第二对应关系为:R2=ρ2L2/r2,其中,R2为所述第二电阻,ρ2为所述第二导电层的电阻率,L2为所述第二导电层在垂直于所述第一方向上的高度,r为所述第二宽度。
10.根据权利要求1所述的对准误差的测试方法,其特征在于,通过扫描电子显微镜获取所述第一距离。
11.根据权利要求1所述的对准误差的测试方法,其特征在于,所述基底上具有对准标记;在获取所述第一导电层与所述第二导电层之间的所述对准误差值之前,还包括:
获取所述对准标记在不同制程中的偏移值。
12.根据权利要求11所述的对准误差的测试方法,其特征在于,所述对准标记与所述第一导电层和所述第二导电层具有对应关系,通过所述对准标记确定与所述对准标记对应的所述第一导电层和所述第二导电层。
13.一种对准误差的测试系统,所述对准误差的测试系统适于执行如权利要求1-12所述的对准误差的测试方法;其特征在于,包括:
第一获取模块、第二获取模块、第三获取模块和计算模块;
所述第一获取模块适于获取所述第一距离;
所述第二获取模块适于获取所述第一电阻和所述第二电阻;
所述第三获取模块适于通过所述第一距离、所述第一电阻和所述第二电阻获取所述第一导电层与所述第二导电层之间的所述实际间距;
所述计算模块适于通过所述实际间距以及所述第一导电层与所述第二导电层之间的所述标准间距,获取所述第一导电层与所述第二导电层之间的所述对准误差值。
14.一种对准误差的调整方法,其特征在于,包括:
根据如权利要求1-12所述的对准误差的测试方法获取的所述对准误差值,对黄光制程的工艺参数进行调整,以改变在后批次的所述基底上的所述第一导电层和所述第二导电层之间的所述实际间距。
15.一种计算机可读存储介质,用于存储计算机程序,其特征在于,所述计算机程序被处理器执行时,实现权利要求1-12任一项所述的对准误差的测试方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110336244.7A CN113093482B (zh) | 2021-03-29 | 2021-03-29 | 对准误差的测试方法、调整方法、测试系统和存储介质 |
PCT/CN2021/111778 WO2022205726A1 (zh) | 2021-03-29 | 2021-08-10 | 对准误差的测试方法、调整方法、测试系统和存储介质 |
US17/452,570 US11935797B2 (en) | 2021-03-29 | 2021-10-27 | Test method, adjustment method, test system, and storage medium for alignment error |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110336244.7A CN113093482B (zh) | 2021-03-29 | 2021-03-29 | 对准误差的测试方法、调整方法、测试系统和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113093482A CN113093482A (zh) | 2021-07-09 |
CN113093482B true CN113093482B (zh) | 2022-07-22 |
Family
ID=76670645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110336244.7A Active CN113093482B (zh) | 2021-03-29 | 2021-03-29 | 对准误差的测试方法、调整方法、测试系统和存储介质 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113093482B (zh) |
WO (1) | WO2022205726A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11935797B2 (en) | 2021-03-29 | 2024-03-19 | Changxin Memory Technologies, Inc. | Test method, adjustment method, test system, and storage medium for alignment error |
CN113093482B (zh) * | 2021-03-29 | 2022-07-22 | 长鑫存储技术有限公司 | 对准误差的测试方法、调整方法、测试系统和存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335229A (ja) * | 1997-06-04 | 1998-12-18 | Citizen Watch Co Ltd | マスクの合わせずれ評価用テストパターン |
US6393714B1 (en) * | 2000-02-25 | 2002-05-28 | Xilinx, Inc. | Resistor arrays for mask-alignment detection |
US6518606B1 (en) * | 1999-06-15 | 2003-02-11 | Oki Electric Industry Co, Ltd. | Semiconductor device permitting electrical measurement of contact alignment error |
US6693834B1 (en) * | 2002-08-28 | 2004-02-17 | Nanya Technology Corporation | Device and method for detecting alignment of bit lines and bit line contacts in DRAM devices |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498423B1 (ko) * | 1998-01-16 | 2005-09-08 | 삼성전자주식회사 | 전기저항 측정을 이용한 정렬 정도 측정방법 |
US6563320B1 (en) * | 2000-02-25 | 2003-05-13 | Xilinx, Inc. | Mask alignment structure for IC layers |
TW550758B (en) * | 2002-08-09 | 2003-09-01 | Nanya Technology Corp | Test key and test method for detecting whether the overlay of bit line contact and active area of DRAM is normal |
TW564512B (en) * | 2002-10-09 | 2003-12-01 | Nanya Technology Corp | Test key of detecting whether the overlay of gate structure and deep trench capacitor of DRAM with vertical transistors is normal and test method of the same |
TW574744B (en) * | 2002-12-27 | 2004-02-01 | Nanya Technology Corp | Misalignment test structure and method thereof |
WO2005019938A1 (en) * | 2003-08-26 | 2005-03-03 | Koninklijke Philips Electronics, N.V. | Proportional variable resistor structures to electrically measure mask misalignment |
CN100542947C (zh) * | 2007-10-12 | 2009-09-23 | 东南大学 | 微机电器件加工中不同导电层图形对准误差电学测试结构 |
KR20090098278A (ko) * | 2008-03-13 | 2009-09-17 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 테스트 패턴 |
CN102437067B (zh) * | 2010-09-29 | 2014-07-23 | 中国科学院微电子研究所 | 线宽测量方法 |
US9748327B2 (en) * | 2014-06-18 | 2017-08-29 | Intel Corporation | Pillar resistor structures for integrated circuitry |
CN211404455U (zh) * | 2020-04-15 | 2020-09-01 | 浙江驰拓科技有限公司 | 一种套刻精度测量装置 |
CN112320754B (zh) * | 2020-10-28 | 2023-09-29 | 东南大学 | 一种半导体导电薄膜线宽的在线测试结构及方法 |
CN113093482B (zh) * | 2021-03-29 | 2022-07-22 | 长鑫存储技术有限公司 | 对准误差的测试方法、调整方法、测试系统和存储介质 |
-
2021
- 2021-03-29 CN CN202110336244.7A patent/CN113093482B/zh active Active
- 2021-08-10 WO PCT/CN2021/111778 patent/WO2022205726A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335229A (ja) * | 1997-06-04 | 1998-12-18 | Citizen Watch Co Ltd | マスクの合わせずれ評価用テストパターン |
US6518606B1 (en) * | 1999-06-15 | 2003-02-11 | Oki Electric Industry Co, Ltd. | Semiconductor device permitting electrical measurement of contact alignment error |
US6393714B1 (en) * | 2000-02-25 | 2002-05-28 | Xilinx, Inc. | Resistor arrays for mask-alignment detection |
US6693834B1 (en) * | 2002-08-28 | 2004-02-17 | Nanya Technology Corporation | Device and method for detecting alignment of bit lines and bit line contacts in DRAM devices |
Also Published As
Publication number | Publication date |
---|---|
CN113093482A (zh) | 2021-07-09 |
WO2022205726A1 (zh) | 2022-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113093482B (zh) | 对准误差的测试方法、调整方法、测试系统和存储介质 | |
US11243475B2 (en) | Overlay measurement structures with variable width/pitch for measuring overlay errors | |
CN109884862B (zh) | 三维存储器曝光系统中套刻偏差的补偿装置及方法 | |
US6118137A (en) | Test structure responsive to electrical signals for determining lithographic misalignment of conductors relative to vias | |
CN113093475A (zh) | 套刻精度检测方法及套刻偏差补偿方法 | |
KR19990063186A (ko) | 소자 성능 측정에 의해 근접 효과를 정량화하는 방법 및 장치 | |
US4782288A (en) | Method for evaluating processing parameters in the manufacture of semiconductor devices | |
CN103065943A (zh) | 深沟槽刻蚀工艺的关键尺寸补偿方法 | |
KR20050002869A (ko) | 반도체 소자에서 피쳐 치수를 측정하는데 사용되는스케테로미트리 기반 계측 툴 교정 방법 및 구조 | |
US7777884B2 (en) | Method and system for optimizing sub-nanometer critical dimension using pitch offset | |
CN112882346B (zh) | 套刻补偿的方法及其系统 | |
JP2009270988A (ja) | 重ね合わせずれ量算出方法及び半導体装置の製造方法 | |
KR101328611B1 (ko) | 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법 | |
CN112949236A (zh) | 刻蚀偏差的计算方法以及计算系统 | |
CN116031243A (zh) | 通过测量电阻测量套刻误差的测试键结构及其测试方法 | |
US11935797B2 (en) | Test method, adjustment method, test system, and storage medium for alignment error | |
US7393616B2 (en) | Line end spacing measurement | |
US9506965B2 (en) | Alternately arranged overlay marks having asymmetric spacing and measurement thereof | |
US9157980B2 (en) | Measuring metal line spacing in semiconductor devices | |
JP2009076863A (ja) | 半導体装置の製造方法 | |
CN114167687B (zh) | 套刻误差动态抽样测量方法及装置 | |
KR20010058979A (ko) | 오버레이 버니어 및 그를 이용한 오버레이 측정 방법 | |
KR20040033621A (ko) | 반도체 소자의 임계치수 측정방법 | |
CN116414004A (zh) | 套刻偏差补偿方法 | |
KR100698075B1 (ko) | 반도체 소자의 테스트 패턴 및 패턴 쉬프트 측정방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |