CN116031243A - 通过测量电阻测量套刻误差的测试键结构及其测试方法 - Google Patents
通过测量电阻测量套刻误差的测试键结构及其测试方法 Download PDFInfo
- Publication number
- CN116031243A CN116031243A CN202310004558.6A CN202310004558A CN116031243A CN 116031243 A CN116031243 A CN 116031243A CN 202310004558 A CN202310004558 A CN 202310004558A CN 116031243 A CN116031243 A CN 116031243A
- Authority
- CN
- China
- Prior art keywords
- test
- hole
- calibration
- metal layer
- key structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供一种通过测量电阻测量套刻误差的测试键结构及其测试方法，包括标定测试键结构及检测测试键结构，标定测试键结构包括标定金属层及位于标定金属层上方的标定通孔，标定通孔内填充有导电材料；检测测试键结构包括自下而上依次设置的第一金属层、通孔层及第二金属层，通孔层包括多个间隔排布的测试通孔，测试通孔与标定通孔规格相同且填充有导电材料，第二金属层包括多个间隔排布的测试金属块，测试金属块与测试通孔一一对应连接。本发明通过WAT电学参数Rc对套刻对准进行定性和定量表征，能够有效增加套刻误差的精确度，优化套刻误差的检测方法，避免因光刻胶过厚而导致的套刻误差无法测量或者套刻误差太大导致的测量困难问题。
Description
技术领域
本发明属于半导体制造技术领域，涉及一种通过测量电阻测量套刻误差的测试键结构及其测试方法。
背景技术
在IC制造中，光刻是最复杂关键的一个工艺步骤，套刻精度是其中重要性能指标之一。随着集成电路制造中光刻工艺特征尺寸不断减小，对套刻精度的要求逐步提升。若套刻精度不符合设计规则，器件各层组件之间的电路不能准确连接，可能发生短路或断路的现象，从而导致生产良率和器件性能的损失。只有准确量测到真实的套刻误差，才能在后续的工艺中设法对其进行有效的补偿和修正。套刻误差(Overlay，简称OVL)是描述当前层与前层图案间套刻精准性的重要参数。在制造中，理想套刻误差的值为0，即每一光刻层之间都能够完全对准，但是由于工艺上的各种因素，基本无法达到理想的状态。
目前，套刻误差的测量方法主要为基于图像的套刻误差(Image-based overlay，简称IBO)和基于衍射的套刻误差(Diffraction-based overlay，简称DBO)，IBO基于具有图像识别和测量的高分辨率光学显微镜等专用设备对特定设计的套刻标识进行处理从而进行套刻误差测量，主要采用光的反射进行量测；DBO测量当前层和前一层上套叠的光栅衍射光，两层光栅衍射后的一阶衍射光的光强分布与两层光栅的相对位置偏移存在近似正弦的变化规律，并且在一定套刻误差区间存在近似线性的关系，通过检测±1阶衍射光的强度即可获得位移偏差，主要利用光的衍射原理。
现有的套刻误差测量方法，不论是IBO或者是DBO，采用的都是光学方法，即利用光学方法对套刻表示进行分析处理，通过前层于当层的套刻图案中心对称点的偏移得到套刻的偏移量。当处于过厚的光刻胶存在的情况下，会对基于光学原理的测量方法产生限制，导致套刻误差测量困难，如果偏移量的范围过大的情况下，无法进行准确地检测。
因此，如何提供一种通过测量电阻测量套刻误差的测试键结构及其测试方法，以实现利用光学测量方法之外的方法对套刻误差进行定性和定量的测量，成为本领域技术人员亟待解决的一个重要技术问题。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种通过测量电阻测量套刻误差的测试键结构及其测试方法，用于解决现有技术中采用光学测量方法检测套刻误差时若光刻胶层太厚或者套刻偏移量太大，光学方法无法准确套刻误差或测量困难的问题。
为实现上述目的及其他相关目的，本发明提供一种通过测量电阻测量套刻误差的测试键结构，包括：
标定测试键结构，包括标定金属层及位于所述标定金属层上方的标定通孔，所述标定通孔内填充有导电材料；
检测测试键结构，包括自下而上依次设置的第一金属层、通孔层及第二金属层，所述通孔层包括多个间隔排布的测试通孔，所述测试通孔与所述标定通孔规格相同且填充有所述导电材料，所述第二金属层包括多个间隔排布的测试金属块，所述测试金属块与所述测试通孔一一对应连接。
可选地，所述第一金属层的形状包括矩形。
可选地，所述通孔层包括第一测试通孔、第二测试通孔、第三测试通孔及第四测试通孔，所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔分别位于所述第一金属层的四个拐角。
可选地，所述第二金属层包括第一测试金属块、第二测试金属块、第三测试金属块及第四测试金属块，所述第一测试金属块位于所述第一测试通孔上方并覆盖所述第一测试通孔，所述第二测试金属块位于所述第二测试通孔的上表面并覆盖所述第二测试通孔，所述第三测试金属块位于所述第三测试通孔的上表面并覆盖所述第三测试通孔，所述第四测试金属块位于所述第四测试通孔的上表面并覆盖所述第四测试通孔。
本发明还提供一种通过测量电阻测量套刻误差的测试方法，包括以下步骤：
提供一标定测试键结构，所述标定测试键结构包括标定金属层及位于所述标定金属层上方的标定通孔，所述标定通孔内填充有导电材料；
基于所述标定测试键结构测试得到所述标定通孔的接触电阻值以作为标准接触电阻值；
提供一检测测试键结构，所述检测测试键结构包括自下而上依次设置的第一金属层、通孔层及第二金属层，所述通孔层包括多个间隔排布的测试通孔，所述测试通孔与所述标定通孔规格相同且填充有所述导电材料，所述第二金属层包括多个间隔排布的测试金属块，所述测试金属块与所述测试通孔一一对应连接；
基于所述检测测试键结构测试得到各所述测试通孔的实际接触电阻值；
将所述实际接触电阻值与所述标准接触电阻值进行对比以获得套刻误差。
可选地，所述第一金属层的形状包括矩形；所述通孔层包括第一测试通孔、第二测试通孔、第三测试通孔及第四测试通孔，所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔分别位于所述第一金属层的四个拐角；所述第二金属层包括第一测试金属块、第二测试金属块、第三测试金属块及第四测试金属块，所述第一测试金属块位于所述第一测试通孔上方并覆盖所述第一测试通孔，所述第二测试金属块位于所述第二测试通孔的上表面并覆盖所述第二测试通孔，所述第三测试金属块位于所述第三测试通孔的上表面并覆盖所述第三测试通孔，所述第四测试金属块位于所述第四测试通孔的上表面并覆盖所述第四测试通孔。
可选地，所述测试方法包括定性测量，将测试得到的所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔的实际接触电阻值与所述标准接触电阻值进行对比，根据是否存在差值判断所述通孔层的偏移方向。
可选地，若所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔中的三个通孔的实际接触电阻值与所述标准接触电阻值之间存在差值，另外一个通孔的实际接触电阻值与所述标准接触电阻值之间不存在差值，则判断所述通孔层在第一方向上及第二方向上均发生偏移；其中，所述第一方向平行于所述第一金属层的一相对两侧面，所述第二方向平行于所述第一金属层的另外一相对两侧面。
可选地，若所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔中的两个通孔的实际接触电阻值与所述标准接触电阻值之间存在差值，另外两个通孔的实际接触电阻值与所述标准接触电阻值之间不存在差值，则判断所述通孔层仅在所述第一方向上偏移或仅在所述第二方向上偏移；其中，所述第一方向平行于所述第一金属层的一相对两侧面，所述第二方向平行于所述第一金属层的另外一相对两侧面。
可选地，所述测试方法包括定量测量，将测试得到的所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔的实际接触电阻值与所述标准接触电阻值进行对比以获取差值，并根据差值的大小判断所述通孔层的偏移量。
如上所述，本发明的通过测量电阻测量套刻误差的测试键结构及其测试方法，通过WAT电学参数Rc对套刻对准进行定性和定量表征，能够有效增加套刻误差的精确度，优化套刻误差的检测方法，避免因光刻胶过厚而导致的套刻误差无法测量或者套刻误差太大导致的测量困难问题。
附图说明
图1显示为本发明的通过测量电阻测量套刻误差的测试键结构及其测试方法中标定测试键结构的俯视示意图。
图2显示为本发明的通过测量电阻测量套刻误差的测试键结构及其测试方法中检测测试键结构的剖面示意图。
图3显示为本发明的通过测量电阻测量套刻误差的测试键结构及其测试方法中检测测试键结构的俯视示意图。
图4显示为本发明的通过测量电阻测量套刻误差的测试键结构及其测试方法中流程示意图。
图5显示为本发明的通过测量电阻测量套刻误差的测试键结构及其测试方法中通孔层在第一方向上和第二方向上均偏移的其中一种情况时的结构的俯视示意图。
图6显示为本发明的通过测量电阻测量套刻误差的测试键结构及其测试方法中通孔层在第一方向上偏移的其中一种情况时的结构的俯视示意图。
图7显示为本发明的通过测量电阻测量套刻误差的测试键结构及其测试方法中通孔层在第二方向上偏移的其中一种情况时的结构的俯视示意图。
元件标号说明
1 标定测试键结构
11 标定金属层
12 标定通孔
2 检测测试键结构
21 第一金属层
22 通孔层
221 第一测试通孔
222 第二测试通孔
223 第三测试通孔
224 第四测试通孔
23 第二金属层
231 第一测试金属块
232 第二测试金属块
233 第三测试金属块
234 第四测试金属块
24 介质层
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
发明人在实际工作过程中发现，现有的套刻误差测量方法(IBO或DBO)均利用光学原理对套刻标识进行分析处理，在当处于过厚的光刻胶存在的情况下，会对基于光学原理的测量方法产生限制，导致套刻误差测量困难，如果偏移量的范围过大的情况下，现有的方法均无法进行准确地检测。针对上述技术问题，发明人经过不断尝试与实践后发现，可以采取一种新的测试方法，即构建套刻误差的测试键结构，通过晶圆接收测试(WaferAcceptance Test，简称WAT)电学参数接触电阻值(Rc)来对套刻误差进行定性和定量表征，在后续的工艺中设法对其进行有效的补偿和修正，从而使上层Via与下层Metal对准，从而提高器件的良率及性能稳定性。
实施例一
本实施例提供一种通过测量电阻测量套刻误差的测试键结构，包括标定测试键结构1及检测测试键结构2。
具体的，请参阅图1，显示为所述标定测试键结构1的俯视图，所述标定测试键结构1包括标定金属层11及位于所述标定金属层11上方的标定通孔12，所述标定通孔12内填充有导电材料；
具体的，请参阅图2，显示为所述检测测试键结构2的剖面示意图，所述检测测试键结构2包括自下而上依次设置的第一金属层21、通孔层22及第二金属层23，所述通孔层22包括多个间隔排布的测试通孔，所述测试通孔与所述标定通孔12规格相同且填充有所述导电材料，所述第二金属层23包括多个间隔排布的测试金属块，所述测试金属块与所述测试通孔一一对应连接。
作为示例，所述检测测试键结构2还包括介质层24，所述介质层24位于所述第一金属层21及所述第二金属层23之间，并环绕所述通孔层22，主要起绝缘作用。
作为示例，所述第一金属层21的形状包括矩形。鉴于半导体结构中金属层的常见形状为矩形，本实施例中所述第一金属层21的形状包括矩形，实际应用时，可根据半导体结构中的具体形状作出合适调整。
作为示例，请参阅图3，显示为所述检测测试键结构2的俯视示意图，所述通孔层22包括第一测试通孔221、第二测试通孔222、第三测试通孔223及第四测试通孔224，所述第一测试通孔221、所述第二测试通孔222、所述第三测试通孔223及所述第四测试通孔224分别位于所述第一金属层21的四个拐角，上述四个测试瞳孔的边长均为d。
作为示例，所述第二金属层23包括第一测试金属块231、第二测试金属块232、第三测试金属块233及第四测试金属块234，所述第一测试金属块231位于所述第一测试通孔221上方并覆盖所述第一测试通孔221，所述第二测试金属块232位于所述第二测试通孔222的上表面并覆盖所述第二测试通孔222，所述第三测试金属块233位于所述第三测试通孔223的上表面并覆盖所述第三测试通孔223，所述第四测试金属块234位于所述第四测试通孔224的上表面并覆盖所述第四测试通孔224。优选的，所述第一金属块231至所述第四金属块的面积相等，避免对所述通孔层22的接触电阻值的测量导致不必要的影响。
本实施例的通过测量电阻测量套刻误差的测试键结构，包括标定测试键结构及检测测试件结构，通过以标定测试键结构的接触电阻值为基准，判断通孔层中各通孔的接触电阻值是都产生偏差以判断通孔层是否偏移以及偏移量的大小，避免采用光学方法来检测套刻误差，在光刻胶层厚度过大以及偏移范围较大的情况下均可以准确检测套刻误差，方法简单且不需要采用专门的测试设备来检测套刻误差，不会产生额外的设备成本。
实施例二
本实施例提供一种通过测量电阻测量套刻误差的测试键结构的测试方法，请参阅图4，显示为本实施例的测试方法的步骤流程图。具体包括以下步骤：
S1：提供一标定测试键结构，所述标定测试键结构包括标定金属层及位于所述标定金属层上方的标定通孔，所述标定通孔内填充有导电材料；
S2：基于所述标定测试键结构测试得到所述标定通孔的接触电阻值以作为标准接触电阻值；
S3：提供一检测测试键结构，所述检测测试键结构包括自下而上依次设置的第一金属层、通孔层及第二金属层，所述通孔层包括多个间隔排布的测试通孔，所述测试通孔与所述标定通孔规格相同且填充有所述导电材料，所述第二金属层包括多个间隔排布的测试金属块，所述测试金属块与所述测试通孔一一对应连接；
S4：基于所述检测测试键结构测试得到各所述测试通孔的实际接触电阻值；
S5：将所述实际接触电阻值与所述标准接触电阻值进行对比以获得套刻误差。
再请参阅图1，执行步骤S1，提供一标定测试键结构1，所述标定测试键结构1包括标定金属层11及位于所述标定金属层11上方的标定通孔12，所述标定通孔12内填充有导电材料。本实施例中，所述标定通孔12在水平方向上的截面为正方形，边长为d，所述填充材料为常规导电材料，如Al、Cu等金属材料。
执行步骤S2，基于所述标定测试键结构1测试得到所述标定通孔12的接触电阻值以作为标准接触电阻值，本实施例中所述标定通孔12的标准接触电阻值记为Rc；
再请参阅图3，执行步骤S3，提供一检测测试键结构2，所述检测测试键结构2包括自下而上依次设置的第一金属层21、通孔层22及第二金属层23，所述通孔层22包括多个间隔排布的测试通孔，所述测试通孔与所述标定通孔12规格相同且填充有所述导电材料，所述第二金属层23包括多个间隔排布的测试金属块，所述测试金属块与所述测试通孔一一对应连接。本实施例中，所述测定通孔均为边长为d的正方形。
作为示例，所述第一金属层21的形状包括矩形；所述通孔层22包括第一测试通孔221、第二测试通孔222、第三测试通孔223及第四测试通孔224，所述第一测试通孔221、所述第二测试通孔222、所述第三测试通孔223及所述第四测试通孔224分别位于所述第一金属层21的四个拐角；所述第二金属层23包括第一测试金属块231、第二测试金属块232、第三测试金属块233及第四测试金属块234，所述第一测试金属块231位于所述第一测试通孔221上方并覆盖所述第一测试通孔221，所述第二测试金属块232位于所述第二测试通孔222的上表面并覆盖所述第二测试通孔222，所述第三测试金属块233位于所述第三测试通孔223的上表面并覆盖所述第三测试通孔223，所述第四测试金属块234位于所述第四测试通孔224的上表面并覆盖所述第四测试通孔224。
执行步骤S4，基于所述检测测试键结构2测试得到各所述测试通孔的实际接触电阻值，所述第一测试通孔221、所述第二测试通孔222、所述第三测试通孔223及所述第四测试通孔224的实际接触电阻值分别记为R1、R2、R3及R4。
执行步骤S5，将所述实际接触电阻值与所述标准接触电阻值进行对比以获得套刻误差。
作为示例，所述测试方法包括定性测量，将测试得到的所述第一测试通孔221、所述第二测试通孔222、所述第三测试通孔223及所述第四测试通孔224的实际接触电阻值与所述标准接触电阻值进行对比，根据是否存在差值判断所述通孔层22的偏移方向。
作为示例，若所述第一测试通孔221、所述第二测试通孔222、所述第三测试通孔223及所述第四测试通孔224中的三个通孔的实际接触电阻值与所述标准接触电阻值之间存在差值，另外一个通孔的实际接触电阻值与所述标准接触电阻值之间不存在差值，则判断所述通孔层22在(x方向)上及第二方向(y方向)上均发生偏移；其中，所述第一方向平行于所述第一金属层21的一相对两侧面，所述第二方向平行于所述第一金属层21的另外一相对两侧面。
具体的，请参阅图5，显示为所述通孔层22在第一方向上和第二方向上均偏移的其中一种情况时的结构的俯视示意图，即所述通孔层22中的第一测试通孔221、第二测试通孔222及第三测试通孔223的实际接触电阻值与标准电阻值之间存在差值，第四测试通孔224的实际接触电阻值与标准测试电阻值之间不存在差值，意味着所述通孔层22在x方向上和y方向上均产生偏移，图5中显示的是所述通孔层22向着-x方向偏移x1，向着-y的方向偏移y1的情形。
作为示例，若所述第一测试通孔221、所述第二测试通孔222、所述第三测试通孔223及所述第四测试通孔224中的两个通孔的实际接触电阻值与所述标准接触电阻值之间存在差值，另外两个通孔的实际接触电阻值与所述标准接触电阻值之间不存在差值，则判断所述通孔层22仅在所述第一方向上偏移或仅在所述第二方向上偏移；其中，所述第一方向平行于所述第一金属层21的一相对两侧面，所述第二方向平行于所述第一金属层21的另外一相对两侧面。
具体的，请参阅图6，显示为所述通孔层22在第一方向上偏移的其中一种情况时的结构的俯视示意图，即所述通孔层22中的第一测试通孔221及第三测试通孔223的实际接触电阻值与所述标准接触电阻值之间存在差值，第二测试通孔222及第四测试通孔224的实际接触电阻值与标准接触电阻值之间不存在差值，意味着所述通孔层22在x方向上产生偏移，图6显示的是所述通孔层22向着-x方向偏移x2的情形。
请参阅图7，显示为所述通孔层22在第二方向上偏移的其中一种情况时的结构的俯视示意图，即所述通孔层22中的第三测试通孔223及第四测试通孔224的实际接触电阻值与所述标准接触电阻值之间存在差值，第一测试通孔221及第二测试通孔222的实际接触电阻值与标准接触电阻值之间不存在差值，意味着所述通孔层22在y方向上产生偏移，图6显示的是所述通孔层22向着y方向偏移y2的情形。
本实施例的通过测量电阻测量套刻误差的测试键结构的测试方法，通过WAT电学参数Rc对套刻对准进行定性表征，能够检测通孔层的偏移方向，从而有效增加套刻误差的精确度，优化套刻误差的检测方法，避免因光刻胶过厚而导致的套刻误差无法测量或者套刻误差太大导致的测量困难问题。
实施例三
本实施例提供一种通过测量电阻测量套刻误差的测试键结构的测试方法，与实施例二的区别在于，实施例二中展示的是如何对套刻误差进行定性测量，而本实施例进一步展示如何对套刻误差进行定量测量，请参阅图4，显示为本实施例的测试方法的步骤流程图。具体包括步骤S1至步骤S5。
作为示例，所述测试方法包括定量测量，将测试得到的所述第一测试通孔221、所述第二测试通孔222、所述第三测试通孔223及所述第四测试通孔224的实际接触电阻值与所述标准接触电阻值进行对比以获取差值，并根据差值的大小判断所述通孔层22的偏移量。
具体的，再请参阅图3，所述通孔层22在完全对准的情况下，即套刻误差为零时，所述第一通孔的测试接触电阻值R1、所述第二通孔的测试接触电阻值R2、所述第三通孔的测试接触电阻值R3及所述第四通孔的测试接触电阻值R4相等，均等于所述标准接触电阻值Rc，即R1＝R2＝R3＝R4＝Rc。
再请参阅图5，所述通孔层22向着-x方向偏移x1，向着-y的方向偏移y1，此时，R1≠Rc、R2≠Rc、R3≠Rc，R4＝Rc，R1、R2、R3与Rc之间的差值分别为ΔR2、ΔR2、ΔR3，其中，ΔR1＝R1-Rc、ΔR2＝R2-Rc、ΔR3＝R3-Rc，其中，在理想情况下，根据电阻定律Rc＝(ρl)/S，S＝d2，在偏移情况下，根据电阻定律ΔR＝(ρl)/ΔS，ΔS＝S-(d-x1)(d-y1)，其中ρ为通孔中填充材料的电阻率，l为通孔的长度，S为完全对准时通孔与第一金属层21的接触面积，ΔS为所述通孔层22偏移时产生的接触面积偏移量。基于上述计算公式，根据ΔR1计算得到所述通孔层22在第一方向及第二方向上的大概偏移量(x1，y1)，其中x1与y1之间成函数关系，而根据ΔR2及ΔR3则能够准确得到所述通孔层22的准确偏移量，即根据ΔR2能够计算得到所述通孔层22在第二方向上的偏移量y1，根据ΔR3能够计算得到所述通孔层22在第一方向上的偏移量x1，从而实现所述通孔层的定量测量。
本实施例的通过测量电阻测量套刻误差的测试键结构的测试方法，通过WAT电学参数Rc对套刻对准进行定量表征，能够检测通孔层的偏移量，从而有效增加套刻误差的精确度，优化套刻误差的检测方法，避免因光刻胶过厚而导致的套刻误差无法测量或者套刻误差太大导致的测量困难问题。
综上所述，本发明的通过测量电阻测量套刻误差的测试键结构的测试方法，通过WAT电学参数Rc对套刻对准进行定性和定量表征，能够检测通孔层的偏移两，从而有效增加套刻误差的精确度，优化套刻误差的检测方法，避免因光刻胶过厚而导致的套刻误差无法测量或者套刻误差太大导致的测量困难问题。本发明的通过测量电阻测量套刻误差的测试键结构，通过以标定测试键结构的接触电阻值为基准，方法简单且不需要采用专门的测试设备来检测套刻误差，不会产生额外的设备成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种通过测量电阻测量套刻误差的测试键结构，其特征在于，包括：
标定测试键结构，包括标定金属层及位于所述标定金属层上方的标定通孔，所述标定通孔内填充有导电材料；
检测测试键结构，包括自下而上依次设置的第一金属层、通孔层及第二金属层，所述通孔层包括多个间隔排布的测试通孔，所述测试通孔与所述标定通孔规格相同且填充有所述导电材料，所述第二金属层包括多个间隔排布的测试金属块，所述测试金属块与所述测试通孔一一对应连接。
2.根据权利要求1所述的通过测量电阻测量套刻误差的测试键结构，其特征在于：所述第一金属层的形状包括矩形。
3.根据权利要求2所述的通过测量电阻测量套刻误差的测试键结构，其特征在于：所述通孔层包括第一测试通孔、第二测试通孔、第三测试通孔及第四测试通孔，所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔分别位于所述第一金属层的四个拐角。
4.根据权利要求3所述的通过测量电阻测量套刻误差的测试键结构，其特征在于：所述第二金属层包括第一测试金属块、第二测试金属块、第三测试金属块及第四测试金属块，所述第一测试金属块位于所述第一测试通孔上方并覆盖所述第一测试通孔，所述第二测试金属块位于所述第二测试通孔的上表面并覆盖所述第二测试通孔，所述第三测试金属块位于所述第三测试通孔的上表面并覆盖所述第三测试通孔，所述第四测试金属块位于所述第四测试通孔的上表面并覆盖所述第四测试通孔。
5.一种通过测量电阻测量套刻误差的测试方法，其特征在于，包括以下步骤：
提供一标定测试键结构，所述标定测试键结构包括标定金属层及位于所述标定金属层上方的标定通孔，所述标定通孔内填充有导电材料；
基于所述标定测试键结构测试得到所述标定通孔的接触电阻值以作为标准接触电阻值；
提供一检测测试键结构，所述检测测试键结构包括自下而上依次设置的第一金属层、通孔层及第二金属层，所述通孔层包括多个间隔排布的测试通孔，所述测试通孔与所述标定通孔规格相同且填充有所述导电材料，所述第二金属层包括多个间隔排布的测试金属块，所述测试金属块与所述测试通孔一一对应连接；
基于所述检测测试键结构测试得到各所述测试通孔的实际接触电阻值；
将所述实际接触电阻值与所述标准接触电阻值进行对比以获得套刻误差。
6.根据权利要求5所述的通过测量电阻测量套刻误差的测试方法，其特征在于：所述第一金属层的形状包括矩形；所述通孔层包括第一测试通孔、第二测试通孔、第三测试通孔及第四测试通孔，所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔分别位于所述第一金属层的四个拐角；所述第二金属层包括第一测试金属块、第二测试金属块、第三测试金属块及第四测试金属块，所述第一测试金属块位于所述第一测试通孔上方并覆盖所述第一测试通孔，所述第二测试金属块位于所述第二测试通孔的上表面并覆盖所述第二测试通孔，所述第三测试金属块位于所述第三测试通孔的上表面并覆盖所述第三测试通孔，所述第四测试金属块位于所述第四测试通孔的上表面并覆盖所述第四测试通孔。
7.根据权利要求6所述的通过测量电阻测量套刻误差的测试方法，其特征在于：所述测试方法包括定性测量，将测试得到的所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔的实际接触电阻值与所述标准接触电阻值进行对比，根据是否存在差值判断所述通孔层的偏移方向。
8.根据权利要求7所述的通过测量电阻测量套刻误差的测试方法，其特征在于：若所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔中的三个通孔的实际接触电阻值与所述标准接触电阻值之间存在差值，另外一个通孔的实际接触电阻值与所述标准接触电阻值之间不存在差值，则判断所述通孔层在第一方向上及第二方向上均发生偏移；其中，所述第一方向平行于所述第一金属层的一相对两侧面，所述第二方向平行于所述第一金属层的另外一相对两侧面。
9.根据权利要求7所述的通过测量电阻测量套刻误差的测试方法，其特征在于：若所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔中的两个通孔的实际接触电阻值与所述标准接触电阻值之间存在差值，另外两个通孔的实际接触电阻值与所述标准接触电阻值之间不存在差值，则判断所述通孔层仅在所述第一方向上偏移或仅在所述第二方向上偏移；其中，所述第一方向平行于所述第一金属层的一相对两侧面，所述第二方向平行于所述第一金属层的另外一相对两侧面。
10.根据权利要求6所述的通过测量电阻测量套刻误差的测试方法，其特征在于：所述测试方法包括定量测量，将测试得到的所述第一测试通孔、所述第二测试通孔、所述第三测试通孔及所述第四测试通孔的实际接触电阻值与所述标准接触电阻值进行对比以获取差值，并根据差值的大小判断所述通孔层的偏移量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310004558.6A CN116031243A (zh) | 2023-01-03 | 2023-01-03 | 通过测量电阻测量套刻误差的测试键结构及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310004558.6A CN116031243A (zh) | 2023-01-03 | 2023-01-03 | 通过测量电阻测量套刻误差的测试键结构及其测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116031243A true CN116031243A (zh) | 2023-04-28 |
Family
ID=86090850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310004558.6A Pending CN116031243A (zh) | 2023-01-03 | 2023-01-03 | 通过测量电阻测量套刻误差的测试键结构及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116031243A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116864490A (zh) * | 2023-07-04 | 2023-10-10 | 深圳市美浦森半导体有限公司 | 沟槽mosfet的接触孔光刻对准精度监测结构及方法 |
-
2023
- 2023-01-03 CN CN202310004558.6A patent/CN116031243A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116864490A (zh) * | 2023-07-04 | 2023-10-10 | 深圳市美浦森半导体有限公司 | 沟槽mosfet的接触孔光刻对准精度监测结构及方法 |
| CN116864490B (zh) * | 2023-07-04 | 2024-04-02 | 深圳市美浦森半导体有限公司 | 沟槽mosfet的接触孔光刻对准精度监测结构及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617340A (en) | Method and reference standards for measuring overlay in multilayer structures, and for calibrating imaging equipment as used in semiconductor manufacturing | |
| US5699282A (en) | Methods and test structures for measuring overlay in multilayer devices | |
| US5857258A (en) | Electrical test structure and method for measuring the relative locations of conductive features on an insulating substrate | |
| US4386459A (en) | Electrical measurement of level-to-level misalignment in integrated circuits | |
| US8592287B2 (en) | Overlay alignment mark and method of detecting overlay alignment error using the mark | |
| US5602492A (en) | Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate | |
| US5383136A (en) | Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate | |
| KR20000006182A (ko) | 물결무늬패턴을사용한오버레이측정법 | |
| US4571538A (en) | Mask alignment measurement structure for semiconductor fabrication | |
| ITVI20100159A1 (it) | Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati | |
| US4437760A (en) | Reusable electrical overlay measurement circuit and process | |
| US6948149B2 (en) | Method of determining the overlay accuracy of multiple patterns formed on a semiconductor wafer | |
| CN116031243A (zh) | 通过测量电阻测量套刻误差的测试键结构及其测试方法 | |
| KR100490277B1 (ko) | 얼라인먼트에러측정방법및얼라인먼트에러측정패턴 | |
| CN113093482B (zh) | 对准误差的测试方法、调整方法、测试系统和存储介质 | |
| US9252202B2 (en) | Test structure and method for determining overlay accuracy in semiconductor devices using resistance measurement | |
| US6383827B1 (en) | Electrical alignment test structure using local interconnect ladder resistor | |
| US6649932B2 (en) | Electrical print resolution test die | |
| US6987053B2 (en) | Method of evaluating reticle pattern overlay registration | |
| US9568842B2 (en) | Overlay operation method and overlay control method | |
| US6423555B1 (en) | System for determining overlay error | |
| US6623996B2 (en) | Method of measuring contact alignment in a semiconductor device including an integrated circuit | |
| KR100587638B1 (ko) | 오버레이 버니어 및 그를 이용한 오버레이 측정 방법 | |
| US9506965B2 (en) | Alternately arranged overlay marks having asymmetric spacing and measurement thereof | |
| US7376920B2 (en) | Method to monitor critical dimension of IC interconnect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |