CN116864490B - 沟槽mosfet的接触孔光刻对准精度监测结构及方法 - Google Patents

沟槽mosfet的接触孔光刻对准精度监测结构及方法 Download PDF

Info

Publication number
CN116864490B
CN116864490B CN202310814846.8A CN202310814846A CN116864490B CN 116864490 B CN116864490 B CN 116864490B CN 202310814846 A CN202310814846 A CN 202310814846A CN 116864490 B CN116864490 B CN 116864490B
Authority
CN
China
Prior art keywords
contact hole
strip
trench
shaped
photoetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310814846.8A
Other languages
English (en)
Other versions
CN116864490A (zh
Inventor
张光亚
何昌
朱勇华
杨勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen City Meipusen Semiconductor Co ltd
Original Assignee
Shenzhen City Meipusen Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen City Meipusen Semiconductor Co ltd filed Critical Shenzhen City Meipusen Semiconductor Co ltd
Priority to CN202310814846.8A priority Critical patent/CN116864490B/zh
Publication of CN116864490A publication Critical patent/CN116864490A/zh
Application granted granted Critical
Publication of CN116864490B publication Critical patent/CN116864490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了沟槽MOSFET的接触孔光刻对准精度监测结构，包括由环形沟槽和长条形接触孔分割形成的两个条形电阻测试结构，所述两个条形电阻的长度相等，宽度分别为W1和W2，且W2大于W1，所述两个条形电阻的长度由源区光刻层的版图决定，源区的左右边界为环形沟槽的中轴线位置，所述两个条形电阻的宽度由沟槽光刻层版图和接触孔光刻层版图决定，所述两个条形电阻的宽度为所述长条形接触孔至左、右沟槽的距离，所述环形沟槽位于体区之中。本发明还公开了沟槽MOSFET的接触孔光刻对准精度监测方法，本发明具备实现可以更灵敏、更准确的监测沟槽MOSFET的接触孔光刻的对准精度情况等优点。

Description

沟槽MOSFET的接触孔光刻对准精度监测结构及方法
技术领域
本发明涉及芯片半导体技术领域，具体为沟槽MOSFET的接触孔光刻对准精度监测结构及方法。
背景技术
MOSFET芯片是半导体芯片的一种，沟槽MOSFET是一种重要的MOSFET芯片，沟槽MOSFET芯片的加工过程包括光刻、刻蚀、离子注入、扩散等工艺步骤，其中光刻工艺包括若干次光刻，其中最关键的光刻工艺包括沟槽光刻和接触孔光刻，分别用以形成MOSFET的沟槽和接触孔。
接触孔是沟槽MOSFET中的关键结构，普遍采用的工艺方法是在接触孔光刻之后采用刻蚀工艺形成穿透介质层和源区、到达体区之中的浅槽式接触孔，当接触孔光刻出现偏移时，会导致接触孔距离左、右沟槽的距离不等，当接触孔距离左侧或右侧的沟槽太近，会导致MOSFET的源极与栅极之间漏电流变大，以及MOSFET芯片的雪崩特性(EAS)变差。
图1为沟槽MOSFET中，接触孔光刻没有出现偏移时的剖面结构示意图(仅展示了一个元胞的剖面结构，下文同)，接触孔至左、右侧沟槽的距离L、R相等；
图2为沟槽MOSFET中，接触孔光刻出现较小偏移时的剖面结构示意图，L大于R；
图3为沟槽MOSFET中，接触孔光刻出现严重偏移的剖面结构示意图，L远远大于R(从示意图可见，接触孔向右侧偏移，导致接触孔距离右侧沟槽的距离R非常小)，在这种情况下，MOSFET的源极与栅极之间的漏电流会变大，MOSFET芯片的雪崩特性(EAS)会变差。
目前，监测沟槽MOSFET的接触孔光刻是否存在偏移的方法为，在WAT工序测试MOSFET的源极与栅极之间的漏电流(Igss)，这种方法的弊端是，只有当接触孔光刻出现严重偏移时，Igss才会有所体现，而这种情况下MOSFET芯片的参数和性能都已经显著退化而无法使用了，另一方面，Igss作为一项综合参数不仅受接触孔光刻的对准偏差的影响，也会受其它工艺因素的影响，也就是说这种监测方法受其它因素的干扰，不能完全反映接触孔光刻的对准精度。
备注：WAT是Wafer Acceptance Test(晶圆允收测试)的简称，即在晶圆完成前段主要工艺步骤之后、在晶圆出货之前做相关的测试和判断。
本发明提出一种监测结构和监测方法，可以更灵敏、更准确的监测沟槽MOSFET的接触孔光刻的对准精度情况。
发明内容
本发明提供了沟槽MOSFET的接触孔光刻对准精度监测结构及方法，可以更灵敏、更准确的监测沟槽MOSFET的接触孔光刻的对准精度情况，解决了现有技术中监测方法受其它因素的干扰，不能完全反映接触孔光刻的对准精度的问题。
为实现上述目的，本发明提供如下技术方案：沟槽MOSFET的接触孔光刻对准精度监测结构，包括由环形沟槽和长条形接触孔分割形成的两个条形电阻测试结构，所述两个条形电阻的长度相等，宽度分别为W1和W2，且W2大于W1，所述两个条形电阻的长度由源区光刻层的版图决定，源区的左右边界为环形沟槽的中轴线位置，所述两个条形电阻的宽度由沟槽光刻层版图和接触孔光刻层版图决定，所述两个条形电阻的宽度为所述长条形接触孔至左、右沟槽的距离，所述环形沟槽位于体区之中。
优选地，所述W2的尺寸为W1的N倍，W1的尺寸为待监测的沟槽MOSFET的芯片元胞区的接触孔至邻近沟槽的距离，N为大于或等于5的整数。
优选地，所述条形电阻的长度大于W1和W2，所述条形电阻的长度为W2的10～20倍。
优选地，所述长条形接触孔的两端超出所述源区的边界，超出的尺寸不小于0.5微米。
优选地，所述左侧条形电阻由两端的接触孔引出，分别连接至金属电极；所述右侧条形电阻由两端的接触孔引出，分别连接至金属电极，所述长条形接触孔采用金属覆盖但不连接至任何电极。
为了解决该技术问题，本发明提供沟槽MOSFET的接触孔光刻对准精度监测方法，包括如下步骤：在WAT工序，采用电学测试方法连接所述金属电极，分别测试获取左侧条形电阻和右侧条形电阻的阻值R1和R2，随后计算二者的比值即R2/R1；
当R2/R1大于或等于2N+1时，接触孔光刻向左出现了不可忽略的偏移。
与现有技术相比，本发明的有益效果是：
本发明提出的采用测试对比两个条形电阻的阻值的方式，监测接触孔光刻对准偏差的方法，即在WAT工序采用电学特性测试方法监测接触孔光刻的对准偏差，不同于行业里其他的方法(比如测试Igss的方法)，本方法测试获取的条形电阻的阻值之比值R2/R1完全由接触孔光刻的对准偏差定量决定，因此本发明的监测方法比现有方法能更准确、更灵敏的监测接触孔光刻的对准偏差。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明现有技术中接触孔光刻没有出现偏移时的剖面结构示意图；
图2为本发明现有技术中接触孔光刻出现较小偏移时的剖面结构示意图；
图3为本发明现有技术中接触孔光刻出现严重偏移的剖面结构示意图；
图4为本发明沟槽MOSFET的接触孔光刻对准精度监测结构平面结构示意图；
图5为本发明沟槽MOSFET的接触孔光刻对准精度监测结构监测接触孔光刻向右出现偏移的监测结构示意图；
图6为本发明沟槽MOSFET的接触孔光刻对准精度监测结构沿Y方向的剖面结构。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
本发明以监测接触孔光刻向左出现偏移的监测结构为例，陈述所述监测结构和方法。
本发明第一实施例提供沟槽MOSFET的接触孔光刻对准精度的监测结构，请参阅图4，图4为本发明监测结构的平面结构示意图所示，所述监测结构包括由环形沟槽1和长条形接触孔7.3分割形成的两个条形电阻测试结构(左侧条形电阻和右侧条形电阻)，所述两个条形电阻的长度相等(H1)，宽度分别为W1和W2，W2大于W1，所述两个条形电阻的长度(H1)由源区光刻层的版图决定，所述源区5的左右边界为环形沟槽1的中轴线位置，所述两个条形电阻的宽度(W1、W2)由沟槽光刻层版图和接触孔光刻层版图决定即所述长条形接触孔7.3至左、右沟槽的距离，所述环形沟槽1位于体区4之中；
W2的尺寸为W1的N倍，W1的尺寸为待监测的沟槽MOSFET的芯片元胞区的接触孔至邻近沟槽的距离；N优选为大于或等于5的整数，N优选为5～10；所述条形电阻的长度H1远远大于W1和W2；优选的，条形电阻的长度H1为W2的10～20倍；所述长条形接触孔7.3的两端超出所述源区5的边界，超出的尺寸Y不小于0.5微米；所述左侧条形电阻由两端的接触孔7.1引出，分别连接至金属电极；所述右侧条形电阻由两端的接触孔7.2引出，分别连接至金属电极；长条形接触孔7.3采用金属覆盖，但不连接至任何电极。
本发明设计的条形电阻，其横向尺寸由沟槽光刻层版图和接触孔光刻层版图决定，纵向尺寸由源区光刻层版图决定，且其纵向尺寸远远大于其横向尺寸，因此当横向尺寸因工艺因素发生变化时(比如接触孔光刻出现对准偏差)，条形电阻可以非常直接的反映出来。
所述条形电阻，从剖面结构看(以图4中的左侧条形电阻为例，沿Y方向的剖面结构示意图如图6)，是由源区扩散电阻和体区扩散电阻并列构成的长条形电阻，其中体区的方块电阻远远大于源区的扩散电阻，因此体区扩散电阻可以忽略不计，即，长条形电阻约等于源区扩散电阻，此源区扩散电阻的长度为H1，宽度分别为W1和W2。
以图4为例，W2为W1的N倍，当接触孔向左出现显著偏移即偏移量为0.5倍W1时，左侧条形电阻、右侧条形电阻的实际宽度分别为0.5*W1、W2+0.5*W1，后者等于(N+0.5)*W1，两者宽度的比值为2N+1，因此右侧条形电阻与左侧条形电阻的阻值的比值R2/R1为2N+1，即，当R2/R1大于或等于2N+1时，表示接触孔光刻向左出现了不可忽略的偏移(偏移量大于或等于0.5*W1)。
本发明在设计的时候，采用宽度不一致的两个条形电阻(左侧条形电阻和右侧条形电阻)，二者的长度相等，宽度不等(比值为N)，当N越大，本发明监测方法越灵敏可靠，当条形电阻的长度H1越大，本发明监测方法越灵敏可靠。
本发明第二实施例提供沟槽MOSFET的接触孔光刻对准精度的监测方法，包括如下步骤：
在WAT工序，采用电学测试方法连接所述金属电极，分别测试获取左侧条形电阻和右侧条形电阻的阻值R1和R2，然后计算二者的比值即R2/R1，当R2/R1大于或等于2N+1时，表示接触孔光刻向左出现了不可忽略的偏移。
图5为监测接触孔光刻向右出现偏移的监测结构，各关键尺寸与图4相同，左侧条形电阻和右侧条形电阻的宽度分别为W3和W4，W3大于W4且为W4的N倍，N优选为5～10，在WAT工序分别测试获取右侧条形电阻和左侧条形电阻的阻值R1和R2，然后计算二者的比值即R2/R1，当R2/R1大于或等于2N+1时，表示接触孔光刻向右出现了不可忽略的偏移。
类似方法，可以设计监测接触孔光刻向上、向下出现偏移的监测结构和方法，本发明不做赘述。
与现有技术相比，本发明的有益效果是：
本发明提出的采用测试对比两个条形电阻的阻值的方式，监测接触孔光刻对准偏差的方法，即在WAT工序采用电学特性测试方法监测接触孔光刻的对准偏差，不同于行业里其他的方法(比如测试Igss的方法)，本方法测试获取的条形电阻的阻值之比值R2/R1完全由接触孔光刻的对准偏差定量决定，因此本发明的监测方法比现有方法能更准确、更灵敏的监测接触孔光刻的对准偏差。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (5)

1.沟槽MOSFET的接触孔光刻对准精度监测结构，其特征在于，包括由环形沟槽和长条形接触孔分割形成的两个条形电阻测试结构，所述两个条形电阻的长度相等，宽度分别为W1和W2，且W2大于W1，所述两个条形电阻的长度由源区光刻层的版图决定，源区的左右边界为环形沟槽的中轴线位置，所述两个条形电阻的宽度由沟槽光刻层版图和接触孔光刻层版图决定，所述两个条形电阻的宽度为所述长条形接触孔至左、右沟槽的距离，所述环形沟槽位于体区之中；所述W2的尺寸为W1的N倍，W1的尺寸为待监测的沟槽MOSFET的芯片元胞区的接触孔至邻近沟槽的距离，N为大于或等于5的整数。
2.根据权利要求1所述的沟槽MOSFET的接触孔光刻对准精度监测结构，其特征在于：所述条形电阻的长度大于W1和W2，所述条形电阻的长度为W2的10～20倍。
3.根据权利要求1所述的沟槽MOSFET的接触孔光刻对准精度监测结构，其特征在于：所述长条形接触孔的两端超出所述源区的边界，超出的尺寸不小于0.5微米。
4.根据权利要求1所述的沟槽MOSFET的接触孔光刻对准精度监测结构，其特征在于：左侧的条形电阻由两端的接触孔引出，分别连接至金属电极；右侧的条形电阻由两端的接触孔引出，分别连接至金属电极，所述长条形接触孔采用金属覆盖但不连接至任何电极。
5.沟槽MOSFET的接触孔光刻对准精度监测方法，应用于权利要求1-4中任一所述的沟槽MOSFET的接触孔光刻对准精度监测结构，其特征在于，包括如下步骤：在WAT工序，采用电学测试方法连接金属电极，分别测试获取左侧条形电阻和右侧条形电阻的阻值R1和R2，随后计算二者的比值即R2/R1；
当R2/R1大于或等于2N+1时，接触孔光刻向左出现了不可忽略的偏移，N为大于或等于5的整数。
CN202310814846.8A 2023-07-04 2023-07-04 沟槽mosfet的接触孔光刻对准精度监测结构及方法 Active CN116864490B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310814846.8A CN116864490B (zh) 2023-07-04 2023-07-04 沟槽mosfet的接触孔光刻对准精度监测结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310814846.8A CN116864490B (zh) 2023-07-04 2023-07-04 沟槽mosfet的接触孔光刻对准精度监测结构及方法

Publications (2)

Publication Number Publication Date
CN116864490A CN116864490A (zh) 2023-10-10
CN116864490B true CN116864490B (zh) 2024-04-02

Family

ID=88221031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310814846.8A Active CN116864490B (zh) 2023-07-04 2023-07-04 沟槽mosfet的接触孔光刻对准精度监测结构及方法

Country Status (1)

Country Link
CN (1) CN116864490B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956566A (en) * 1998-12-17 1999-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method and test site to monitor alignment shift and buried contact trench formation
US6393714B1 (en) * 2000-02-25 2002-05-28 Xilinx, Inc. Resistor arrays for mask-alignment detection
US6518606B1 (en) * 1999-06-15 2003-02-11 Oki Electric Industry Co, Ltd. Semiconductor device permitting electrical measurement of contact alignment error
JP2006060249A (ja) * 2005-10-07 2006-03-02 Oki Electric Ind Co Ltd コンタクトの合わせズレ検出方法
CN103972119A (zh) * 2013-01-25 2014-08-06 北大方正集团有限公司 一种测试装置和使用该测试装置测量对准偏差的方法
CN104037082A (zh) * 2013-03-04 2014-09-10 上海华虹宏力半导体制造有限公司 用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法
CN104599992A (zh) * 2014-12-26 2015-05-06 上海华虹宏力半导体制造有限公司 闪存产品自对准光刻工艺测试方法
CN112103186A (zh) * 2020-09-22 2020-12-18 深圳市芯电元科技有限公司 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN113496904A (zh) * 2020-03-18 2021-10-12 芯恩（青岛）集成电路有限公司 功率器件套刻偏差电性测量结构及方法
CN114823626A (zh) * 2021-01-22 2022-07-29 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法、套刻精度的检测方法
CN116031243A (zh) * 2023-01-03 2023-04-28 上海积塔半导体有限公司 通过测量电阻测量套刻误差的测试键结构及其测试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015120510A1 (de) * 2015-11-26 2017-06-01 Infineon Technologies Austria Ag Verfahren zum Herstellen von Superjunction-Halbleitervorrichtungen mit einer Superstruktur in Ausrichtung mit einer Grundlage

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956566A (en) * 1998-12-17 1999-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method and test site to monitor alignment shift and buried contact trench formation
US6518606B1 (en) * 1999-06-15 2003-02-11 Oki Electric Industry Co, Ltd. Semiconductor device permitting electrical measurement of contact alignment error
US6393714B1 (en) * 2000-02-25 2002-05-28 Xilinx, Inc. Resistor arrays for mask-alignment detection
JP2006060249A (ja) * 2005-10-07 2006-03-02 Oki Electric Ind Co Ltd コンタクトの合わせズレ検出方法
CN103972119A (zh) * 2013-01-25 2014-08-06 北大方正集团有限公司 一种测试装置和使用该测试装置测量对准偏差的方法
CN104037082A (zh) * 2013-03-04 2014-09-10 上海华虹宏力半导体制造有限公司 用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法
CN104599992A (zh) * 2014-12-26 2015-05-06 上海华虹宏力半导体制造有限公司 闪存产品自对准光刻工艺测试方法
CN113496904A (zh) * 2020-03-18 2021-10-12 芯恩（青岛）集成电路有限公司 功率器件套刻偏差电性测量结构及方法
CN112103186A (zh) * 2020-09-22 2020-12-18 深圳市芯电元科技有限公司 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN114823626A (zh) * 2021-01-22 2022-07-29 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法、套刻精度的检测方法
CN116031243A (zh) * 2023-01-03 2023-04-28 上海积塔半导体有限公司 通过测量电阻测量套刻误差的测试键结构及其测试方法

Also Published As

Publication number Publication date
CN116864490A (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
US5898228A (en) On-chip misalignment indication
US20030049872A1 (en) Mask alignment structure for IC layers
US20080157800A1 (en) TEG pattern and method for testing semiconductor device using the same
US20120181615A1 (en) Method of manufacturing semiconductor device and semiconductor device
CN107316823B (zh) 一种离子注入层图形套准偏差的检测方法
CN115706022A (zh) 一种定位故障晶体管的测试方法、结构
CN116864490B (zh) 沟槽mosfet的接触孔光刻对准精度监测结构及方法
US7626402B2 (en) Semiconductor device and method of measuring sheet resistance of lower layer conductive pattern thereof
US20080100311A1 (en) Electrical Measurement Of The Thickness Of A Semiconductor Layer
CN103972119B (zh) 一种测试装置和使用该测试装置测量对准偏差的方法
CN216354196U (zh) 一种半导体器件及测试系统
US6713883B1 (en) Mask set for compensating a misalignment between patterns
JPH0974121A (ja) 半導体装置
CN109509738B (zh) 在晶片上制造对准标记的方法以及对准标记的结构
CN117976661B (zh) 一种半导体图层中薄层图形的测试结构及测试方法
KR100698075B1 (ko) 반도체 소자의 테스트 패턴 및 패턴 쉬프트 측정방법
CN117976659A (zh) 半导体器件及其阻挡部偏移量的检测方法
CN219831253U (zh) 一种阻值测量结构
KR20020058462A (ko) 반도체 소자의 성능 검증용 테스트 패턴
KR100262015B1 (ko) 테스트 패턴
CN118016647A (zh) 半导体器件及其多晶硅部偏移量的检测方法
KR100665190B1 (ko) 게이트 미스얼라인 측정 구조 및 그 측정 방법
KR20080029699A (ko) 리세스 깊이 측정 방법
CN117976658A (zh) 一种半导体器件及其n型阱偏移量的检测方法
JP2839469B2 (ja) マスク合わせずれ測定用パターン及びその測定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant