KR100262015B1 - 테스트 패턴 - Google Patents

테스트 패턴 Download PDF

Info

Publication number
KR100262015B1
KR100262015B1 KR1019980022278A KR19980022278A KR100262015B1 KR 100262015 B1 KR100262015 B1 KR 100262015B1 KR 1019980022278 A KR1019980022278 A KR 1019980022278A KR 19980022278 A KR19980022278 A KR 19980022278A KR 100262015 B1 KR100262015 B1 KR 100262015B1
Authority
KR
South Korea
Prior art keywords
ion implantation
axis
region
interval
implantation region
Prior art date
Application number
KR1019980022278A
Other languages
English (en)
Other versions
KR20000001831A (ko
Inventor
박정렬
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980022278A priority Critical patent/KR100262015B1/ko
Publication of KR20000001831A publication Critical patent/KR20000001831A/ko
Application granted granted Critical
Publication of KR100262015B1 publication Critical patent/KR100262015B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 테스트 패턴에 관한 것으로서 일축을 따라 소정 길이 L을 가지며 길게 형성되고 상기 일축을 따라 소정 길이 l을 갖는 제 1 포토레지스트 패턴을 마스크로하여 소정 부분에 이온이 주입되어 도전성을 갖는 제 1 이온주입영역과 양측에 상기 제 1 이온주입영역에 의해 소정 간격 d1이 이격되어 상기 이온이 주입되지 않은 제 1 비이온주입영역으로 이루어져 기준저항을 갖는 기준활성영역과, 상기 제 1 이온주입영역의 상단 및 하단과 제 1 접촉홀을 통해 각각 전기적으로 연결되도록 형성되어 상기 기준활성영역의 저항 값을 측정하는 제 1 및 제 2 기준패드를 포함하는 기준패턴과; 상기 기준활성영역과 동일한 크기를 가져 상기 일축을 따라 길게 대응되게 형성되고 상기 일축을 따라 소정 길이 l을 갖는 제 2 포토레지스트 패턴을 마스크로하여 마주하는 각각의 일측의 소정 부분에 이온이 주입되지 않은 제 2 및 제 3 비이온주입영역과 상기 이온 주입되어 도전성을 갖는 제 2 및 제 3 이온주입영역으로 이루어지며 상기 제 2 및 제 3 비이온주입영역과 각각의 타측이 간격 d2 및 간격 d3 만큼 이격된 제 1 및 제 2 측정활성영역과, 상기 제 2 및 제 3 이온주입영역의 양단에 제 2 접촉홀을 통해 각각 전기적으로 연결되는 제 1, 제 2 및 제 3 측정패드를 포함하되 상기 제 1 및 제 3 측정패드는 상기 제 2 및 제 3 이온주입영역의 일단과 연결되고 상기 제 2 측정패드는 상기 제 2 및 제 3 이온주입영역의 타단에 동시에 연결되도록 구성된 측정패턴을 포함한다. 따라서, 다음 공정 전이나 제조공정이 완료된 후 불량 분석시에도 이온 주입상태의 양호 또는 불량을 측정할 수 있다.

Description

테스트 패턴
본 발명은 테스트 패턴에 관한 것으로서, 특히, 이온주입공정이 완료된 후에 패턴이 형성되지 않은 이온 주입층의 오정렬을 전기적으로 검사할 수 있는 테스트 패턴에 관한 것이다.
일반적으로 트랜지스터 등의 회로소자를 형성하기 위해 웨이퍼의 소정부분에 불순물을 이온 주입하는 공정과, 절연층 및 도전층을 증착하고 이 증착된 절연층 및 도전층을 식각하여 패터닝하는 공정 등이 필요하다. 상기에서 이온주입공정이나 절연층 및 도전층의 패터닝공정 등은 포토마스크를 사용하게 되는 데, 공정을 진행하기 전에 반도체기판에 포토마스크의 정렬(align) 상태를 모니터링하여야 한다. 또한, 이온주입공정이나 패터닝공정 등은 공정 조건의 변화에 따라 다르게 형성될 수도 있으므로 해당 공정을 완료하고 다음 공정을 진행하기 전이나, 또는, 모든 제조 공정을 진행하고 칩으로 절단하기 전에 불량을 분석하여야 한다.
상기에서 이온주입공정이나 패터닝공정 등의 전에 정렬 확인은 이전의 공정에서 스크라이브 라인(scribe line)에 형성된 버니어(vernier)를 이용한다.
또한, 절연층 및 도전층의 패터닝공정 완료 후에는 잔류하는 패턴을 체크하여 패터닝공정의 양호 또는 불량을 확인할 수 있다.
그러나, 종래에는 이온을 주입하는 공정에서 공정을 진행하기 전에는 포토마스크의 정렬 상태를 모니터링할 수 있으나 해당 공정을 완료한 후에는 이온 주입상태의 양호 또는 불량을 확인할 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 이온 주입상태의 양호 또는 불량을 다음 공정 전이나 제조공정이 완료된 후 불량을 분석할 때에도 확인할 수 있는 테스트 패턴을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 테스트 패턴은 일축을 따라 소정 길이 L을 가지며 길게 형성되고 상기 일축을 따라 소정 길이 l을 갖는 제 1 포토레지스트 패턴을 마스크로하여 소정 부분에 이온이 주입되어 도전성을 갖는 제 1 이온주입영역과 양측에 상기 제 1 이온주입영역에 의해 소정 간격 d1이 이격되어 상기 이온이 주입되지 않은 제 1 비이온주입영역으로 이루어져 기준저항을 갖는 기준활성영역과, 상기 제 1 이온주입영역의 상단 및 하단과 제 1 접촉홀을 통해 각각 전기적으로 연결되도록 형성되어 상기 기준활성영역의 저항 값을 측정하는 제 1 및 제 2 기준패드를 포함하는 기준패턴과; 상기 기준활성영역과 동일한 크기를 가져 상기 일축을 따라 길게 대응되게 형성되고 상기 일축을 따라 소정 길이 l을 갖는 제 2 포토레지스트 패턴을 마스크로하여 마주하는 각각의 일측의 소정 부분에 이온이 주입되지 않은 제 2 및 제 3 비이온주입영역과 상기 이온 주입되어 도전성을 갖는 제 2 및 제 3 이온주입영역으로 이루어지며 상기 제 2 및 제 3 비이온주입영역과 각각의 타측이 간격 d2 및 간격 d3 만큼 이격된 제 1 및 제 2 측정활성영역과, 상기 제 2 및 제 3 이온주입영역의 양단에 제 2 접촉홀을 통해 각각 전기적으로 연결되는 제 1, 제 2 및 제 3 측정패드를 포함하되 상기 제 1 및 제 3 측정패드는 상기 제 2 및 제 3 이온주입영역의 일단과 연결되고 상기 제 2 측정패드는 상기 제 2 및 제 3 이온주입영역의 타단에 동시에 연결되도록 구성된 측정패턴을 포함한다.
도 1는 본 발명에 따른 이온주입공정 검사용 테스트 패턴의 평면도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1는 본 발명에 따른 테스트 패턴의 평면도이다.
본 발명에 따른 테스트 패턴은 기준부(10)와 측정부(20)로 이루어진다.
기준부(10)는 제 1 이온주입영역(12)과 제 1 비이온주입영역(13)으로 이루어진 기준활성영역(11), 제 1 접촉홀(17), 제 1 및 제 2 기준패드(18)(19)로 구성되어 기준활성영역(11)의 제 1 비이온주입영역(13) 사이의 제 1 이온주입영역(12)의 간격 d1을 공정 조건에 따라 변화되는 것을 보상하여 기준 저항을 측정한다.
상기에서 기준활성영역(11)은 y축을 따라 길이 L을 갖고 길게 형성되며 제 1 포토레지스트 패턴(15)을 마스크로 사용하여 이온이 주입되어 형성된 도전성을 갖는 제 1 이온주입영역(12)을 통해 전류가 흘러 소정의 일정 기준 저항을 갖는다. 제 1 기준활성영역(11)의 양측에 간격 d1을 갖는 제 1 이온주입영역(12)을 사이에 두고 제 1 포토레지스트 패턴(15)에 의해 이온이 주입되지 않은 제 1 비이온주입영역(13)이 형성된다. 상기에서 제 1 비이온주입영역(13)은 이온이 주입되지 않으므로 부도체와 같이 저항이 매우 크다.
상기에서 제 1 포토레지스트 패턴(15)은 이온 주입에 의해 제 1 이온주입영역(12)을 형성한 후 제거되는 것으로 y축으로 길이 l을 갖는다. 상기에서 제 1 포토레지스트 패턴(15)의 y축 길이 l는 이 y축으로 오정렬되어도 제 1 비이온주입영역(13)이 제 1 기준활성영역(11) 내에 위치되도록 길이 L 보다 1.5∼10배 정도 작게 형성된다.
제 1 및 제 2 기준패드(18)(19)는 도전성 금속으로 이루지며 제 1 접촉홀(17)을 통해 제 1 이온주입영역(12)의 상단 및 하단과 각각 연결되도록 형성되어 기준활성영역(11)의 저항을 측정한다. 상기에서 기준활성영역(11)의 저항 값은 제 1 이온주입영역(12)의 간격 d1에 따라 변화되는 데, 간격 d1이 크게 되면 제 1 이온주입영역(12)의 면적이 증가되어 저항 값은 감소되고, 간격 d1이 작게 되면 제 1 이온주입영역(12)의 면적이 감소되어 저항 값은 증가된다.
측정부(20)는 제 2 및 제 3 이온주입영역(22)(26)과 제 2 및 제 3 비이온주입영역(23)(27)으로 이루어진 제 1 및 제 2 측정활성영역(21)(25), 제 2 접촉홀(31), 제 1, 제 2 및 제 3 기준패드(33)(35)(37)로 구성되어 상기 제 1 및 제 2 측정활성영역(21)(25)의 각각의 저항을 측정하고 상기 기준영역(11)의 측정된 저항을 비교하여
제 2 포토레지스트 패드(29)의 오정렬 정도를 측정한다.
상기에서 제 1 및 제 2 측정활성영역(21)(25)은 각각 기준부(10)의 기준활성영역(11)과 동일한 크기를 가지며 제 2 포토레지스트 패턴(29)을 마스크로 사용하여 마주하는 일측의 소정 부분에 형성된 제 2 및 제 3 비이온주입영역(23)(27)을 제외한 나머지 부분에 이온이 주입되어 도전성을 갖는 제 2 및 제 3 이온주입영역(22)(26)이 형성된다.
상기에서 제 1 및 제 2 측정활성영역(21)(25)은 제 2 및 제 3 이온주입영역(22)(26)을 통해 전류가 흘러 각각의 저항을 갖는다. 제 2 및 제 3 비이온주입영역(23)(27)은 부도체와 같이 저항이 매우 크며 제 1 및 제 2 측정활성영역(21)(25) 각각의 타측과 제 2 및 제 3 이온주입영역(22)(26)을 사이에 두고 간격 d2 및 간격 d3 만큼 이격된다.
상기에서 간격 d2 및 간격 d3는 간격 d1과 동일한 크기, 즉, d2 ＝ d3 ＝ d1로 설계된다. 그러나, 제 1 및 제 2 포토레지스트 패턴(15)(29)을 형성할 때 오정렬에 의해 x축을 따라 쉬프트(shift)되는 데, 이 때, 간격 d1은 크기가 변화되지 않고 일정하나 간격 d2 및 간격 d3는 크기가 변화된다. 그러므로, 제 1 및 제 2 포토레지스트 패턴(15)(29)을 마스크로 사용하여 이온을 주입하면 제 1 및 제 2 측정활성영역(21)(25) 내의 제 2 및 제 3 이온주입영역(22)(26)의 면적이 변화된다. 그러므로, 제 1 및 제 2 측정활성영역(21)(25)의 저항 값이 변화된다.
상기에서 제 2 포토레지스트 패턴(29)은 제 1 및 제 2 측정활성영역(21)(25) 내에 제 2 및 제 3 이온주입영역(22)(26)을 형성할 때 마스크로 사용되는 것으로 이온 주입 공정시 x축을 따라 오정렬될 때 제 2 및 제 3 이온주입영역(22)(26)의 면적이 상보적으로 증감시킬 수 있는 크기로 형성되어야 한다. 즉, 제 2 포토레지스트 패턴(29)이 제 2 및 제 3 비이온주입영역(23)(27)이 연결되도록 형성되어 x축을 따라 오정렬되는 경우에 제 2 및 제 3 이온주입영역(22)(26)의 면적이 상보적으로 증감되시켜 제 1 및 제 2 측정활성영역(21)(25)의 저항 값을 변화시키므로써 x축에 따른 정렬 정도를 측정한다. 또한, 제 2 포토레지스트 패턴(29)은 제 1 포토레지스트 패턴(15)과 y축 길이 l가 동일하므로 y축으로 오정렬되어도 제 1 및 제 2 측정활성영역(21)(25) 내에 계속해서 위치되도록 한다.
제 1, 제 2 및 제 3 기준패드(33)(35)(37)는 도전성 금속으로 이루지며 제 2 접촉홀(31)을 통해 제 2 및 제 3 이온주입영역(22)(26)과 접촉되어 전기적으로 연결되도록 제 1 및 제 2 측정활성영역(21)(25)의 저항을 측정한다. 즉, 제 1 및 제 2 기준패드(33)(35)는 제 2 이온주입영역(22)의 하단과 상단에 각각 접촉되어 제 1 측정활성영역(21)의 저항을 측정하고, 제 2 및 제 3 기준패드(35)(37)는 제 3 이온주입영역(26)의 상단과 하단에 각각 접촉되어 제 2 측정활성영역(25)의 저항을 측정한다.
상술한 테스트 패턴을 이용하여 이온 주입층의 오정렬 상태를 측정하는 방법을 설명한다.
먼저, 기준부(10) 내의 기준활성영역(11)과 측정부(20) 내의 제 1 및 제 2 측정활성영역(21)(25)의 저항 값을 각각 측정한다. 상기에서 제 1 및 제 2 측정활성영역(21)(25)과 기준활성영역(11)의 각각의 저항 값을 A, B 및 C라 하고, 제 2 포토레지스트 패턴(29)의 x축을 따른 오정렬 정도를 D라 하면,
D=(A－B)/2/C
가 된다.
상기에서 제 1 및 제 2 측정활성영역(21)(25)의 저항 값이 동일하다면, 즉, A=B라면 제 2 포토레지스트 패턴(29)은 x축을 따라 정렬된 것으로 측정된다.
그러나, 제 1 및 제 2 측정활성영역(21)(25)의 저항 값이 동일하지 않다면, 즉, A≠B라면 제 2 포토레지스트 패턴(29)은 x축을 따라 D 만큼 오정렬된 것으로 측정된다. 상기에서 D가 '―'이면 제 2 측정활성영역(25)의 저항 값이 제 1 측정활성영역(21)의 저항 값 보다 큰 것으로 제 2 포토레지스트 패턴(29)은 제 1 측정활성영역(21) 쪽으로 쉬프트되어 오정렬된 것으로 측정된다. 그러나, D가 '+'이면 반대가 되어 제 2 포토레지스트 패턴(29)은 제 2 측정활성영역(25) 쪽으로 쉬프트되어 오정렬된 것으로 측정된다.
상기에서 기준활성영역(11)과 제 1 및 제 2 측정활성영역(21)(25)의 y축 길이 l은 제 1 및 제 2 포토레지스트 패턴(15)(29)의 y축 길이 l 보다 1.5∼10배 정도 크다. 그러므로, 이온 주입 공정시 마스크로 사용되는 제 1 및 제 2 포토레지스트 패턴(15)(29)이 y축을 따라 오정렬되어도 제 1, 제 2 및 제 3 비이온주입영역(13)(23)(27)은 기준활성영역(11)과 제 1 및 제 2 측정활성영역(21)(25) 내에 위치되므로 저항 값이 변화되는 것을 방지하여 x축을 따라 정렬된 상태가 정확히 측정된다.
상술한 바와 같이 본 발명의 실시예로 x축을 따른 정렬 상태를 측정하는 것을 보였으나, 상술한 테스트 패턴을 90°회전시켜 y축을 따른 정렬 상태를 측정할 수도 있다.
따라서, 본 발명은 다음 공정 전이나 제조공정이 완료된 후 불량 분석시에도 이온 주입상태의 양호 또는 불량을 측정할 수 있는 잇점이 있다.

Claims (6)

  1. 일축을 따라 소정 길이 L을 가지며 길게 형성되고 상기 일축을 따라 소정 길이 l을 갖는 제 1 포토레지스트 패턴을 마스크로하여 소정 부분에 이온이 주입되어 도전성을 갖는 제 1 이온주입영역과 양측에 상기 제 1 이온주입영역에 의해 소정 간격 d1이 이격되어 상기 이온이 주입되지 않은 제 1 비이온주입영역으로 이루어져 기준저항을 갖는 기준활성영역과,
    상기 제 1 이온주입영역의 상단 및 하단과 제 1 접촉홀을 통해 각각 전기적으로 연결되도록 형성되어 상기 기준활성영역의 저항 값을 측정하는 제 1 및 제 2 기준패드를 포함하는 기준패턴과;
    상기 기준활성영역과 동일한 크기를 가져 상기 일축을 따라 길게 대응되게 형성되고 상기 일축을 따라 소정 길이 l을 갖는 제 2 포토레지스트 패턴을 마스크로하여 마주하는 각각의 일측의 소정 부분에 이온이 주입되지 않은 제 2 및 제 3 비이온주입영역과 상기 이온 주입되어 도전성을 갖는 제 2 및 제 3 이온주입영역으로 이루어지며 상기 제 2 및 제 3 비이온주입영역과 각각의 타측이 간격 d2 및 간격 d3 만큼 이격된 제 1 및 제 2 측정활성영역과,
    상기 제 2 및 제 3 이온주입영역의 양단에 제 2 접촉홀을 통해 각각 전기적으로 연결되는 제 1, 제 2 및 제 3 측정패드를 포함하되 상기 제 1 및 제 3 측정패드는 상기 제 2 및 제 3 이온주입영역의 일단과 연결되고 상기 제 2 측정패드는 상기 제 2 및 제 3 이온주입영역의 타단에 동시에 연결되도록 구성된 측정패턴을 포함하는 테스트 패턴.
  2. 청구항 1에 있어서 상기 기준활성영역와 제 1 및 제 2 측정활성영역의 y축을 따른 길이 L가 상기 제 1 및 제 2 포토레지스트 패턴의 y축에 따른 길이 l 보다 1.5∼10배 크게 형성된 테스트 패턴.
  3. 청구항 1에 있어서 상기 간격 d2 및 간격 d3가 간격 d1과 동일한 크기로 설계된 테스트 패턴.
  4. 청구항 3에 있어서 상기 제 1 및 제 2 포토레지스트 패턴의 오정렬에 의한 상기 일축과 90°를 갖는 타축 방향으로 쉬프트될 때 상기 간격 d1의 크기가 변화되지 않고 일정한 테스트 패턴.
  5. 청구항 3에 있어서 상기 제 1 및 제 2 포토레지스트 패턴의 오정렬에 의한 상기 일축과 90°를 갖는 타축 방향으로 쉬프트될 때 상기 간격 d2 및 간격 d3의 크기가 상보적으로 변화되는 테스트 패턴.
  6. 청구항 1에 있어서 상기 제 1 및 제 2 포토레지스트 패턴의 상기 타축을 따른 오정렬 정도를 다음 식으로 측정하는 테스트 패턴.
    [다음 식] D=(A－B)/2/C
    (상기에서 A는 제 1 측정활성영역의 저항 값, B는 제 2 측정활성영역의 저항 값,
    C는 기준활성영역의 저항 값, D는 오정렬 정도)
KR1019980022278A 1998-06-15 1998-06-15 테스트 패턴 KR100262015B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980022278A KR100262015B1 (ko) 1998-06-15 1998-06-15 테스트 패턴

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980022278A KR100262015B1 (ko) 1998-06-15 1998-06-15 테스트 패턴

Publications (2)

Publication Number Publication Date
KR20000001831A KR20000001831A (ko) 2000-01-15
KR100262015B1 true KR100262015B1 (ko) 2000-08-01

Family

ID=19539448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022278A KR100262015B1 (ko) 1998-06-15 1998-06-15 테스트 패턴

Country Status (1)

Country Link
KR (1) KR100262015B1 (ko)

Also Published As

Publication number Publication date
KR20000001831A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US20010048145A1 (en) Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof
US6221681B1 (en) On-chip misalignment indication
KR100909530B1 (ko) 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법
EP0325269B1 (en) Conductive pattern for electric test of semiconductor chips
KR100262015B1 (ko) 테스트 패턴
US6762434B2 (en) Electrical print resolution test die
US6713883B1 (en) Mask set for compensating a misalignment between patterns
US6623996B2 (en) Method of measuring contact alignment in a semiconductor device including an integrated circuit
US6392252B2 (en) Semiconductor device
KR100295916B1 (ko) 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법
JPH02224354A (ja) 半導体装置のコンタクトホールの目ずれ検査方法
CN116864490B (zh) 沟槽mosfet的接触孔光刻对准精度监测结构及方法
EP1304543B1 (en) Positioning with conductive indicia ( silicon optical bench )
JP2001291754A (ja) 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法
KR100226469B1 (ko) 미스얼라인 판독형 저항성버어니어
KR100489589B1 (ko) 반도체소자의테스트패턴
KR20000045238A (ko) 반도체 소자 제조 공정에서의 오버레이 측정 장치 및 방법
KR100293711B1 (ko) 미세 게이트 선폭을 갖는 모스트랜지스터의 특성검사를 위한 모스트랜지스터 테스트 패턴을 구비하는 반도체 장치
KR20080060635A (ko) 반도체 이온주입공정의 모니터링 패턴 형성 방법
KR100265841B1 (ko) 포토마스크를 이용한 반도체 소자의 공정 모니터 방법
JPS61111531A (ja) 半導体装置のマスク合わせ精度検出方法
KR20000045477A (ko) 중첩도 측정용 테스트 패턴
JPH0456129A (ja) イオン注入層の評価方法
JPS6381806A (ja) 半導体装置
KR20000045476A (ko) 반도체소자의 테스트 패턴

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee