CN107316823B - 一种离子注入层图形套准偏差的检测方法 - Google Patents

一种离子注入层图形套准偏差的检测方法 Download PDF

Info

Publication number
CN107316823B
CN107316823B CN201710564688.XA CN201710564688A CN107316823B CN 107316823 B CN107316823 B CN 107316823B CN 201710564688 A CN201710564688 A CN 201710564688A CN 107316823 B CN107316823 B CN 107316823B
Authority
CN
China
Prior art keywords
polysilicon
layer
strips
polycrystalline silicon
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710564688.XA
Other languages
English (en)
Other versions
CN107316823A (zh
Inventor
张婉婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Lishui Hi Tech Venture Capital Management Co Ltd
Original Assignee
Nanjing Lishui Hi Tech Venture Capital Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Lishui Hi Tech Venture Capital Management Co Ltd filed Critical Nanjing Lishui Hi Tech Venture Capital Management Co Ltd
Priority to CN201710564688.XA priority Critical patent/CN107316823B/zh
Publication of CN107316823A publication Critical patent/CN107316823A/zh
Application granted granted Critical
Publication of CN107316823B publication Critical patent/CN107316823B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种离子注入层图形套准偏差的检测方法。所述离子注入层图形套准偏差的检测方法，包括：在所述氧化层表面形成具有多对多晶硅条的多晶硅层；在所述多对多晶硅条的基础上分别制作离子注入层光刻图形；在所述多晶硅层进行离子注入处理；通过对所述多晶硅条进行电阻测试来检测所述离子注入层光刻图形的套准偏差情况。本发明提供的方法可以通过提供离子注入层电性测试结构，确保在产品电性测试测量阶段可以通过测量离子注入层的电性参数来反映离子注入层光刻图形的套准偏差程度。

Description

一种离子注入层图形套准偏差的检测方法
【技术领域】
本发明涉及半导体芯片制造技术领域，特别地，涉及一种离子注入层图形套准偏差的检测方法。
【背景技术】
在电子工业中，离子注入是半导体制造工艺中的一种非常重要的掺杂技术，也是控制晶体管阈值电压的一个重要手段。在当代半导体芯片，特别是大规模集成电路芯片的制造工艺中，离子注入技术可以说是一种必不可少的手段。
在半导体芯片制造过程中，对于需要做离子注入的图形层，因为在离子注入以后，用作屏蔽层的光刻胶层会被去除，所以等到产品最后测试电性参数时，如果出现异常，离子注入的套准偏差问题在这个时候是无法确认的。虽然在做离子注入层的光刻工艺时一般会进行图形套准偏差测量，但是上述图形套准偏差测量属于抽样测试，并不能代表晶圆上所有区域的图形套准都是正常的。
有鉴于此，有必要提供一种离子注入层图形套准偏差的检测方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种离子注入层图形套准偏差的检测方法。
本发明提供的离子注入层图形套准偏差的检测方法，包括：在所述氧化层表面形成具有多对多晶硅条的多晶硅层；在所述多对多晶硅条的基础上分别制作离子注入层光刻图形；在所述多晶硅层进行离子注入处理；通过对所述多晶硅条进行电阻测试来检测所述离子注入层光刻图形的套准偏差情况。
作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，在所述氧化层表面形成具有多对多晶硅条的多晶硅层包括：在所述氧化层表面生长出非掺杂的多晶硅层；在所述多晶硅层通过光刻工艺刻蚀出多个相互隔离的多晶硅条，其中相邻两条多晶硅条分别作为一对多晶硅条。
作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，每一条多晶硅条具有相同的形状和结构，且相邻两个多晶硅条相互平行间隔且相互隔离。
作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，每一条多晶硅条的两个端部的宽度大于中间条形主体的宽度，且每一对多晶硅条中的相邻两个多晶硅条之间会形成一个具有一定宽度的凹槽。
作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，所述离子注入层光刻图形由光刻胶制作而成。
作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，每一对多晶硅条所对应的离子注入层光刻图形，从不覆盖所述多晶硅条，到完全覆盖所述多晶硅条的中间条形主体的整体宽度，呈现逐渐变化的趋势。
作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，在所述多晶硅层的第一对多晶硅条所对应离子注入层光刻图形未覆盖所述第一对多晶硅条的任意一条多晶硅条。
作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，所述多晶硅层的第二对多晶硅条所对应的离子注入层光刻图形少量覆盖所述第二对多晶硅条的任意一条多晶硅条；并且，所述多晶硅层的第三对多晶硅条多对应的离子注入层光刻图形覆盖所述第三对多晶硅条的面积大于所述第二对多晶硅条所对应的离子注入层光刻图形覆盖所述二对多晶硅条的面积。
作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，所述多晶硅层的最后一对多晶硅条所对应的离子注入层光刻图形完全覆盖所述最后一对多晶硅条的中间条形主体的整体宽度。
作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，对所述多晶硅条进行电阻测试包括：确定在未出现光刻图形套准偏差的情况下每一条多晶硅条的参考电阻值；检测所述多晶硅条P1～P2N的电阻值来确定各个多晶硅条与所述参考电阻值的偏移情况；根据所述偏移情况计算出所述离子注入层光刻图形的套准偏差程度。
本发明提供的离子注入层图形套准偏差的检测方法通过提供离子注入层电性测试结构，确保在产品电性测试测量阶段可以通过测量离子注入层的电性参数来检测得到离子注入层光刻图形的套准偏差情况，有效解决现有技术存在的离子注入层光刻图形套准偏差无法确定的问题。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的离子注入层图形套准偏差的检测方法一种实施例的流程示意图；
图2为图1所示的方法中在硅衬底形成氧化层的剖面示意图；
图3为图1所示的方法中在氧化层表面形成多晶硅层的剖面示意图；
图4为图3所示的多晶硅层的多晶硅条的俯视图；
图5为图1所示的方法中在多晶硅层表面制作离子注入层光刻图形的平面示意图；
图6为图5所示的离子注入层光刻图形在出现轻微套准偏差时的平面示意图；
图7为图5所示的离子注入层光刻图形在出现较为严重的套准偏差时的平面示意图；
图8为图1所示的方法中在另一个方向制作离子注入层光刻图形的平面示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有技术的在半导体芯片制造过程中离子注入层光刻图形套准偏差无法确定的问题，本发明提供一种离子注入层图形套准偏差的检测方法，其可以通过提供离子注入层电性测试结构，确保在产品电性测试测量阶段可以通过测量离子注入层的电性参数来反映离子注入层光刻图形的套准情况。
请参阅图1，其为本发明提供的离子注入层图形套准偏差的检测方法一种实施例的流程示意图。所述离子注入层图形套准偏差的检测方法包括以下步骤：
步骤S1，在硅衬底形成氧化层；
请参阅图2，在步骤S1中，首先提供一个硅衬底，并通过氧化层生长工艺在所述硅衬底的表面生长出氧化层，所述氧化层可以具体为二氧化硅层，其可以是800℃～1300℃的生长条件下在所述硅衬底表面生长而成，且作为一种优选的实施例，所述氧化层的厚度可以为0.1μm～3.00μm。
步骤S2，在所述氧化层表面形成具有多对多晶硅条的多晶硅层；
请参阅图3，在步骤S2中，所述多晶硅层可以直接生长在所述氧化层的表面，所述多晶硅层是非掺杂的多晶硅层，其可以是400℃～1000℃的生长条件下在所述氧化层表面生长而成，且作为一种优选的实施例，所述多晶硅层的厚度可以为0.01μm～2.00μm。
在所述多晶硅层生长出来之后，可以进一步在所述多晶硅层通过光刻工艺刻蚀出多个相互隔离的多晶硅条P1～P2N，其中相邻两条多晶硅条分别作为一对多晶硅条，也即是说，所述多晶硅层包括N对多晶硅条。
在一种具体实施例中，如图4所示，每一条多晶硅条的形状和结构可以是相同的，且所述多晶硅条P1～P2N相互平行间隔设置，相邻两条多晶硅条相互隔离。其中，每一条多晶硅条的两个端部的宽度大于中间条形主体的宽度，从而形成一个类似于哑铃型或者H型的平面形状。基于上述结构，在每一对多晶硅条中的相邻两条多晶硅条(比如多晶硅条P1和多晶硅条P2)之间会形成一个具有一定宽度的凹槽A1～AN，所述凹槽A1～AN可以用于制作离子注入层光刻图形。
步骤S3，在所述多对多晶硅条的基础上分别制作离子注入层光刻图形；
请参阅图5，在所述多晶硅层形成之后，可以进一步通过光刻胶在所述多晶硅层的多对多晶硅条基础上分别形成多个离子注入层光刻图形E1～EN。每一个离子注入层光刻图形E1～EN可以具体为光刻胶条或者光刻胶块，其分别对应于所述多晶硅层的其中一对多晶硅条；并且，如图5所示，每一对多晶硅条所对应的离子注入层光刻图形，从不覆盖所述多晶硅条到完全覆盖所述多晶硅条的中间条形主体的整体宽度，呈现逐渐变化的趋势。
具体地，在由所述多晶硅条P1和所述多晶硅条P2形成的第1对多晶硅条中，所述离子注入层光刻图形E1制作在所述多晶硅条P1和所述多晶硅条P2的中间条形主体之间的凹槽A1，并且所述离子注入层光刻图形E1并未覆盖所述多晶硅条P1和所述多晶硅条P2中的任意一条，即完全位于所述凹槽A1之中。
在由所述多晶硅条P3和所述多晶硅条P4形成的第2对多晶硅条中，所述离子注入层光刻图形E2的覆盖区域除了所述多晶硅条P3和所述多晶硅条P4的中间条形主体之间的凹槽A2以外，还少量覆盖所述多晶硅条P3和所述多晶硅条P4临近所述凹槽A2的部分。
在由所述多晶硅条P5和所述多晶硅条P6形成的第3对多晶硅条中，所述离子注入层光刻图形E3的覆盖区域除了所述多晶硅条P5和所述多晶硅条P6的中间条形主体之间的凹槽A2以外，还中等程度覆盖所述多晶硅条P5和所述多晶硅条P6临近所述凹槽A3的部分，其中所谓的中等程度覆盖是相对于上述少量覆盖而言的，其具体表示所述离子注入层光刻图形E3覆盖所述多晶硅条P5和所述多晶硅条P6的面积大于所述离子注入层光刻图形E2覆盖所述多晶硅条P3和所述多晶硅条P4的面积。
依次类推，所述离子注入层光刻图形E1～EN覆盖其对应的第1～N对多晶硅条的覆盖面积逐渐增大，直至对于所述多晶硅条P2N-1和所述多晶硅条P2N形成的第N对多晶硅条，其对应的离子注入层光刻图形EN完全覆盖所述多晶硅条P2N-1和所述多晶硅条P2N的中间条形主体的整体宽度，如图5所示。
应当理解，在步骤S3中，上述如图5所示的离子注入层光刻图形的平面结构是一种未出现光刻图形套准偏差的理想情况，而在实际制造工艺中，所述离子注入层光刻图形E1～EN可能会出现一定的套准偏差，从而使得所述离子注入层光刻图形E1～EN覆盖所述多晶硅条P1～P2N的情况出现一定的偏移，具体地，光刻图形套准偏差程度越大，则所述离子注入层光刻图形E1～EN覆盖所述多晶硅条P1～P2N的偏移程度就会越大，不管是所述光刻图形套准偏差是左偏还是右偏。
如图6所示，当所述离子注入层光刻图形E1～EN出现轻微左偏时，此时所述离子注入层光刻图形E1会从原本应该不覆盖所述多晶硅条P1偏移到稍微覆盖所述多晶硅条P1，而所述离子注入层光刻图形EN会从原本应该完全覆盖所述多晶硅条P2N偏移到部分覆盖所述多晶硅条P2N。当所述离子注入层光刻图形E1～EN出现左偏程度进一步增大时，如图7所示，此时所述离子注入层光刻图形E1覆盖所述多晶硅条P1的面积会进一步增大，而所述离子注入层光刻图形EN覆盖所述多晶硅条P2N的面积会进一步减小。
步骤S4，在所述多晶硅层进行离子注入处理；
在步骤S4中，在所述多晶硅层进行离子注入处理以将离子注入到所述多晶硅条P1～P2N，其中所述多晶硅条P1～P2N中被所述离子注入层光刻图形E1～EN覆盖的区域离子无法注入到所述多晶硅条P1～P2N，因此在此部分区域的多晶硅的电阻极大，接近于不导电。而对于所述多晶硅条P1～P2N中未被所述离子注入层光刻图形E1～EN覆盖的区域，所述离子被成功地注入到所述多晶硅条P1～P2N，因此在此部分区域的多晶硅的电阻急剧降低，从而能够进行导电。
步骤S5，通过退火处理激活注入到所述多晶硅层中的离子；
在具体实现上，通过上述离子注入工艺注入到所述多晶硅层的多晶硅条P1～P2N中的离子可以通过热退火或者激光退火等方式进行激活，然本发明实施例并不对具体退火激活方式进行限制。
步骤S6，通过对所述多晶硅条进行电阻测试来检测所述离子注入层光刻图形的套准偏差程度。
具体地，在步骤S6中，由于所述多晶硅层的每一条多晶硅条P1～P2N中被所述离子注入层光刻图形E1～EN覆盖程度不同，因此注入到每一条多晶硅条P1～P2N的离子数量也各不相同，其进一步导致每一条多晶硅条P1～P2N的电阻大小也各不相同。在未出现光刻图形套准偏差的情况下，每一条多晶硅条P1～P2N的电阻应该是有一个确定的参考电阻值，而在出现光刻图形套准偏差的情况下，所述多晶硅条P1～P2N至少部分的电阻值会偏移其对应的参考电阻值，因此，通过对所述多晶硅条P1～P2N进行电阻测试，便可以得到各个多晶硅条P1～P2N与所述参考电阻值的偏移情况，并进一步地计算出所述离子注入层光刻图形的套准偏差程度。
虽然在上述实施例中仅是以在所述氧化层表面制造横向的多晶硅条P1～P2N以及离子注入层光刻图形E1～EN并进行相应的电阻测试来实现光刻图形的横向套准偏差检测来进行示例性说明，但应当理解，在进行光刻图形的纵向套准偏差检测时可以采用类似的测试图形设计，比如仅需要在上述图形进行旋转，来形成如图8所示的多晶硅条P'1～P'2N以及离子注入层光刻图形E'1～E'N，并通过类似的电阻测试方法，便可以实现光刻图形的纵向套准偏差检测。
另外，在本发明实施例提供的离子注入层图形套准偏差的检测方法中，图形套准偏差的检测范围和检测精度主要取决与所述多晶硅层的多晶硅条P1～P2N的数量，以及所述离子注入层光刻图形E1～EN对于与所述多晶硅条P1～P2N的覆盖区域的大小。所述多晶硅条P1～P2N的数量越多，相邻两对的多晶硅条被其对应的离子注入层光刻图形E1～EN覆盖的区域的步进差值越小，则所述光刻图形套准偏差的检测精度越高，检测范围越大。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (4)

1.一种离子注入层图形套准偏差的检测方法，其特征在于，包括：
在硅衬底形成氧化层；
在所述氧化层表面形成具有多对多晶硅条的多晶硅层；
在所述多对多晶硅条的基础上分别制作离子注入层光刻图形；
在所述多晶硅层进行离子注入处理；
通过对所述多晶硅条进行电阻测试来检测所述离子注入层光刻图形的套准偏差程度；
在所述氧化层表面形成具有多对多晶硅条的多晶硅层包括：
在所述氧化层表面生长出非掺杂的多晶硅层；
在所述多晶硅层通过光刻工艺刻蚀出多个相互隔离的多晶硅条，其中相邻两条多晶硅条分别作为一对多晶硅条；每一条多晶硅条具有相同的形状和结构，且相邻两个多晶硅条相互平行间隔且相互隔离；每一条多晶硅条的两个端部的宽度大于中间条形主体的宽度，且每一对多晶硅条中的相邻两个多晶硅条之间会形成一个具有一定宽度的凹槽；
每一对多晶硅条所对应的离子注入层光刻图形，从不覆盖所述多晶硅条，到完全覆盖所述多晶硅条的中间条形主体的整体宽度，呈现逐渐变化的趋势；在所述多晶硅层的第一对多晶硅条所对应离子注入层光刻图形未覆盖所述第一对多晶硅条的任意一条多晶硅条；所述多晶硅层的第二对多晶硅条所对应的离子注入层光刻图形少量覆盖所述第二对多晶硅条的任意一条多晶硅条；并且，所述多晶硅层的第三对多晶硅条多对应的离子注入层光刻图形覆盖所述第三对多晶硅条的面积大于所述第二对多晶硅条所对应的离子注入层光刻图形覆盖所述二对多晶硅条的面积。
2.根据权利要求1所述的方法，其特征在于，所述离子注入层光刻图形由光刻胶制作而成。
3.根据权利要求1所述的方法，其特征在于，所述多晶硅层的最后一对多晶硅条所对应的离子注入层光刻图形完全覆盖所述最后一对多晶硅条的中间条形主体的整体宽度。
4.根据权利要求1所述的方法，其特征在于，对所述多晶硅条进行电阻测试包括：
确定在未出现光刻图形套准偏差的情况下每一条多晶硅条的参考电阻值；
检测所述多晶硅条的电阻值来确定各个多晶硅条与所述参考电阻值的偏移情况；
根据所述偏移情况计算出所述离子注入层光刻图形的套准偏差程度。
CN201710564688.XA 2017-07-12 2017-07-12 一种离子注入层图形套准偏差的检测方法 Expired - Fee Related CN107316823B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710564688.XA CN107316823B (zh) 2017-07-12 2017-07-12 一种离子注入层图形套准偏差的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710564688.XA CN107316823B (zh) 2017-07-12 2017-07-12 一种离子注入层图形套准偏差的检测方法

Publications (2)

Publication Number Publication Date
CN107316823A CN107316823A (zh) 2017-11-03
CN107316823B true CN107316823B (zh) 2020-08-28

Family

ID=60178681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710564688.XA Expired - Fee Related CN107316823B (zh) 2017-07-12 2017-07-12 一种离子注入层图形套准偏差的检测方法

Country Status (1)

Country Link
CN (1) CN107316823B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109933B (zh) * 2017-12-18 2020-08-28 李友洪 离子注入工艺的监控方法
CN108198765B (zh) * 2017-12-28 2020-04-10 上海华力微电子有限公司 适用于离子注入工艺套刻精度的评估方法
CN109192674A (zh) * 2018-09-04 2019-01-11 深圳市南硕明泰科技有限公司 一种测量注入层光刻对准偏差的方法
CN113296365B (zh) * 2020-12-29 2024-04-02 杭州广立微电子股份有限公司 一种测量套刻误差的方法及测试结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250880A (ja) * 2006-03-16 2007-09-27 Fujifilm Corp 半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法
CN103839858A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 离子注入机的工艺能力的监控方法和离子注入方法
CN103972119A (zh) * 2013-01-25 2014-08-06 北大方正集团有限公司 一种测试装置和使用该测试装置测量对准偏差的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250880A (ja) * 2006-03-16 2007-09-27 Fujifilm Corp 半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法
CN103972119A (zh) * 2013-01-25 2014-08-06 北大方正集团有限公司 一种测试装置和使用该测试装置测量对准偏差的方法
CN103839858A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 离子注入机的工艺能力的监控方法和离子注入方法

Also Published As

Publication number Publication date
CN107316823A (zh) 2017-11-03

Similar Documents

Publication Publication Date Title
CN107316823B (zh) 一种离子注入层图形套准偏差的检测方法
US9927719B2 (en) Overlay sampling methodology
US7258953B2 (en) Multi-layer registration and dimensional test mark for scatterometrical measurement
US7732105B2 (en) Photomask with overlay mark and method of fabricating semiconductor device
US4782288A (en) Method for evaluating processing parameters in the manufacture of semiconductor devices
KR19990063186A (ko) 소자 성능 측정에 의해 근접 효과를 정량화하는 방법 및 장치
US10707175B2 (en) Asymmetric overlay mark for overlay measurement
US20090009196A1 (en) Analogue measurement of alignment between layers of a semiconductor device
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
KR100746619B1 (ko) 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
US7602072B2 (en) Substrate having alignment marks and method of obtaining alignment information using the same
CN113035732A (zh) 三维存储器及三维存储器台阶区域的形成方法
CN110400789B (zh) 套准标记及其形成方法
US6713883B1 (en) Mask set for compensating a misalignment between patterns
KR100390826B1 (ko) 반도체 소자의 성능 검증용 테스트 패턴
CN109860153B (zh) 集成电路器件、形成对准测量图形的方法以及光掩模
KR100698073B1 (ko) 반도체 소자의 패턴이동 측정방법
CN118348756A (zh) 一种光刻拼接偏移量测量结构及其形成方法、光刻拼接偏移量测量方法
CN116960110A (zh) 重叠标记
KR100187661B1 (ko) 반도체 소자의 임계치수 측정용 바아 형성방법
JP2839469B2 (ja) マスク合わせずれ測定用パターン及びその測定方法
KR20040084966A (ko) 반도체소자의 오버레이 버니어 및 그 제조방법
KR20090044572A (ko) 반도체 소자 및 그의 형성 방법
KR20090036009A (ko) 오버레이 버니어
KR20030056011A (ko) 반도체 소자의 게이트 라인 테스트 패턴

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200806

Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province

Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd.

Address before: Huizhou City, Guangdong province 516211 freshwater town Huiyang District Secretary flower building two Zhongshan Road neighborhood Wanshun Kam 13 floor room B

Applicant before: Zhang Wanting

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200828

Termination date: 20210712

CF01 Termination of patent right due to non-payment of annual fee