CN110400789B - 套准标记及其形成方法 - Google Patents

Abstract

本发明提供了一种套准标记及其形成方法，所述套准标记包括位于半导体基底中的第一光栅以及位于半导体基底表面的第二光栅；其中第一光栅包括多个第一栅条，每个第一栅条为一个浅沟槽隔离结构，半导体基底位于相邻浅沟槽隔离结构之间的部分构成第一狭缝，第二光栅包括多个第二栅条以及设置在其间的第二狭缝，第二栅条及第一栅条在所述半导体基底表面的投影重合。所述套准标记的形成方法用于形成一种套准标记。本发明提供的套准标记中，第一光栅与第二光栅位置相同，形状相似，使得第一光栅和第二光栅的衍射波携带的信息相同，第一光栅的衍射波和第二光栅的衍射波可以发生干涉以得到强度较高的干涉波，以提高套准标记的套准精度测量的准确性。

Description

套准标记及其形成方法

技术领域

本发明涉及半导体技术领域，尤其是一种套准标记及其形成方法。

背景技术

光刻是使用光敏光刻胶材料和可控制的曝光，透过多层掩模版在半导体基底表面形成电路图形的过程。不同掩模版的图形之间具有一定的对准关系，通常采取在晶圆上形成套准标记的方法，通过所述套准标记实现套刻对准。准确的套刻可以确保整个电路图形正确地定位于晶圆表面，并且电路图形上单独的每一部分之间处于正确的相对位置，否则将会导致整个电路的失效。随着半导体器件集成化程度越来越高，同一晶圆上形成的器件数量越来越多，从而需要进行光刻操作的步骤数量更大，且进行光刻操作时掩模版的数量也更多，导致光刻成为半导体制造工艺的一个主要缺陷来源，因此，良好的套刻精度对整个半导体产线的良率起着重要的作用。

图1是一种套准标记的俯视图，如图1所示，套准标记包括位于晶圆中心区100以及位于晶圆边缘区200的部分，这两部分套准标记结构相同，均包括按相同方式排列的多晶硅光栅110和光刻胶光栅120，其中，多晶硅光栅110与在晶圆上制作的晶体管的栅极图案为同一光刻图形，由于晶体管的栅极需要与在栅极上的介质层中形成的导电插塞接触，因此需要使制作导电插塞的通孔的图案与要接触的栅极的图案之间满足一定的套刻精度，图1中光刻胶光栅120与栅极上制作的通孔图案为同一光刻图形，因而通过测量多晶硅光栅110和光刻胶光栅120之间的位置信息，例如可以通过测量多晶硅光栅110和光刻胶光栅120的光衍射信息从而获得二者的位置信息，即可通过对比两者之间的位置信息得到光刻对准的偏移量，以获得套刻精度。

现有工艺中，多晶硅光栅110通常和晶体管的栅极同时形成，其中，首先会将多晶硅材料填充在栅极周围的介质层中的沟槽中，在填充多晶硅材料后，再利用化学机械平坦化(CMP)工艺去除介质层上多余的多晶硅材料，以获得栅极和多晶硅光栅110。图2是一种多晶硅光栅的剖面图。如图2所示，由于CMP工艺的边缘效应，导致位于晶圆边缘区200的多晶硅光栅110被去除较多，经过CMP工艺，位于晶圆边缘区200的多晶硅光栅110的高度相比于位于晶圆中心区100的多晶硅光栅110产生明显差异。如图1所示，由于光栅的衍射性能与栅条的高度有关，如果多晶硅光栅110的高度过小，会使得多晶硅光栅110的衍射信号较弱，导致位于晶圆边缘区200的多晶硅光栅110位置的测量误差较大，使得测量套准精度时误差较大。在根据误差较大的套准精度对曝光参数进行调节后，仍然会使得实际生成的栅极图案与其上方的通孔图案产生较大偏差，而偏差超过0.5nm就会对整个器件的良率产生较大的影响。

因此，现有的套准标记还需改进。

发明内容

为了解决套准标记在晶圆边缘区的多晶硅光栅的衍射强度较低导致测量误差较大的问题，本发明提供了一种套准标记。本发明还另外提供一种套准标记的形成方法。

根据本发明的一个方面，提供一种套准标记，包括：

位于半导体基底中的第一光栅，所述第一光栅包括等间距平行排布的多个第一栅条，每个所述第一栅条为在所述半导体基底中形成的一个浅沟槽隔离结构，所述半导体基底位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝；以及

位于半导体基底表面的第二光栅，所述第二光栅包括等间距平行排列的多个第二栅条以及设置在所述多个第二栅条之间的第二狭缝，所述第二栅条及所述第一栅条在所述半导体基底表面的投影重合。

可选的，所述第一栅条内分散设置有若干个支撑块，在化学机械研磨时，所述支撑块的去除速率小于作为所述第一栅条的浅沟槽隔离结构内的其它部分的去除速率。

可选的，所述支撑块在所述第一栅条上表面内的形状包括半圆形、圆形、椭圆形、三角形、正方形、矩形、五边形和六边形中的一种或多种。

可选的，每个所述第一栅条内的所述支撑块为所述半导体基底从对应的所述第一栅条下方延伸至表面的部分。

可选的，所述支撑块在所述第一栅条内的体积占比为25％-35％；所述第一栅条的高度为0.01μm-0.09μm或者0.27μm-0.36μm。

可选的，所述浅沟槽隔离结构的材料以及所述第二狭缝内填充的材料均为氧化硅，所述第二栅条的材料为多晶硅。

可选的，所述第二光栅上还形成有介质层，所述介质层包括沿远离所述半导体基底的方向依次形成的氧化层、硬掩模层以及抗反射层。

可选的，所述套准标记还包括位于所述介质层上的第三光栅，所述第三光栅包括等间距平行排布的多个第三栅条，所述第三栅条与所述第二栅条的延伸方向重合，沿所述第二栅条延伸方向，所述第三光栅与所述第二光栅在所述半导体基底上并排相邻设置。

可选的，所述第三栅条的材料为光刻胶。

根据本发明的另一个方面，提供一种套准标记的形成方法，包括：

提供半导体基底，在所述半导体基底中形成第一光栅，所述第一光栅包括等间距平行排布的多个第一栅条，每个所述第一栅条为在所述半导体基底中形成的一个浅沟槽隔离结构，所述半导体基底位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝；以及

在所述半导体基底表面形成第二光栅，所述第二光栅包括等间距平行排列的多个第二栅条以及设置在所述多个第二栅条之间的第二狭缝，所述第二栅条及所述第一栅条在所述半导体基底表面的投影重合。

可选的，所述套准标记的形成方法还包括：

在所述第二光栅上形成介质层；以及

在所述介质层上形成第三光栅，所述第三光栅包括等间距平行排布的多个第三栅条，所述第三栅条与所述第二栅条的延伸方向重合，沿所述第二栅条延伸方向，所述第三光栅与所述第二光栅在所述半导体基底上并排相邻设置。

可选的，形成第一栅条的步骤包括：

刻蚀所述半导体基底，形成多个浅沟槽以及分散设置于每个所述浅沟槽内的若干支撑块，每个所述第一栅条内的所述支撑块由所述半导体基底从对应的所述第一栅条下方延伸至表面的部分形成；

在所述浅沟槽内沉积介质材料，以填充所述浅沟槽；以及

进行CMP工艺，使剩余的介质材料的上表面与所述半导体基底的表面齐平，从而形成多个浅沟槽隔离结构，每个浅沟槽隔离结构构成所述第一光栅的一个所述第一栅条，所述半导体基底位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝。

本发明提供的套准标记包括位于半导体基底中的第一光栅以及位于半导体基底表面的第二光栅，所述第一光栅包括等间距平行排布的多个第一栅条，每个所述第一栅条为在所述半导体基底中形成的一个浅沟槽隔离结构，所述半导体基底位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝，所述第二光栅包括等间距平行排列的多个第二栅条以及设置在所述多个第二栅条之间的第二狭缝，所述第二栅条及所述第一栅条在所述半导体基底表面的投影重合。所述第一光栅位于所述第二光栅下方，与所述第二光栅位置相同、形状相似，使得所述第一光栅和第二光栅的衍射波携带的信息相同，第一光栅的衍射波和第二光栅的衍射波可以发生干涉以得到强度较高的干涉波，即第一光栅作为增强光栅，提高了第二光栅位置探测的信号强度，从而可以较为准确地得到第二光栅的位置信息，提高套准标记的套准精度测量的准确性。

此外，发明人研究发现，在CMP工艺中，同一平面的不同材料的去除速率不同，通常浅沟槽隔离结构中的隔离介质(如氧化硅)较半导体基底(如硅衬底)更容易去除，如果隔离介质去除过快，可能会导致浅沟槽隔离结构构成的第一栅条与半导体基底构成的第一狭缝产生高度差，进而会引起在第一光栅上方设置的第二光栅的第二栅条和第二狭缝也具有高度差，如此会影响上述套准标记的测量准确性，因此，本发明进一步的方案中，所述第一栅条还可以包括分散设置于其中的支撑块，所述支撑块在化学机械研磨时的去除速率小于作为所述第一栅条的浅沟槽隔离结构内的其它部分的去除速率，在进行化学机械研磨时，分散设置的支撑块有助于减缓浅沟槽隔离结构的整体移除速率，即所述支撑块可以减缓所述第一栅条在CMP过程中被磨削的速度，使得所述第一光栅中第一栅条和第一狭缝的上表面齐平，进而在第一光栅上形成的第二光栅中第二栅条和第二狭缝的上表面齐平，并均基本平行于半导体基底表面，利用包括所述第一光栅和第二光栅的套准标记进行套准精度测量时，可以减小测量误差，有助于提高套准标记的套准精度测量的准确性。

本发明提供的套准标记的形成方法与上述套准标记具有相同或类似的特征，因而具有与上述套准标记相同或类似的技术效果。

附图说明

图1为一种套准标记的俯视图。

图2为一种多晶硅光栅的剖面图。

图3为本发明一实施例中多晶硅光栅的剖面图。

图4为本发明另一实施例中第一光栅的俯视图。

图5为图4中A-A’方向的剖面图。

图6为本发明又一实施例中第一光栅的俯视图。

图7为本发明实施例的第一光栅和第二光栅的干涉强度和第二光栅的衍射强度比值q随第一栅条的高度变化示意图。

图8为本发明另一实施例的第一光栅和第二光栅的干涉强度和第二光栅的衍射强度比值q随第一栅条的高度变化示意图。

图9为本发明实施例的套准标记的剖面图。

附图标号说明如下：

100-晶圆中心区；200-晶圆边缘区；300-半导体基底；110-多晶硅光栅；120-光刻胶光栅；310-第一栅条；320-第一狭缝；330-第二栅条；340-第二狭缝；311-支撑块；350-氧化层；360-硬掩模层；370-抗反射层；380-第三栅条。

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

为了解决CMP工艺导致的晶圆边缘区的多晶硅光栅衍射强度较弱，以致晶圆边缘区的多晶硅光栅的衍射强度较低的问题，本发明提供了一种套准标记。以下实施例以用于测量半导体基底上的栅极与上方通孔之间的套刻精度的套准标记为例，所述套准标记包括对应于所述栅极在基底的标记区形成的多晶硅光栅以及对应于所述通孔在同一标记区形成的光刻胶光栅，通过光栅衍射获得所述多晶硅光栅和光刻胶光栅各自的位置信息，可以获得对应的栅极图形和通孔图形之间的套准精度。但本发明不限于此，本发明的套准标记中，通过衍射来比较位置信息的两个光栅也可以包括多晶硅和光刻胶以外的材料，并且，所述套准标记也可以用于测量半导体基底上的栅极和通孔以外的其它图形之间的套刻精度。

图3为本发明一实施例中多晶硅光栅的剖面图。所述多晶硅光栅包括位于半导体基底300中的第一光栅以及位于半导体基底300表面的第二光栅。

所述第一光栅包括等间距平行排布的多个第一栅条310，每个所述第一栅条310为在所述半导体基底300中形成的一个长条形的浅沟槽隔离结构，所述半导体基底300位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝320。所述半导体基底300具有用于形成器件的器件区以及用于形成套准标记的标记区，且所述标记区包括位于晶圆中心的部分以及位于晶圆边缘的部分。所述第一光栅例如形成在标记区位于晶圆边缘的部分，以作为增强光栅增强第二光栅的衍射强度。当然，所述第一光栅还可形成在标记区位于晶圆中心的部分。

所述半导体基底300的材料可以为硅、锗、硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如GaAs、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等，或者还可以是上述材料的组合。半导体基底300还可以根据设计需求注入一定的掺杂离子以改变电学参数。所述第一栅条310的材料例如为氧化硅。

特别的，在形成第一光栅的过程中，通常是先形成沟槽，然后在沟槽中沉积介质材料，然后通过CMP工艺去除介质材料位于半导体基底300以上的部分，以形成浅沟槽隔离结构，得到第一栅条310。在此过程中，由于晶圆边缘区域和晶圆中心区域相比，磨损较多，使得第一光栅中位于晶圆边缘部分被磨损，从而导致高度降低。为此，如图4所示，图4为本发明另一实施例中第一光栅的俯视图，本实施例中，所述第一栅条310内还可以分散设置有若干个支撑块311，在进行CMP工艺时，所述支撑块311的去除速率小于作为所述第一栅条310的浅沟槽隔离结构内的其它部分的去除速率。从而，在进行CMP工艺以形成浅沟槽隔离结构时，由于所述支撑块311比浅沟槽隔离结构内的其它部分更耐磨，故可以作为支撑以降低第一栅条310被磨削的程度，以提高第一光栅的衍射强度。

具体的，如图5所示，为本发明另一实施例中多晶硅光栅沿图4中A-A’方向的剖面图，作为示例，由于硅的耐磨性强于氧化硅，所述支撑块311可以为所述半导体基底300从所述第一栅条310下方延伸至所述第一栅条310表面的部分。此外，所述支撑块311的形状可以根据需要设置，图6为本发明又一实施例中第一光栅的俯视图，如图4和图6所示，所述支撑块311在所述第一栅条上表面内的形状可以是圆形或矩形，在本发明的其他实施例中，所述支撑块311在所述第一栅条上表面内的形状也可包括半圆形、圆形、椭圆形、三角形、正方形、矩形、五边形、六边形等中的一种或多种。

所述第二光栅包括等间距平行排列的多个第二栅条330以及设置在所述多个第二栅条330之间的第二狭缝340，为了使第一光栅与第二光栅的衍射波产生干涉，所述第二栅条330及所述第一栅条310在所述半导体基底300表面的投影重合，也即第一光栅和第二光栅的位置相同。

本实施例中，第二光栅既形成于标记区位于晶圆中心的部分，也形成于标记区位于晶圆边缘的部分。所述第二栅条330的材料例如为多晶硅，可以与器件区的栅极在同一图案化工艺中形成，所述第二狭缝340的材料例如为氧化硅。

在形成第二光栅的过程中，会经过CMP工艺以去除位于第二光栅以上多余的部分，而位于晶圆边缘区域的第二光栅的磨损程度会更严重，在其之上多余的部分被去除后，其自身的高度可能也会遭到磨损，并因此降低位于晶圆边缘区域的第二光栅的衍射强度。但在晶圆边缘区域，第二光栅的下方还设置有第一光栅，第一光栅与第二光栅的位置相同、结构相似，故可以作为增强光栅与第一光栅的衍射波叠加，以增强第二光栅所在的位置的衍射信息。具体的，第一光栅和第二光栅共同组成了多晶硅光栅，在获取多晶硅光栅的位置信息时，一部分光在第一光栅处发生衍射，得到第一衍射波，另一部分光透过第一光栅到达第二光栅，并在第二光栅处发生衍射，得到第二衍射波，由于第一光栅和第二光栅位置相同、结构相似，故所述第一衍射波与第二衍射波频率相同，因而会产生干涉信号，通过对干涉信号进行分析，可以获得第二光栅的位置信息，即获得了多晶硅光栅的位置信息，即使由于第二栅条330的高度降低导致的第二光栅的衍射信号较弱，通过第一光栅的增强作用，有助于提多晶硅光栅位置测量的准确性。

根据上述描述，由于第一光栅的衍射波与第二光栅的衍射波形成干涉，从而达到了增强第二光栅的衍射信号的效果，因而，在第二光栅的结构确定的情况下，干涉波的强度与第一光栅的厚度有关，为了获得第一光栅的厚度与干涉强度之间的关系，本实施例进一步对不同厚度的第一光栅下第一光栅和第二光栅的衍射波干涉信号的强度进行了模拟计算。图7为本发明实施例的第一光栅和第二光栅的干涉强度和第二光栅的衍射强度比值q随第一栅条的高度变化示意图。如图7所示，在不设置支撑块311也即支撑块311体积占第一栅条310的体积为0％时，当第一栅条310的高度为0.01μm-0.10μm范围内，或者在0.27μm-0.37μm范围内时，第一光栅和第二光栅的干涉强度和第二光栅的衍射强度比值q大于1，也即第一光栅可以起到增强位置测量信号的强度的作用。图8为本发明另一实施例的第一光栅和第二光栅的干涉强度和第二光栅的衍射强度比值q随第一栅条的高度变化示意图，可以看出，在本发明另一实施例中，第一栅条310内设置有支撑块311，当支撑块311体积占第一栅条310的体积为30％时，第一栅条310的高度为0.01μm-0.09μm范围内，或者在0.27μm-0.36μm范围内时，第一光栅和第二光栅的干涉强度和第二光栅的衍射强度比值q大于1，也即第一光栅可以起到增强位置测量信号的强度的作用。

图9为本发明实施例的套准标记的剖面图，如图9所示，本发明实施例中的套准标记还包括第三光栅，所述第三光栅包括等间距平行排布的多个第三栅条380，所述第三栅条380与所述第二栅条330延伸方向重合，沿所述第二栅条330延伸方向，所述第三光栅与所述第二光栅在所述半导体基底300上并排相邻设置。通过探测衍射和干涉信号分别获得第三光栅和多晶硅光栅的位置信息并进行对比，以得到第三光栅和多晶硅光栅的位置偏差，从而可以获得第三光栅和多晶硅光栅之间的对准程度。

本实施例中，第三光栅既形成在标记区位于晶圆中心的部分，也形成在标记区位于晶圆边缘的部分。所述第三栅条380的材料例如为光刻胶。作为示例，由于晶体管的栅极需要与在栅极上的介质层中形成的导电插塞接触，因此需要使制作导电插塞的通孔的图案与要接触的栅极的图案之间满足一定的套刻精度，图9中第三光栅(也即光刻胶光栅)与栅极上制作的通孔图案为同一光刻图形，为此，所述第三光栅和第二光栅之间例如还沿远离所述半导体基底300的方向依次形成有氧化层350、硬掩模层360以及抗反射层370。通过测量多晶硅光栅和光刻胶光栅之间的位置信息，对比两者之间的位置信息得到光刻对准的偏移量，以获得光刻的套刻精度。

本发明实施例提供的套准标记包括位于半导体基底中的第一光栅以及位于半导体基底表面的第二光栅，所述第一光栅包括等间距平行排布的多个第一栅条，每个所述第一栅条为在所述半导体基底中形成的一个浅沟槽隔离结构，所述半导体基底位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝，所述第二光栅包括等间距平行排列的多个第二栅条以及设置在所述多个第二栅条之间的第二狭缝，所述第二栅条及所述第一栅条在所述半导体基底表面的投影重合。所述第一光栅位于所述第二光栅下方，与所述第二光栅位置相同，形状相似，使得所述第一光栅和第二光栅的衍射波携带的信息相同，第一光栅的衍射波和第二光栅的衍射波可以发生干涉以得到强度较高的干涉波，即第一光栅作为增强光栅，提高了第二光栅位置探测的信号强度，从而可以较为准确地得到第二光栅的位置信息，提高套准标记的套准精度测量的准确性。

此外，本发明实施例在进一步的方案中，所述第一栅条还可以包括分散设置于其中的支撑块，所述支撑块在化学机械研磨时的去除速率小于作为所述第一栅条的浅沟槽隔离结构内的其它部分的去除速率，在进行化学机械研磨时，分散设置的支撑块有助于减缓浅沟槽隔离结构的整体移除速率，即所述支撑块可以减缓所述第一栅条在CMP过程中被磨削的速度，使得所述第一光栅中第一栅条和第一狭缝的上表面齐平，进而在第一光栅上形成的第二光栅中第二栅条和第二狭缝的上表面齐平，并均基本平行于半导体基底表面，利用包括所述第一光栅和第二光栅的套准标记进行套准精度测量时，可以减小测量误差，有助于提高套准标记的套准精度测量的准确性。

本发明还提供了一种套准标记的的形成方法，包括以下步骤：

第一步骤：提供半导体基底，在所述半导体基底中形成第一光栅，所述第一光栅包括等间距平行排布的多个第一栅条，每个所述第一栅条为在所述半导体基底中形成的一个浅沟槽隔离结构，所述半导体基底位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝；以及

第二步骤：在所述半导体基底表面形成第二光栅，所述第二光栅包括等间距平行排列的多个第二栅条以及设置在所述多个第二栅条之间的第二狭缝，所述第二栅条及所述第一栅条在所述半导体基底表面的投影重合。

如图3所示，在本发明实施例中，在第一步骤中形成第一光栅时，例如包括：刻蚀所述半导体基底300，形成多个浅沟槽；然后，在所述浅沟槽内沉积介质材料(例如氧化硅)，以填充所述浅沟槽；接着，进行CMP工艺，停止在所述半导体基底表面，形成多个浅沟槽隔离结构，每个浅沟槽隔离结构构成所一个所述第一栅条310，所述半导体基底300位于相邻浅沟槽隔离结构之间的部分构成第一狭缝320。

然而，在进行CMP工艺的过程中，可能导致第一栅条310的高度受到过度磨损，从而可能影响第一光栅对第二光栅衍射强度的增强作用。

如图5所示，在本发明另一实施例中，所述第一栅条310内例如还包括支撑块311，形成第一栅条的步骤包括：刻蚀所述半导体基底300，形成多个浅沟槽，每个所述浅沟槽内形成有分散设置的若干支撑块311，所述支撑块311为所述半导体基底300从所述第一栅条310下方延伸至所述第一栅条310表面的部分，在此处，形成浅沟槽时，可利用图案化的掩模将支撑块311所在位置覆盖，然后再通过例如干法刻蚀即可得到带有所述支撑块311的浅沟槽；然后，在所述浅沟槽内沉积介质材料(例如氧化硅)，并进行CMP工艺，使剩余的介质材料的上表面与所述半导体基底300的表面齐平，形成多个浅沟槽隔离结构作为第一栅条310，而所述半导体基底300位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝320。通过支撑块311的支撑，可以减缓第一栅条310被磨损的程度，以提高第一光栅的衍射强度，得到更准确的第二光栅的位置信息。

在第二步骤中形成第二光栅时，例如包括以下步骤：在半导体基底300上沉积多晶硅，然后进行刻蚀，以形成第二栅条330，此步骤可以和半导体器件的栅极一同形成；接着，在相邻的第二栅条330之间的开口沉积介质材料(例如氧化硅)；然后，进行CMP工艺，停止在第二栅条330表面，位于相邻第二栅条330之间的开口处的介质材料形成第二狭缝340。其中，在进行CMP工艺的过程中，可能导致第二栅条330的高度受到过度磨损，从而影响第二光栅的衍射强度，但通过第一光栅的衍射波的叠加干涉，使得第一光栅和第二光栅共同组成的多晶硅光栅可以具有较明显的干涉信号，从而提高多晶硅光栅位置测量的准确性。

此外，如图9所示，所述套准标记还包括第三光栅，故所述套准标记的形成方法还包括：在所述第二光栅上形成介质层；以及在所述介质层上形成第三光栅，所述第三光栅包括多个间隔均匀的第三栅条380，所述第三栅条380及所述第二栅条330在所述半导体基底300上的投影沿所述长条形的延伸方向重合。其中，所述第三栅条380在水平面上并不与所述第二栅条330的位置重合，而是处于所述第二栅条330的长条形的延伸方向，通过衍射或干涉分别获得第三栅条380和第二栅条330(等同于多晶硅栅条或第一栅条310)的位置信息，将其对比，以获得所述套准标记的套刻精度。

本实施例中，所述第三光栅380例如为光刻胶光栅，所述第三栅条380的材料为光刻胶，所述介质层例如包括沿远离所述半导体基底300的方向依次叠加的氧化层350、硬掩模层360以及抗反射层370。

利用本发明实施例提供的套准标记的形成方法，可以形成第一光栅和第二光栅，其中，第一栅条和第二栅条在所述半导体基底表面的投影重合，使得所述第一光栅和第二光栅的衍射波携带的位置信息相同，第一光栅的衍射波和第二光栅的衍射波可以发生干涉以得到强度较高的干涉波，从而可以较为准确地得到第二光栅的位置信息，提高套准标记的套准精度测量的准确性。此外，形成所述第一栅条时还可在所述第一栅条中形成支撑块，所述支撑块可以减缓所述第一栅条在平坦化过程中被磨削的速度，使得所述第一光栅中第一栅条和第一狭缝的上表面齐平，进而在第一光栅上形成的第二光栅中第二栅条和第二狭缝的上表面齐平，并均基本平行于半导体基底表面，以使得利用包括所述第一光栅和第二光栅的套准标记进行套准精度测量时，可以减小测量误差，有助于提高套准标记的套准精度测量的准确性。

上述仅为本发明的优选实施例，并非对本发明权利范围的限定。任何本领域技术领域的技术人员，在不脱离本发明的精神和范围内，都可以对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明的保护范围之内。

Claims (11)

1.一种套准标记，其特征在于，包括：

位于半导体基底中的第一光栅，所述第一光栅包括等间距平行排布的多个第一栅条，每个所述第一栅条为在所述半导体基底中形成的一个浅沟槽隔离结构，所述半导体基底位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝，所述第一栅条内分散设置有若干个支撑块，在化学机械研磨时，所述支撑块的去除速率小于作为所述第一栅条的浅沟槽隔离结构内的其它部分的去除速率；以及

位于半导体基底表面的第二光栅，所述第二光栅包括等间距平行排列的多个第二栅条以及设置在所述多个第二栅条之间的第二狭缝，所述第二栅条及所述第一栅条在所述半导体基底表面的投影重合。

2.如权利要求1所述的套准标记，其特征在于，所述支撑块在所述第一栅条上表面内的形状包括半圆形、圆形、椭圆形、三角形、矩形、五边形和六边形中的一种或多种。

3.如权利要求1所述的套准标记，其特征在于，每个所述第一栅条内的所述支撑块为所述半导体基底从对应的所述第一栅条下方延伸至表面的部分。

4.如权利要求1所述的套准标记，其特征在于，所述支撑块在所述第一栅条内的体积占比为25％-35％；所述第一栅条的高度为0.01μm-0.09μm或者0.27μm-0.36μm。

5.如权利要求1所述的套准标记，其特征在于，所述浅沟槽隔离结构的材料以及所述第二狭缝内填充的材料均为氧化硅，所述第二栅条的材料为多晶硅。

6.如权利要求1-5任意一项所述的套准标记，其特征在于，所述第二光栅上还形成有介质层，所述介质层包括沿远离所述半导体基底的方向依次形成的氧化层、硬掩模层以及抗反射层。

7.如权利要求6所述的套准标记，其特征在于，所述套准标记还包括位于所述介质层上的第三光栅，所述第三光栅包括等间距平行排布的多个第三栅条，所述第三栅条与所述第二栅条的延伸方向重合，沿所述第二栅条延伸方向，所述第三光栅与所述第二光栅在所述半导体基底上并排相邻设置。

8.如权利要求7所述的套准标记，其特征在于，所述第三栅条的材料为光刻胶。

9.一种套准标记的形成方法，其特征在于，包括：

提供半导体基底，在所述半导体基底中形成第一光栅，所述第一光栅包括等间距平行排布的多个第一栅条，每个所述第一栅条为在所述半导体基底中形成的一个浅沟槽隔离结构，所述半导体基底位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝，所述第一栅条内分散设置有若干个支撑块，在化学机械研磨时，所述支撑块的去除速率小于作为所述第一栅条的浅沟槽隔离结构内的其它部分的去除速率；以及

在所述半导体基底表面形成第二光栅，所述第二光栅包括等间距平行排列的多个第二栅条以及设置在所述多个第二栅条之间的第二狭缝，所述第二栅条及所述第一栅条在所述半导体基底表面的投影重合。

10.如权利要求9所述的套准标记的形成方法，其特征在于，还包括：

在所述第二光栅上形成介质层；以及

在所述介质层上形成第三光栅，所述第三光栅包括等间距平行排布的多个第三栅条，所述第三栅条与所述第二栅条的延伸方向重合，沿所述第二栅条延伸方向，所述第三光栅与所述第二光栅在所述半导体基底上并排相邻设置。

11.如权利要求9所述的套准标记的形成方法，其特征在于，形成第一栅条的步骤包括：

刻蚀所述半导体基底，形成多个浅沟槽以及分散设置于每个所述浅沟槽内的若干支撑块，每个所述第一栅条内的所述支撑块由所述半导体基底从对应的所述第一栅条下方延伸至表面的部分形成；

在所述浅沟槽内沉积介质材料，以填充所述浅沟槽；以及

进行CMP工艺，使剩余的介质材料的上表面与所述半导体基底的表面齐平，从而形成多个浅沟槽隔离结构，每个浅沟槽隔离结构构成所述第一光栅的一个所述第一栅条，所述半导体基底位于相邻浅沟槽隔离结构之间的部分构成所述第一光栅的第一狭缝。

Images