JP5365174B2 - 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置 - Google Patents
電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置 Download PDFInfo
- Publication number
- JP5365174B2 JP5365174B2 JP2008309317A JP2008309317A JP5365174B2 JP 5365174 B2 JP5365174 B2 JP 5365174B2 JP 2008309317 A JP2008309317 A JP 2008309317A JP 2008309317 A JP2008309317 A JP 2008309317A JP 5365174 B2 JP5365174 B2 JP 5365174B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- distribution
- value
- calculation
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000009826 distribution Methods 0.000 claims abstract description 84
- 238000004364 calculation method Methods 0.000 claims abstract description 55
- 238000005259 measurement Methods 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 15
- 239000000523 sample Substances 0.000 claims description 37
- 230000008859 change Effects 0.000 claims description 22
- 238000011156 evaluation Methods 0.000 claims description 8
- 230000000704 physical effect Effects 0.000 abstract description 12
- 238000012544 monitoring process Methods 0.000 abstract description 5
- 238000004570 scanning spreading resistance microscopy Methods 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000003917 TEM image Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000004627 transmission electron microscopy Methods 0.000 description 4
- 238000000691 measurement method Methods 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000004645 scanning capacitance microscopy Methods 0.000 description 2
- 238000004574 scanning tunneling microscopy Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004621 scanning probe microscopy Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置に関するものであり、例えば、ＭＯＳＦＥＴ等の電子デバイスの電気的特性を実測データを利用してプロセス依存性や経時変化等を反映して評価するための構成に関するものである。
半導体集積回路装置を構成するＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の電子デバイスの開発において、その電気的特性の向上は至上命題であるが、その実現は容易でない。原因としては電気特性に関する測定方法及び理論計算方法の精度が不十分であることが挙げられる。
このうち、理論計算に関しては、例えば、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）のような集積回路用シミュレーションにより、トランジスタのドレイン電流が計算できる。
この場合、成膜、拡散、アニールまたは研磨などの各製造工程はモデル化が比較的容易であるが、ある工程後の形状変化や材料特性変化の予測あるいは温度サイクル等の製造履歴の反映などの総合的な取り扱いは難しい。結果的に、実トランジスタの動作を理論的に予測するのは困難である。これではシミュレータの利用価値が無いばかりか、製造コストの増大にもつながる。
そこで、計算精度を向上させる方策の一つとして、計算で用いる物性値を実デバイスで実測した値を用いることが提案されている（例えば、特許文献１参照）。この提案では、ＭＯＳトランジスタの内部応力がキャリアの移動度に影響を及ぼすと仮定し、平均抵抗率やＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による不純物分布の測定結果を計算用の物性値として用いている。
実測に関しては、電子デバイスの電極に探針を当て電流計測する方法が一般的である。しかしこの手法は平均的な特性しか得られず、例えば、チャネル周辺の局所的な電流分布やキャリア分布を評価することはできない。
電子デバイスのサイズが１μｍ以下となれば、走査プローブ顕微鏡（ＳＰＭ：Ｓｃａｎｎｉｎｇ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｅ）や電子顕微鏡（ＥＭ：Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）が有効である。
ここで、図７及び図８を参照して、ＳＰＭ技術の一種である走査拡がり抵抗顕微鏡法（ＳＳＲＭ：Ｓｃａｎｎｉｎｇ Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）を説明する。図７はＳＳＲＭ法の概念的構成の説明図である。断面に切出した電子デバイス３０の裏面に電源４１により電圧Ｖｂａｉｓを印加し、電子デバイス３０の表面に接地させた導電性探針４２を当接させ、電流増幅器４３に流れる電流を導電性探針４２を電子デバイス３０の表面に対して走査させながら計測する手法である。
なお、導電性探針４２の電子デバイス３０の表面における当接位置は、導電性探針４２の先端部にレーザ光源４４からレーザ光４５を照射して、その反射光４６を光検出器４７で検出して位置を特定する。
図８は、ＳＳＲＭ法で測定した電流像、即ち、ＳＳＲＭ像を模写したものであり、ここでは、ゲート電極３４、イクステンション領域３５、ソース・ドレイン領域３７、及び、シリサイド電極３８に導電性探針４２が当接した場合に大きな電流が流れることが分かる。なお、ＳＳＲＭ像の解像度によるが、シリコン基板３１を流れる電流は小さいため、電流が全く流れないＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域３２、ゲート絶縁膜３３、サイドウォール３６、ＳｉＮ膜３９、及び、層間絶縁膜４０との間でコントラストは見られない。
特開２００４−３２７４６３号公報
しかしながら、上記の特許文献１における実測値である平均抵抗率や不純物分布はバルク材の特性であり、前述のような工程間の変化や局所的な変化を含む値ではないので、実トランジスタ特性を予測するには十分とは言えない。
ＳＳＲＭを用いた実測値についても、必ずしも開発現場が必要とする情報を提供していないという問題がある。例えば、上記の図８のＳＳＲＭ像については、トランジスタの構造は紙面に垂直な方向に対して同一と見做せるので、ＳＳＲＭ像も同様に正しいと判断しがちである。
しかし、本発明者がシミュレーションによって試料裏面から探針までの電流経路を検証してみると、図９に示すように、電流の大部分は電気抵抗の低いコンタクト材を流れ、以下、ドーパント領域、シリコン基板、探針と流れることが分かった。また、一部は試料内部を拡がりつつ流れていることも分かる。なお、図９における黒三角が導電性探針４２の接触点である。
このような観点から、図８に示すＳＳＲＭ像がそのままトランジスタの電流分布を示していることにはならない。このＳＳＲＭ像はあくまでＳＳＲＭ法で得られた電流像として解釈しなければならない。以上より、従来のＳＳＲＭ法をそのまま製造ラインに導入しても、正確な電気特性をモニタリングすることはできないという問題がある。
したがって、本発明は、実電子デバイスの電気特性を高精度でモニタリングするとともに、実測したモニタリング結果から理論計算に用いる正確な物性値を抽出することを目的とする。
本発明の一観点からは、電子デバイス試料の電気的物性値を測定する測定工程と、前記電子デバイス試料の歪み分布及び元素分布を数値的に畳み込んだ電気抵抗モデルを用いて、前記電子デバイスの動作状態における電流分布を計算する計算工程と、前記測定工程で取得した実測値と前記計算工程で取得した計算値を照合して、前記実測値との差分が最小になるまで畳み込みの度合いを変化させて反復計算を続ける反復計算工程と、前記反復計算の結果に基づいて前記電子デバイス試料のキャリア分布を取得する工程とを含む電子デバイスの電気特性評価方法が提供される。
また、本発明の別の観点からは、電子デバイス試料の電気的物性値の実測値を取り込む取込み手段と、前記電子デバイス試料の歪み分布及び元素分布を数値的に畳み込んだ電気抵抗モデルを用いて、前記電子デバイスの動作状態における電流分布を計算する計算手段と、前記実測値と前記計算手段で計算した計算値を照合して、前記実測値との差分が最小になるまで畳み込みの度合いを変化させて反復計算を続ける反復計算手段と、前記反復計算の結果に基づいて前記電子デバイス試料のキャリア分布を取得する手段とを備えた電子デバイスの電気特性評価装置が提供される。
開示の電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置によれば、例えば、実トランジスタ試料のキャリア分布を正確に評価することができるとともに、トランジスタだけでなく、金属や絶縁体が複雑に入り組む配線部や実装部、さらには一般的な電磁気材料の特性を高精度に評価することが可能となる。
ここで、本発明の実施の形態を説明する。本発明においては、元素分布及び結晶歪み分布を数値的に畳み込んだ電気抵抗モデルを用いてＳＳＲＭ像を計算し、実測値を再現するまで畳み込みの度合いを変化させて計算する。
無負荷状態での抵抗値ρ０はあるキャリア濃度での抵抗であり、例えばドーパント元素を注入したバルクシリコン材から求められる。しかし、この値を実トランジスタにそのまま適用することはできない。なぜなら実トランジスタ構造ではソース・ドレイン周辺にコンタクト材やプラグ材があるので、局所歪みの影響を考慮しなければならないからである。
歪みや応力によって電気抵抗が変化する現象は圧電抵抗と呼ばれる。このとき抵抗ρは、ρ０を無負荷状態での抵抗値、Δρを歪みや応力による抵抗の変化量、ｍを圧電抵抗係数、εを歪みとすると下記の式（１）で表される。
ρ＝ρ０＋Δρ＝ρ０（１＋ｍ・ε） ・・・（１）
ρ＝ρ０＋Δρ＝ρ０（１＋ｍ・ε） ・・・（１）
この場合のドーパント分布はＳＩＭＳやＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）により実測する。また、歪み分布はＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）により測定できる。
本発明においては、式（１）におけるｍ・εをＡに置き換えて、Ａをフィッティングパラメータとして扱って、パラメータＡを変化させながら反復計算し、計算結果と実測値との差が最小になるまで反復計算を行う。したがって、パラメータＡは歪みの寄与量或いは畳み込みの度合いと言うことができる。
或いは、圧電抵抗係数ｍが予め信頼性の高い数値として取得されている場合には、すでにパラメータＡ（＝ｍ・ε）も信頼性の高い値であるので、反復計算に際して、パラメータＡではなく、不純物分布に依存する抵抗変化領域のキャリア分布を変化させながら反復計算し、計算結果と実測値との差が最小になるまで反復計算を行う。なお、この場合は、不純物分布に依存する抵抗変化領域のキャリア分布を変化させながら反復計算するので、各分布は実測値に限るものでなく、原理的には任意のドーパントモデル及び歪みモデルを利用できる。
実ＳＳＲＭ像は、図７に示したように断面トランジスタ試料の裏面に一様に電圧を印加し、表面に接地した導電性探針を走査させながら電流を測定する。計算においても、実測と同様の操作を行って電流像を得る。なお、計算に当たっては有限要素法（ＦＥＭ：Ｆｉｎｉｔｅ Ｅｌｅｍｅｎｔ Ｍｅｔｈｏｄ）による構造モデルを用いて計算する。
ここで、構造モデルは実トランジスタの形状を元に忠実に構築しなければならない。なぜなら、次に、同領域における電流の実測値と計算値を照合するためである。照合は、例えばカイ２乗（χ2 ）検定法を用いて実測値と計算値を比較する。実測値と計算値の差分が最小になるまで、パラメータＡを変化させて電流計算と照合を繰り返す。最終的に得られたパラメータＡを用いて再構築した元素分布と歪み分布の畳み込み像が、キャリア分布となる。
さらに、パラメータＡは圧電抵抗係数ｍと歪みεとの積であるので、実トランジスタの局所歪みεが分かれば圧電抵抗係数ｍが得られる。また、先に得られたキャリア分布を基に、ＭＯＳトランジスタの各電極に電圧をかけて電流計算すれば、実トランジスタの動作状態を計算することができる。
なお、本発明は、電流計測するＳＳＲＭ法に着目しているが、本発明の原理は上位のＳＰＭ全般に適用できる。例えば、電気容量変化を計測するＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）やトンネル電流を計測するＳＴＭ（Ｓｃａｎｎｉｎｇ Ｔｕｎｎｅｌｉｎｇ Ｍｉｃｒｏｓｃｏｐｙ）も含め、本発明を用いれば、実トランジスタのキャリア分布を正確に評価できる。
また、実測の現場では、同じ物性値を測定しているにも関らず、測定手法が変われば実測値も異なることが頻繁に起こるが、本発明を用いれば上述の各ＳＰＭ法の測定手法間の比較も可能になる。
さらに、本発明を用いれば、圧電抵抗係数ｍやキャリア分布などが実電子デバイスから得られるので、従来の回路シミュレータ手法で問題となっていた製造履歴の反映や工程間の物性変化等が全て含まれた正確な物性値として得られるようになる。この物性値を回路シミュレータにフィードバックすれば、より正確な設計予測も可能となる。
以上を前提として、次に、図１乃至図４を参照して本発明の実施例１のＭＯＳＦＥＴの電気特性の評価方法を説明する。図１は本発明の実施例１のＭＯＳＦＥＴの電気特性の評価方法のフロー図であり、ここでは、圧電抵抗係数ｍの信頼性が低い場合を例として説明する。
ステップ１：まず、はじめにＭＯＳトランジスタの断面試料にＳＳＲＭ法を適用して電流像、即ち、図８と同様のＳＳＲＭ像を取得する。
ステップ２：次いで、同じトランジスタ領域をＴＥＭ分析し、このＴＥＭ像を基にして実トランジスタの構造像、ドーパント元素分布及び歪み分布を得る。この時、例えば、元素分布はＥＤＸ法を、歪み分布は本発明者が開発した手法（例えば、特開２００６−２４２９１４号公報或いは特開２００７−０９３３４４号公報参照）を用いれば実測できる。
ステップ２：次いで、同じトランジスタ領域をＴＥＭ分析し、このＴＥＭ像を基にして実トランジスタの構造像、ドーパント元素分布及び歪み分布を得る。この時、例えば、元素分布はＥＤＸ法を、歪み分布は本発明者が開発した手法（例えば、特開２００６−２４２９１４号公報或いは特開２００７−０９３３４４号公報参照）を用いれば実測できる。
図２は、元素分布の説明図であり、図２（ａ）は基になるＴＥＭ像の模写図であり、図２（ｂ）乃至図２（ｄ）は各々Ｓｉ、Ｐ、Ａｓの分布の模写図である。図２（ａ）に示すＴＥＭ像の模写図には、分布図との比較のためにｎ型イクステンション領域１４及びｎ型ソース・ドレイン領域１８を書き込んでいるが、実際のＴＥＭ像では識別できない。なお、図における符号１１，１２，１３，１５，１６，１７，１９，２０，２１，２２は、それぞれｐ型シリコン基板、ゲート絶縁膜、多結晶シリコンゲート電極、第１サイドウォール、第２サイドウォール、第３サイドウォール、コンタクト領域、ゲートコンタクト領域、ＳｉＮ膜、及び、層間絶縁膜である。
この場合、図２（ｂ）との対比では、シリコン領域が明るく、また、Ｓｉを含むＳｉＮやサイドウォールを構成するＳｉＯ２膜やシリサイドからなるコンタクト領域が次に明るくなる。但し、図２（ｂ）においては、分解能の関係でゲート絶縁膜１２は分離して確認されない。また、図２（ｃ）との対比では、ソース・ドレイン領域と多結晶シリコンゲート電極にＰがドープされていることが確認された。さらに、図２（ｄ）との対比からは、イクステンション領域にＡｓがドープされていることが確認された。
図３は、歪み分布図であり、シリコン基板側の歪み分布が重要であり、ｐ型シリコン基板１１上の多結晶シリコンゲート電極１３、サイドウォール２３、ＳｉＮ膜２１、層間絶縁膜２２、プラグ２４等のコントラストは構成材料の質量の違いを反映しているものであり、歪み分布とは関係がない。この歪み分布から明らかなように、ｐ型シリコン基板１１内部における歪みは小さく、表面に近づくにつれて歪みが大きくなるとともに、ゲート構造及びプラグ２４等の影響を受けた分布となることが分かる。なお、歪み分布においては、ｐ型シリコン基板１１とｎ型ソース・ドレイン領域の区別はつかず、また、サイドウォール２３自体の詳細構造は区別ができない。
ステップ３：次に、各測定を行った実トランジスタの構造像をトレースして、有限要素法（ＦＥＭ）用の構造モデルを作成する。
ステップ４：次に、ステップ２で取得したドーパント元素分布と歪み分布を畳み込み、ソース・ドレイン領域の電気抵抗モデルを作成する。即ち、ある領域の電気抵抗は、別途取得したドーパント濃度に対する抵抗値に係数を掛けた値とする。
ステップ４：次に、ステップ２で取得したドーパント元素分布と歪み分布を畳み込み、ソース・ドレイン領域の電気抵抗モデルを作成する。即ち、ある領域の電気抵抗は、別途取得したドーパント濃度に対する抵抗値に係数を掛けた値とする。
図４は、構造モデルと電気抵抗モデルを含めたＦＥＭモデルの一例である。この時、電圧抵抗係数ｍと歪みεとの積を係数Ａとする。また、図４において、ｎ型イクステンション領域１４及びｎ型ソース・ドレイン領域１８に相当する領域を抵抗変化領域として区別している。
ステップ５：次に、ＦＥＭ法により電流計算する。この際、印加電圧値や印加部位はＳＳＲＭの実測時と同一となるように設定する。また電流計算する範囲も実測の走査領域と同じになるようにする。
ステップ６：次に、電流値に関して、実測値と計算値を照合する。一例として、χ2 検定法を用いて、実測値と計算値の差分を評価する。差分が最小でない場合、ステップ４に戻って係数Ａを変化させ、新たな電気抵抗モデルを作成ののち、再び、ステップ５及び６を差分が最小になるまで繰り返して行う。一方、差分が最小となった場合、そのときの計算で用いた電気抵抗モデルがキャリア分布となる。
このステップまでで、所期の目的は達成されるが、さらに、圧電抵抗係数ｍを算出する場合は次に進む。
ステップ７：ステップ２で取得した実トランジスタの歪みεと、ステップ６において差分が最小になった時点で取得した係数Ａ（＝ｍ・ε）とにより圧電抵抗係数ｍをＡ／εとして求める。
ステップ７：ステップ２で取得した実トランジスタの歪みεと、ステップ６において差分が最小になった時点で取得した係数Ａ（＝ｍ・ε）とにより圧電抵抗係数ｍをＡ／εとして求める。
さらに、実トランジスタの電流モニタリングを行う場合は次に進む。
ステップ８：ステップ３で得た構造モデルと、ステップ６で得た電気抵抗モデルを基に、実トランジスタの動作電圧をゲート、ソース及びドレインに印加し、ＦＥＭ法を用いて電流像を計算する。
ステップ８：ステップ３で得た構造モデルと、ステップ６で得た電気抵抗モデルを基に、実トランジスタの動作電圧をゲート、ソース及びドレインに印加し、ＦＥＭ法を用いて電流像を計算する。
このように、本発明の実施例１においては、製造履歴の反映や工程間の物性変化等に起因する電気的抵抗の変化Δρを、電圧抵抗係数ｍと歪みεとの積からなる係数Ａを用いてΔρ＝ρ０・Ａとし、係数Ａをパラメータとして計算値と実測値の合わせ込みを行っているので、電圧抵抗係数ｍや歪み分布が不明な場合でもキャリア分布を取得することが可能になる。
また、電圧抵抗係数ｍが必要な場合には、歪みεを実測して係数Ａの収束値との関係式から電圧抵抗係数ｍを求めることができ、さらに、電流分布が必要な場合には、電圧抵抗係数ｍ及び歪みεを取り込むことにより電流モニタリングを行うことができる。
次に、図５及び図６を参照して、本発明の実施例２のＭＯＳＦＥＴの電気特性の評価方法を説明する。図５は本発明の実施例２のＭＯＳＦＥＴの電気特性の評価方法のフロー図であり、ここでは、圧電抵抗係数ｍの信頼性が高い場合を例として説明する。
ステップ１：まず、はじめにＭＯＳトランジスタの断面試料にＳＳＲＭ法を適用して電流像、即ち、図８と同様のＳＳＲＭ像を取得する。
ステップ２：次いで、同じトランジスタ領域をＴＥＭ分析し、このＴＥＭ像を基にして実トランジスタの構造像、ドーパント元素分布及び歪み分布を得る。この時、例えば、元素分布はＥＤＸ法を、歪み分布は本発明者が開発した手法（例えば、特開２００６−２４２９１４号公報或いは特開２００７−０９３３４４号公報参照）を用いれば実測できる。
ステップ２：次いで、同じトランジスタ領域をＴＥＭ分析し、このＴＥＭ像を基にして実トランジスタの構造像、ドーパント元素分布及び歪み分布を得る。この時、例えば、元素分布はＥＤＸ法を、歪み分布は本発明者が開発した手法（例えば、特開２００６−２４２９１４号公報或いは特開２００７−０９３３４４号公報参照）を用いれば実測できる。
ステップ３：次に、各測定を行った実トランジスタの構造像をトレースして、有限要素法（ＦＥＭ）用の構造モデルを作成する。
このステップ１〜ステップ３までは、上記の実施例１と全く同様である。
このステップ１〜ステップ３までは、上記の実施例１と全く同様である。
ステップ４：次に、キャリア分布モデルを設定して、構造モデルと電気抵抗モデルを含めたＦＥＭモデルを作成する。ステップ２で実測した歪みεと同じくステップ２で取得した不純物分布の積から抵抗変化領域を設定してキャリア分布モデルを設定する。この時、電圧抵抗係数ｍは充分信頼性が高いので、実測した歪みεとにより係数Ａは決定されるので、係数Ａによるフィッティングは行わない。
ステップ５：次に、ＦＥＭ法により電流計算する。この際、印加電圧値や印加部位はＳＳＲＭの実測時と同一となるように設定する。また電流計算する範囲も実測の走査領域と同じになるようにする。
ステップ６：次に、電流値に関して、実測値と計算値を照合する。一例として、χ2 検定法を用いて、実測値と計算値の差分を評価する。差分が最小でない場合、ステップ４に戻って抵抗変化領域におけるキャリア分布を変化させて新たなキャリア分布モデルを作成ののち、再び、ステップ５及び６を差分が最小になるまで繰り返して行う。一方、差分が最小となった時の計算で用いたキャリア分布が最終的なキャリア分布となる。
図６は、キャリア分布モデルの変化の様子を概念的に示した説明図である。図６に示すように、キャリア濃度分布を段階的区分して表示しているが、このキャリア濃度分布を経験に基づいて徐々に変更して、計算値と実測値の差分が最小になるまで変更を繰り返す。
なお、図においては、ｎ型イクステンション領域に相当する部分の形状を変更した場合を例示している。
なお、図においては、ｎ型イクステンション領域に相当する部分の形状を変更した場合を例示している。
このステップまでで、所期の目的は達成されるが、さらに、実トランジスタの電流モニタリングを行う場合は次に進む。
ステップ７：ステップ３で得た構造モデルと、ステップ６で得たキャリア分布モデルを基に、実トランジスタの動作電圧をゲート、ソース及びドレインに印加し、ＦＥＭ法を用いて電流像を計算する。
ステップ７：ステップ３で得た構造モデルと、ステップ６で得たキャリア分布モデルを基に、実トランジスタの動作電圧をゲート、ソース及びドレインに印加し、ＦＥＭ法を用いて電流像を計算する。
このように、本発明の実施例２においては、製造履歴の反映や工程間の物性変化等に起因する電気的抵抗の変化Δρは電圧抵抗係数ｍと実測した歪みεとの積から既知であるとして、歪みεと同じくステップ２で取得した不純物分布の積からなる抵抗変化領域のキャリア分布を変化させて計算値と実測値の合わせ込みを行っているので、電圧抵抗係数ｍを求める工程が不要になる。
なお、本発明の実施例１及び実施例２においては、電子デバイス試料の各種の電気的物性値を測定し、測定した電気的物性値の実測値を情報処理装置に取り込んだのち、以降の電子デバイス試料の歪み分布及び元素分布を数値的に畳み込んだ電気抵抗モデルを用いて電子デバイス試料の電気的物性値を計算する計算工程と、実測値と計算手段で計算した計算値を照合して、実測値との差分が最小になるまで畳み込みの度合いを変化させて反復計算を続ける反復計算工程と、反復計算の結果に基づいて前記電子デバイス試料のキャリア分布を取得する工程を情報処理装置内で順次行われる。
１１ ｐ型シリコン基板
１２ ゲート絶縁膜
１３ 多結晶シリコンゲート電極
１４ ｎ型イクステンション領域
１５ 第１サイドウォール
１６ 第２サイドウォール
１７ 第３サイドウォール
１８ ｎ型ソース・ドレイン領域
１９ コンタクト領域
２０ ゲートコンタクト領域
２１ ＳｉＮ膜
２２ 層間絶縁膜
２３ サイドウォール
２４ プラグ
２５ ＳＴＩ領域
３０ 電子デバイス
３１ シリコン基板
３２ ＳＴＩ領域
３３ ゲート絶縁膜
３４ ゲート電極
３５ イクステンション領域
３６ サイドウォール
３７ ソース・ドレイン領域
３８ シリサイド電極
３９ ＳｉＮ膜
４０ 層間絶縁膜
４１ 電源
４２ 導電性探針
４３ 電流増幅器
４４ レーザ光源
４５ レーザ光
４６ 反射光
４７ 光検出器
１２ ゲート絶縁膜
１３ 多結晶シリコンゲート電極
１４ ｎ型イクステンション領域
１５ 第１サイドウォール
１６ 第２サイドウォール
１７ 第３サイドウォール
１８ ｎ型ソース・ドレイン領域
１９ コンタクト領域
２０ ゲートコンタクト領域
２１ ＳｉＮ膜
２２ 層間絶縁膜
２３ サイドウォール
２４ プラグ
２５ ＳＴＩ領域
３０ 電子デバイス
３１ シリコン基板
３２ ＳＴＩ領域
３３ ゲート絶縁膜
３４ ゲート電極
３５ イクステンション領域
３６ サイドウォール
３７ ソース・ドレイン領域
３８ シリサイド電極
３９ ＳｉＮ膜
４０ 層間絶縁膜
４１ 電源
４２ 導電性探針
４３ 電流増幅器
４４ レーザ光源
４５ レーザ光
４６ 反射光
４７ 光検出器
Claims (5)
- 電子デバイス試料の電気的物性値を測定する測定工程と、
前記電子デバイス試料の歪み分布及び元素分布を数値的に畳み込んだ電気抵抗モデルを用いて、前記電子デバイスの動作状態における電流分布を計算する計算工程と、
前記測定工程で取得した実測値と前記計算工程で取得した計算値を照合して、前記実測値との差分が最小になるまで畳み込みの度合いを変化させて反復計算を続ける反復計算工程と、
前記反復計算の結果に基づいて前記電子デバイス試料のキャリア分布を取得する工程とを含む電子デバイスの電気特性評価方法。 - 前記反復計算工程における畳み込みの度合いの変化が、抵抗値の変化分或いは抵抗変化領域のキャリア分布の変化のいずれかである請求項１に記載の電子デバイスの電気特性評価方法。
- 前記反復計算工程において前記計算値と前記実測値との差分が最小になった時点の前記抵抗値の変化分の収束値を、前記電子デバイス試料の歪みの実測値で割ることにより、圧電抵抗係数ｍを算出する工程を有する請求項２に記載の電子デバイスの電気特性評価方法。
- 前記測定工程において、前記電子デバイス試料に電圧を印加した状態で、前記電子デバイス試料に導電性探針を当接させ、前記導電性探針から電気的物性値を計測する工程を有する請求項１乃至請求項３のいずれか１項に記載の電子デバイスの電気特性評価方法。
- 電子デバイス試料の電気的物性値の実測値を取り込む取込み手段と、
前記電子デバイス試料の歪み分布及び元素分布を数値的に畳み込んだ電気抵抗モデルを用いて、前記電子デバイスの動作状態における電流分布を計算する計算手段と、
前記実測値と前記計算手段で計算した計算値を照合して、前記実測値との差分が最小になるまで畳み込みの度合いを変化させて反復計算を続ける反復計算手段と、
前記反復計算の結果に基づいて前記電子デバイス試料のキャリア分布を取得する手段とを有する電子デバイスの電気特性評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008309317A JP5365174B2 (ja) | 2008-12-04 | 2008-12-04 | 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008309317A JP5365174B2 (ja) | 2008-12-04 | 2008-12-04 | 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010135528A JP2010135528A (ja) | 2010-06-17 |
| JP5365174B2 true JP5365174B2 (ja) | 2013-12-11 |
Family
ID=42346530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008309317A Expired - Fee Related JP5365174B2 (ja) | 2008-12-04 | 2008-12-04 | 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5365174B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11131700B2 (en) * | 2017-01-09 | 2021-09-28 | Capres A/S | Position correction method and a system for position correction in relation to four probe resistance measurements |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277581A (ja) * | 1999-03-26 | 2000-10-06 | Yutaka Majima | 半導体評価装置 |
| JP2004327463A (ja) * | 2003-04-21 | 2004-11-18 | Renesas Technology Corp | ドレイン電流の計算方法および応力の計算方法 |
-
2008
- 2008-12-04 JP JP2008309317A patent/JP5365174B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010135528A (ja) | 2010-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4448533B2 (ja) | 半導体素子パラメータ抽出方法 | |
| Shin et al. | Fast, exact and non-destructive diagnoses of contact failures in nano-scale semiconductor device using conductive AFM | |
| US6714027B1 (en) | Method and apparatus for calculating the electrical characteristics of materials of thin film transistors | |
| Kruv et al. | Impact of mechanical stress on the electrical performance of 3D NAND | |
| TWI249803B (en) | System for controlling manufacturing process, method for controlling manufacturing process and method for manufacturing a semiconductor device | |
| US10008421B2 (en) | Capacitance monitoring using x-ray diffraction | |
| Van Den Daele et al. | Adaptation of the pseudo-metal–oxide–semiconductor field effect transistor technique to ultrathin silicon–on-insulator wafers characterization: Improved set-up, measurement procedure, parameter extraction, and modeling | |
| US7587298B2 (en) | Diagnostic method for root-cause analysis of FET performance variation | |
| CN107622959B (zh) | 一种tcad仿真中mos电容cv特性曲线的校准方法 | |
| JP5365174B2 (ja) | 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置 | |
| Claeys et al. | Random telegraph signal noise in advanced high performance and memory devices | |
| US9852956B2 (en) | Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices | |
| TW201320212A (zh) | 測試鍵結構與使用此測試鍵結構以量測階段高度的方法 | |
| CN112331615A (zh) | 半导体器件的形成方法 | |
| JP2005019557A (ja) | 電界効果トランジスタのパラメータ抽出方法およびパラメータ抽出装置 | |
| CN214203613U (zh) | 一种用于检测TiN清洗效果的测试结构 | |
| CN113066734B (zh) | 鳍片高度的确定方法、装置、系统、设备以及介质 | |
| CN116936543B (zh) | 一种电容测试结构、制备方法、测试方法及应用 | |
| TWI738387B (zh) | 半導體元件電阻值的量測方法、系統及裝置 | |
| Eyben et al. | Accurate prediction of device performance in sub-10nm WFIN FinFETs using scalpel SSRM-based calibration of process simulations | |
| Ruiz et al. | Methodology for the simulation of the variability of MOSFETs with polycrystalline high-k dielectrics using CAFM input data | |
| JP2004327463A (ja) | ドレイン電流の計算方法および応力の計算方法 | |
| CN117524898A (zh) | 热效应器件结构、其形成方法以及热电阻获取方法 | |
| CN113284816A (zh) | 半导体组件电阻值的量测方法、系统及装置 | |
| US7251793B1 (en) | Predicting defect future effects in integrated circuit technology development to facilitate semiconductor wafer lot disposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5365174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |