CN112331615A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN112331615A
CN112331615A CN202110010266.4A CN202110010266A CN112331615A CN 112331615 A CN112331615 A CN 112331615A CN 202110010266 A CN202110010266 A CN 202110010266A CN 112331615 A CN112331615 A CN 112331615A
Authority
CN
China
Prior art keywords
insulating layer
etching
gate insulating
thickness
etching process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110010266.4A
Other languages
English (en)
Other versions
CN112331615B (zh
Inventor
李孙峰
王嘉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202110010266.4A priority Critical patent/CN112331615B/zh
Publication of CN112331615A publication Critical patent/CN112331615A/zh
Application granted granted Critical
Publication of CN112331615B publication Critical patent/CN112331615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件的形成方法，通过先获取第一刻蚀工艺的刻蚀时间，并根据所述第一刻蚀工艺的刻蚀时间及第二栅绝缘层与位于所述第二栅绝缘层上的侧墙层两者的总厚度可以准确的得到刻蚀速率，从而无需停机测试刻蚀机台的刻蚀速率，进而根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度能够有效的得到第二刻蚀工艺的刻蚀时间，由此，在执行第二刻蚀工艺时，可以准确的控制所述第二刻蚀工艺的刻蚀时间，从而可以使所述第一栅绝缘层的厚度减小至目标厚度，提高器件的性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的形成方法。
背景技术
半导体器件如金属氧化物半导体场效应晶体管（Metal-Oxide-SemiconductorField-Effect Transistor, MOSFET）通常包括衬底、位于所述的衬底上的栅极、位于所述栅极与所述衬底之间的栅绝缘层，以及位于所述栅极侧壁上的栅极侧墙，其中，所述栅绝缘层可以将所述栅极与所述衬底隔离，所述侧墙一方面可以保护栅极，另一方面可以防止大剂量的源极和漏极注入过于接近导电沟道以至于可能发生源漏之间的导通。通常情况下，对所述栅绝缘层的厚度具有一定的要求，以使所述栅绝缘层具有良好的隔离性能。在半导体器件的形成方法中，如何控制刻蚀的工艺参数以形成满足要求的侧墙和栅绝缘层是至关重要的。
现有的半导体器件的形成方法通常包括如下步骤：步骤一，提供一半导体衬底，所述半导体衬底上依次形成有栅绝缘层和栅极，所述栅极覆盖部分所述栅绝缘层；步骤二，形成侧墙层，所述侧墙层覆盖所述栅极及所述栅绝缘层；步骤三，刻蚀所述侧墙层；步骤四，计算栅绝缘层的刻蚀时间T，并对栅绝缘层进行T时间的刻蚀，以使所述栅绝缘层的厚度减小至目标厚度。在上述步骤中，在执行步骤四计算所述时间T之前，还包括收集已完成上述步骤的四片半导体衬底上剩余的栅绝缘层的厚度，以得到第一厚度、第二厚度、第三厚度和第四厚度（第一厚度＞第二厚度＞第三厚度＞第四厚度）。进一步的，上述步骤四中的栅绝缘层的刻蚀时间T通过如下公式得到：T=[(Q2+Q3)/2-t1]/V+t2，其中，Q2表示为第二厚度，Q3表示为第三厚度，t1表示为栅绝缘层的目标厚度，V表示为刻蚀速率，t2表示为收集的已完成上述步骤的四片半导体衬底在执行刻蚀栅氧化层这一步骤时的刻蚀平均时间（已完成上述步骤的四片半导体衬底在执行刻蚀栅氧化层这一步骤时的刻蚀时间的和值，与半导体衬底的数量的比值）。其中，在上述方法中获取刻蚀速率V时，首先，在一测试片上形成测试栅绝缘层；然后，对所述测试栅绝缘层进行t时间的刻蚀，以去除部分厚度的所述测试栅绝缘层；接着，根据所述测试栅绝缘层被去除的部分的厚度及所述时间t得到刻蚀速率。
但研究发现，上述方法存在以下问题：（1）刻蚀机台的累计工作时间的变化会影响刻蚀机台的刻蚀速率，导致刻蚀机台的刻蚀速率发生变化，即导致刻蚀机台的刻蚀速率不是固定值，由此导致通过测试片得到的刻蚀速率与刻蚀机台的实时刻蚀速率不符，因此，无法有效的获得刻蚀速率，从而导致无法及时的根据刻蚀机台的刻蚀速率调整栅绝缘层的刻蚀时间T，进而导致栅绝缘层被刻蚀过多或者过少，使得栅绝缘层的厚度大于或者小于目标厚度，即使得栅绝缘层的厚度无法达到目标厚度，从而影响器件的性能。（2）后续调整栅氧化层的刻蚀时间时，需要使刻蚀机台停止作业，然后通过测试片重新测试机台的刻蚀速率，由此才能够根据刻蚀机台的刻蚀速率得到调整的栅氧化层的刻蚀时间，从而根据调整的栅氧化层的刻蚀时间刻蚀栅氧化层。
发明内容
本发明的目的在于提供一种半导体器件的形成方法，以解决现有的半导体器件的形成方法中无法有效的获得刻蚀速率，从而导致栅绝缘层的厚度无法达到目标厚度的问题。
本发明的另一目的在于，解决在现有的半导体器件的形成方法中，在调整栅氧化层的刻蚀时间时，需要使刻蚀机台停止作业的问题。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供一半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件区上形成有第一栅绝缘层及覆盖部分所述第一栅绝缘层的第一栅极，所述低压器件区上形成有第二栅绝缘层及覆盖部分所述第二栅绝缘层的第二栅极，其中，所述第一栅绝缘层的厚度大于所述第二栅绝缘层的厚度；形成侧墙层，所述侧墙层覆盖所述第一栅极、所述第二栅极、所述第一栅绝缘层和所述第二栅绝缘层；执行第一刻蚀工艺，去除所述第一栅极的顶面的所述侧墙层、所述第二栅极的顶面的所述侧墙层、所述第一栅绝缘层上的所述侧墙层及所述第二栅绝缘层上的所述侧墙层，并去除所述二栅绝缘层及部分厚度的所述第一栅绝缘层；获取所述第一刻蚀工艺的刻蚀时间，并根据所述第一刻蚀工艺的刻蚀时间及所述第二栅绝缘层与位于所述第二栅绝缘层上的所述侧墙层两者的总厚度得到刻蚀速率；提供所述第一栅绝缘层的目标厚度；比较剩余的所述第一栅绝缘层的厚度与第一栅绝缘层的目标厚度的大小，并根据比较结果确定剩余的所述第一栅绝缘层中需去除的部分的厚度；根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度得到第二刻蚀工艺的刻蚀时间，并通过得到的所述第二刻蚀工艺的刻蚀时间执行第二刻蚀工艺，刻蚀所述第一栅绝缘层，以使剩余的所述第一栅绝缘层的厚度减至所述目标厚度。
可选的，在所述的半导体器件的形成方法中，在形成所述侧墙层之后，在执行所述第一刻蚀工艺之前，所述半导体器件的形成方法还包括：测量所述第一栅绝缘层与位于所述第一栅绝缘层上的所述侧墙层两者的总厚度，以得到第一厚度，并测量所述第二栅绝缘层与位于所述第二栅绝缘层上的所述侧墙层两者的总厚度，以得到第二厚度。
可选的，在所述的半导体器件的形成方法中，得到所述刻蚀速率的方法包括：得到所述第二厚度与所述第一刻蚀工艺的刻蚀时间的比值，以得到所述刻蚀速率。
可选的，在所述的半导体器件的形成方法中，确定剩余的所述第一栅绝缘层中需去除的部分的厚度的方法包括:计算所述第一厚度与所述第二厚度的差值，以得到第一差值厚度；以及计算所述第一差值厚度与所述目标厚度的差值，以得到第二差值厚度，所述第二差值厚度作为剩余的所述第一栅绝缘层中需去除的部分的厚度。
可选的，在所述的半导体器件的形成方法中，在确定剩余的所述第一栅绝缘层中需去除的部分的厚度之后，在得到所述第二刻蚀工艺的刻蚀时间之前，所述半导体器件的形成方法还包括：提供一刻蚀参数数据库，所述刻蚀参数数据库包括相同的刻蚀工艺条件下，多个不同厚度的栅绝缘层对应的实际刻蚀时间，以及所述多个不同厚度的栅绝缘层对应的计算刻蚀时间，其中，所述实际刻蚀时间小于所述计算刻蚀时间；计算每个厚度的所述栅绝缘层对应的计算刻蚀时间与实际刻蚀时间之间的差值，以得到多个刻蚀时间差值；以及得到所述多个刻蚀时间差值的平均值，以得到一误差时间。
可选的，在所述的半导体器件的形成方法中，得到所述第二刻蚀工艺的刻蚀时间的方法包括：计算所述第二差值厚度与所述刻蚀速率的比值，以得到第一刻蚀时间；计算所述第一刻蚀时间与所述误差时间的差值，以得到第二刻蚀时间，所述第二刻蚀时间作为所述第二刻蚀工艺的刻蚀时间。
可选的，在所述的半导体器件的形成方法中，所述第一刻蚀工艺与所述第二刻蚀工艺均为各向异性干法刻蚀，并且所述第一刻蚀工艺与所述第二刻蚀工艺的所述刻蚀工艺条件相同。
可选的，在所述的半导体器件的形成方法中，所述刻蚀工艺条件相同包括:刻蚀工艺的气体及流量均相同、刻蚀的温度相同以及刻蚀的压强相同。
可选的，在所述的半导体器件的形成方法中，执行所述第一刻蚀工艺的方法包括：刻蚀所述侧墙层中位于所述第一栅极的顶面和所述第二栅极的顶面的部分，并刻蚀所述侧墙层中位于所述第一栅绝缘层的部分以形成第一侧墙，以及刻蚀所述侧墙层中位于所述第二栅绝缘层上的部分以形成第二侧墙，并暴露出所述第一栅绝缘层和所述第二栅绝缘层，以进一步刻蚀所述第一栅绝缘层和所述第二栅绝缘层，直至去除所述第二栅绝缘层及部分厚度的所述第一栅绝缘层。
可选的，在所述的半导体器件的形成方法中，所述半导体器件包括金属氧化物半导体场效应晶体管。
在本发明提供的半导体器件的形成方法中，通过先执行第一刻蚀工艺，去除所述第一栅极的顶面的所述侧墙层、所述第二栅极的顶面的所述侧墙层、所述第一栅绝缘层上的所述侧墙层及所述第二栅绝缘层上的所述侧墙层，并去除所述二栅绝缘层及部分厚度的所述第一栅绝缘层；然后，获取所述第一刻蚀工艺的刻蚀时间，并根据所述第一刻蚀工艺的刻蚀时间及所述第二栅绝缘层与位于所述第二栅绝缘层上的所述侧墙层两者的总厚度得到刻蚀速率；如此，可以有效且准确的得到刻蚀机台的刻蚀速率（或者说刻蚀机台实时的刻蚀速率）；接着，比较剩余的所述第一栅绝缘层的厚度与所述第一栅绝缘层的目标厚度的大小，并根据比较结果确定剩余的所述第一栅绝缘层中需去除的部分的厚度；根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度得到第二刻蚀工艺的刻蚀时间，并通过得到的所述第二刻蚀工艺的刻蚀时间执行第二刻蚀工艺，以使剩余的所述第一栅绝缘层的厚度减至所述目标厚度。即通过获取第一刻蚀工艺的刻蚀时间，根据所述第一刻蚀工艺的刻蚀时间及所述第二栅绝缘层与位于所述第二栅绝缘层上的所述侧墙层两者的总厚度可以准确的得到刻蚀速率，从而无需停机测试刻蚀机台的刻蚀速率，并且根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度能够有效的得到第二刻蚀工艺的刻蚀时间，由此，在执行第二刻蚀工艺时，可以准确的控制所述第二刻蚀工艺的刻蚀时间，能够避免栅绝缘层被刻蚀过多或者过少，从而可以使所述第一栅绝缘层的厚度减小至目标厚度，提高器件的性能。进一步的，由于可以根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度准确的得到第二刻蚀工艺的刻蚀时间，由此无需使刻蚀机台停止作业，从而能够节省工艺时间。
附图说明
图1是本发明实施例提供的半导体器件的形成方法的流程示意图。
图2至图5是本发明实施例提供的半导体器件的形成方法中形成的结构示意图。
其中，附图标记说明如下：100-半导体衬底；110-高压器件区；111-第一栅绝缘层；112-第一栅极；120-低压器件区；121-第二栅绝缘层；122-第二栅极；130-侧墙层；131-第一侧墙；132-第二侧墙。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例提供的半导体器件的形成方法的流程示意图。如图1所示，所述半导体器件的形成方法包括：步骤S1：提供一半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件区上形成有第一栅绝缘层及覆盖部分所述第一栅绝缘层的第一栅极，所述低压器件区上形成有第二栅绝缘层及覆盖部分所述第二栅绝缘层的第二栅极，其中，所述第一栅绝缘层的厚度大于所述第二栅绝缘层的厚度。
步骤S2：形成侧墙层，所述侧墙层覆盖所述第一栅极、所述第二栅极、所述第一栅绝缘层和所述第二栅绝缘层。
步骤S3：执行第一刻蚀工艺，去除所述第一栅极的顶面的所述侧墙层、所述第二栅极的顶面的所述侧墙层、所述第一栅绝缘层上的所述侧墙层及所述第二栅绝缘层上的所述侧墙层，并去除所述二栅绝缘层及部分厚度的所述第一栅绝缘层。
步骤S4：获取所述第一刻蚀工艺的刻蚀时间，并根据所述第一刻蚀工艺的刻蚀时间及所述第二栅绝缘层与位于所述第二栅绝缘层上的所述侧墙层两者的总厚度得到刻蚀速率。
步骤S5：提供所述第一栅绝缘层的目标厚度。
步骤S6：比较剩余的所述第一栅绝缘层的厚度与所述第一栅绝缘层的目标厚度的大小，并根据比较结果确定剩余的所述第一栅绝缘层中需去除的部分的厚度。
步骤S7：根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度得到第二刻蚀工艺的刻蚀时间，并通过得到的所述第二刻蚀工艺的刻蚀时间执行第二刻蚀工艺，以使剩余的所述第一栅绝缘层的厚度减至所述目标厚度。
图2至图5是本发明实施例提供的半导体器件的形成方法中形成的结构示意图。下面结合图2~5更详细地介绍本实施例所提供的半导体器件的形成方法。
首先，执行步骤S1，参考图2，提供一半导体衬底100，所述半导体衬底100包括高压器件区110和低压器件区120，所述高压器件区110上形成有第一栅绝缘层111及覆盖部分所述第一栅绝缘层111的第一栅极112，所述低压器件区120上形成有第二栅绝缘层121及覆盖部分所述第二栅绝缘层121的第二栅极122。
所述半导体衬底100的材料可以包括半导体材料、导体材料或者它们的任意组合；以及，所述半导体衬底100可以为单层结构，也可以为多层结构。例如，所述半导体衬底100可以是Si、SiGe、SiGeC、SiC、GaAs、InAs或InP。
所述高压器件区110的所述半导体衬底100上可以形成高压晶体管，例如场效应晶体管，所述高压晶体管的电压例如可以为4V~7V。所述低压器件区120的所述半导体衬底100上可以形成低压晶体管，例如场效应晶体管，所述低压晶体管的电压例如可以为0.1 V~4V。
所述第一栅绝缘层111的厚度大于所述第二栅绝缘层121的厚度，例如，所述第一栅绝缘层111的厚度为400埃~500埃，所述第二栅绝缘层121的厚度为30埃~50埃。其中，所述第一栅绝缘层111和所述第二栅绝缘层121的材质均为氧化硅。所述第一栅绝缘层111和所述第二栅绝缘层121可以采用化学气相沉积工艺或者氧化工艺形成。所述第一栅绝缘层111的厚度大于所述第二栅绝缘层121的厚度，这是因为，高压器件区110的工作电压比低压器件区120的工作电压高，因此，所述第一栅绝缘层111的厚度大于所述第二栅绝缘层121的厚度，以满足高压器件区110的耐压要求。
此外，所述高压器件区110的半导体衬底100与所述低压器件区120的半导体衬底100之间形成有浅沟槽隔离结构（未图示），以隔离所述高压器件区110和所述低压器件区120。
接着，执行步骤S2，参考图3，形成侧墙层130，所述侧墙层130覆盖所述第一栅极112、所述第二栅极122、所述第一栅绝缘层111和所述第二栅绝缘层121，即所述侧墙层130覆盖所述第一栅极112和所述第二栅极122的顶面及侧面，并延伸覆盖所述第一栅绝缘层111和第二栅绝缘层121。所述侧墙层130可以通过化学气相沉积的方法形成，所述侧墙层130用于形成栅极侧墙。其中，所述侧墙层130的厚度例如可以为900埃~1100埃。
接着，测量所述第一栅绝缘层111与位于所述第一栅绝缘层111上的所述侧墙层130两者的总厚度，以得到第一厚度d1，并测量所述第二栅绝缘层121与位于所述第二栅绝缘层121上的所述侧墙层130两者的总厚度，以得到第二厚度d2。优选的，所述第一厚度d1及所述第二厚度d2可以通过光学关键尺寸（OCD）测量方法测量得到，该方法采用OCD测量分析系统进行测量。具体的，通过OCD测量分析系统将一束偏振光投射到所述第一栅极112和所述第二栅极122上（所述第一栅极和所述第二栅极可以作为反射光栅），经位于所述第一栅极112不同位置的所述第一栅绝缘层111及位于所述第一栅绝缘层111上的所述侧墙层130两者的顶表面和底表面的反射光之间产生干涉，以及经位于所述第二栅极122不同位置的所述第二栅绝缘层121及位于所述第二栅绝缘层121上的所侧墙层130两者的顶表面和底表面的反射光之间产生干涉；然后，接收所述光的干涉条纹并通过数据处理计算干涉条纹的周期；接着，根据所述干涉条纹的周期得到所述第一厚度d1和所述第二厚度d2。采用OCD测量分析系统进行测量，具有实时测量的优点，无需对待测的侧墙层130和/或第一栅绝缘层111及第二栅绝缘层121进行切片等破坏性处理，如此，可以简化工艺。并且，直接测量第一厚度d1以及直接测量第二厚度d2，可以避免分开测量侧墙层130的厚度、第一栅绝缘层111的厚度和第二栅绝缘层121的厚度而造成的测量误差，由此可以较精准的得到所述第一厚度d1和所述第二厚度d2，从而可以提高后续得到的刻蚀速率的准确性。
接着，执行步骤S3，如图4所示，执行第一刻蚀工艺，去除所述第一栅极112的顶面的所述侧墙层130、所述第二栅极122的顶面的所述侧墙层130、所述第一栅绝缘层111上的所述侧墙层130及所述第二栅绝缘层121上的所述侧墙层130，保留所述第一栅极112侧壁的侧墙层形成第一侧墙131，保留所述第二栅极122侧壁的侧墙层形成第二侧墙132，并去除所述第二栅绝缘层121及部分厚度的所述第一栅绝缘层111。
具体的，可以采用各向异性干法刻蚀，刻蚀所述侧墙层130中位于所述第一栅极112的顶面和所述第二栅极122的顶面的部分，以去除所述侧墙层130中位于所述第一栅极112顶面和所述第二栅极122顶面的部分，并刻蚀所述侧墙层130中位于所述第一栅绝缘层111上的部分以形成所述第一侧墙131，以及刻蚀所述侧墙层130中位于所述第二栅绝缘层121上的部分以形成所述第二侧墙132，并暴露出所述第一栅绝缘层111和所述第二栅绝缘层121，以进一步刻蚀所述第一栅绝缘层111和所述第二栅绝缘层121，直至去除所述第二栅绝缘层121及部分厚度的所述第一栅绝缘层111。其中，所述第一刻蚀工艺通过刻蚀终点检测的方法停止刻蚀，例如可以通过终点检测系统（EPD）抓取所述第一栅极112的顶面及所述第二栅极122的顶面的信号，从而使刻蚀停止在所述第一栅极112的顶面及所述第二栅极122的顶面，避免造成所述第一栅极112及所述第二栅极122的损伤。
接着，执行步骤S4，获取所述第一刻蚀工艺的刻蚀时间，并根据所述第一刻蚀工艺的刻蚀时间及所述第二栅绝缘层121与位于所述第二栅绝缘层121上的所述侧墙层130两者的总厚度（第二厚度d2）得到刻蚀速率。具体的，得到所述刻蚀速率的方法包括：得到所述第二厚度d2与所述第一刻蚀工艺的刻蚀时间的比值，以得到所述刻蚀速率，如此，可以有效、实时及准确的得到刻蚀机台的刻蚀速率，无需停机测试刻蚀机台的刻蚀速率。
接着，执行步骤S5，比较剩余的所述第一栅绝缘层111的厚度d3与所述第一栅绝缘层111的目标厚度的大小，并根据比较结果确定剩余的所述第一栅绝缘层111中需去除的部分的厚度。
具体的，确定剩余的所述第一栅绝缘层111中需去除的部分的厚度的方法包括：计算所述第一厚度d1与所述第二厚度d2的差值，以得到第一差值厚度；以及计算所述第一差值厚度与所述目标厚度的差值，以得到第二差值厚度，所述第二差值厚度作为剩余的所述第一栅绝缘层111中需去除的部分的厚度。
接着，执行步骤S6，提供所述第一栅绝缘层111的目标厚度，所述目标厚度小于所述第一栅绝缘层111的厚度；其中，所述第一栅绝缘层111的目标厚度为后续的第二刻蚀工艺中需保留的所述第一栅绝缘层111的厚度。
接着，提供一刻蚀参数数据库，所述刻蚀参数数据库包括相同的刻蚀工艺条件下，多个不同厚度的栅绝缘层对应的实际刻蚀时间，以及所述多个不同厚度的栅绝缘层对应的计算刻蚀时间，其中，所述实际刻蚀时间小于所述计算刻蚀时间，所述实际刻蚀时间通过实际刻蚀所述栅绝缘层的时间得到，所述计算刻蚀时间通过所述栅绝缘层的厚度及刻蚀速率计算得到。此外，所述栅绝缘层的材质与所述第一栅绝缘层111和所述第二栅绝缘层121的材质相同，即所述栅绝缘层的材质为氧化硅。然后，计算每个厚度的所述栅绝缘层对应的计算刻蚀时间与实际刻蚀时间之间的差值，以得到多个刻蚀时间差值；以及，得到所述多个刻蚀时间差值的平均值，以得到一误差时间，所述误差时间为后续的第二刻蚀工艺的计算刻蚀时间与实际刻蚀时间之间的差值。
接着，执行步骤S7，如图5所示，根据所述刻蚀速率及剩余的所述第一栅绝缘层111中需去除的部分的厚度得到第二刻蚀工艺的刻蚀时间，并通过得到的所述第二刻蚀工艺的刻蚀时间执行第二刻蚀工艺，刻蚀所述第一栅绝缘层111，以使剩余的所述第一栅绝缘层111的厚度减至所述目标厚度d4。其中，所述第二刻蚀工艺可以采用各向异性干法刻蚀，并且所述第一刻蚀工艺与所述第二刻蚀工艺的刻蚀工艺条件相同。所述刻蚀工艺条件相同包括:刻蚀工艺的气体及流量均相同、刻蚀的温度相同以及刻蚀的压强相同，例如，所述第一刻蚀工艺的刻蚀气体与所述第二刻蚀工艺的刻蚀气体相同，所述第一刻蚀工艺与所述第二刻蚀工艺采用的刻蚀气体例如可以为二氟甲烷（CH2F2）及氧气（O2）的混合气体。
具体的，得到所述第二刻蚀工艺的刻蚀时间的方法包括：计算所述第二差值厚度（剩余的所述第一栅绝缘层中需去除的部分的厚度）与所述刻蚀速率的比值，以得到第一刻蚀时间，所述第一刻蚀时间表示为所述第二刻蚀工艺的计算刻蚀时间；然后，计算所述第一刻蚀时间与所述误差时间的差值，以得到第二刻蚀时间，所述第二刻蚀时间作为所述第二刻蚀工艺的刻蚀时间，其中，所述第二刻蚀时间表示为所述第二刻蚀工艺的实际刻蚀时间。
发明人研究发现，所述误差时间主要是由于计算的第一刻蚀工艺中的刻蚀速率与实际的第一刻蚀工艺中的刻蚀速率之间的误差而造成的时间误差。具体的，造成所述误差时间的原因是，在步骤S3中执行第一刻蚀工艺以去除所述第二栅绝缘层121时，第二栅绝缘层121与侧墙层130两者之间的厚度和或/密度的差别而导致的两者的刻蚀速率不同等因素，导致在步骤S4中，根据所述第一刻蚀工艺的刻蚀时间及所述第二栅绝缘层121与位于所述第二栅绝缘层121上的所述侧墙层130两者的总厚度得到刻蚀速率时，得到的刻蚀速率与实际的刻蚀速率之间存在误差，因此导致，在步骤S7中计算第二刻蚀工艺的刻蚀时间时，第一刻蚀时间与第二刻蚀时间之间存在误差时间。由此，通过计算所述第一刻蚀时间与所述误差时间的差值，能够有效的得到第二刻蚀时间，如此，能够准确的控制所述第二刻蚀工艺的刻蚀时间，避免所述第一栅氧化层111被刻蚀过多或者过少，从而能够通过所述第二刻蚀工艺使所述第一栅绝缘层111的厚度减至所述目标厚度，进而提高器件的性能。进一步的，由于可以根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度准确的得到第二刻蚀工艺的刻蚀时间，由此无需使刻蚀机台停止作业，从而能够节省工艺时间。
在本实施例中，所述半导体器件包括金属氧化物半导体场效应晶体管。
综上可见，在本发明实施例提供的半导体器件的形成方法中，通过先获取第一刻蚀工艺的刻蚀时间，并根据所述第一刻蚀工艺的刻蚀时间及所述第二栅绝缘层与位于所述第二栅绝缘层上的所述侧墙层两者的总厚度得到刻蚀速率（或者说刻蚀机台实时的刻蚀速率），从而无需停机测试刻蚀机台的刻蚀速率，并且根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度得到能够有效的得到第二刻蚀工艺的刻蚀时间，由此，在执行第二刻蚀工艺时，可以准确的控制所述第二刻蚀工艺的刻蚀时间，能够避免所述第一栅氧化层被刻蚀过多或者过少的问题，从而可以使所述第一栅绝缘层的厚度减小至目标厚度。进一步的，由于可以根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度准确的得到第二刻蚀工艺的刻蚀时间，由此无需使刻蚀机台停止作业，从而能够节省工艺时间。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件区上形成有第一栅绝缘层及覆盖部分所述第一栅绝缘层的第一栅极，所述低压器件区上形成有第二栅绝缘层及覆盖部分所述第二栅绝缘层的第二栅极，其中，所述第一栅绝缘层的厚度大于所述第二栅绝缘层的厚度；
形成侧墙层，所述侧墙层覆盖所述第一栅极、所述第二栅极、所述第一栅绝缘层和所述第二栅绝缘层；
执行第一刻蚀工艺，去除所述第一栅极的顶面的所述侧墙层、所述第二栅极的顶面的所述侧墙层、所述第一栅绝缘层上的所述侧墙层及所述第二栅绝缘层上的所述侧墙层，并去除所述二栅绝缘层及部分厚度的所述第一栅绝缘层；
获取所述第一刻蚀工艺的刻蚀时间，并根据所述第一刻蚀工艺的刻蚀时间及所述第二栅绝缘层与位于所述第二栅绝缘层上的所述侧墙层两者的总厚度得到刻蚀速率；
提供所述第一栅绝缘层的目标厚度；
比较剩余的所述第一栅绝缘层的厚度与所述第一栅绝缘层的目标厚度的大小，并根据比较结果确定剩余的所述第一栅绝缘层中需去除的部分的厚度；
根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度得到第二刻蚀工艺的刻蚀时间，并通过得到的所述第二刻蚀工艺的刻蚀时间执行第二刻蚀工艺，刻蚀所述第一栅绝缘层，以使剩余的所述第一栅绝缘层的厚度减至所述目标厚度。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述侧墙层之后，在执行所述第一刻蚀工艺之前，所述半导体器件的形成方法还包括：
测量所述第一栅绝缘层与位于所述第一栅绝缘层上的所述侧墙层两者的总厚度，以得到第一厚度，并测量所述第二栅绝缘层与位于所述第二栅绝缘层上的所述侧墙层两者的总厚度，以得到第二厚度。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，得到所述刻蚀速率的方法包括：得到所述第二厚度与所述第一刻蚀工艺的刻蚀时间的比值，以得到所述刻蚀速率。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，确定剩余的所述第一栅绝缘层中需去除的部分的厚度的方法包括：
计算所述第一厚度与所述第二厚度的差值，以得到第一差值厚度；以及
计算所述第一差值厚度与所述目标厚度的差值，以得到第二差值厚度，所述第二差值厚度作为剩余的所述第一栅绝缘层中需去除的部分的厚度。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，在确定剩余的所述第一栅绝缘层中需去除的部分的厚度之后，在得到所述第二刻蚀工艺的刻蚀时间之前，所述半导体器件的形成方法还包括：
提供一刻蚀参数数据库，所述刻蚀参数数据库包括相同的刻蚀工艺条件下，多个不同厚度的栅绝缘层对应的实际刻蚀时间，以及所述多个不同厚度的栅绝缘层对应的计算刻蚀时间，其中，所述实际刻蚀时间小于所述计算刻蚀时间；
计算每个厚度的所述栅绝缘层对应的计算刻蚀时间与实际刻蚀时间之间的差值，以得到多个刻蚀时间差值；以及
得到所述多个刻蚀时间差值的平均值，以得到一误差时间。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，得到所述第二刻蚀工艺的刻蚀时间的方法包括：
计算所述第二差值厚度与所述刻蚀速率的比值，以得到第一刻蚀时间；
计算所述第一刻蚀时间与所述误差时间的差值，以得到第二刻蚀时间，所述第二刻蚀时间作为所述第二刻蚀工艺的刻蚀时间。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述第一刻蚀工艺与所述第二刻蚀工艺均为各向异性干法刻蚀，并且所述第一刻蚀工艺与所述第二刻蚀工艺的所述刻蚀工艺条件相同。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述刻蚀工艺条件相同包括:刻蚀工艺的气体及流量均相同、刻蚀的温度相同以及刻蚀的压强相同。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，执行所述第一刻蚀工艺的方法包括：
刻蚀所述侧墙层中位于所述第一栅极的顶面和所述第二栅极的顶面的部分，并刻蚀所述侧墙层中位于所述第一栅绝缘层的部分以形成第一侧墙，以及刻蚀所述侧墙层中位于所述第二栅绝缘层上的部分以形成第二侧墙，并暴露出所述第一栅绝缘层和所述第二栅绝缘层，以进一步刻蚀所述第一栅绝缘层和所述第二栅绝缘层，直至去除所述第二栅绝缘层及部分厚度的所述第一栅绝缘层。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体器件包括金属氧化物半导体场效应晶体管。
CN202110010266.4A 2021-01-06 2021-01-06 半导体器件的形成方法 Active CN112331615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110010266.4A CN112331615B (zh) 2021-01-06 2021-01-06 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110010266.4A CN112331615B (zh) 2021-01-06 2021-01-06 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN112331615A true CN112331615A (zh) 2021-02-05
CN112331615B CN112331615B (zh) 2021-04-02

Family

ID=74302488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110010266.4A Active CN112331615B (zh) 2021-01-06 2021-01-06 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN112331615B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506756A (zh) * 2021-06-28 2021-10-15 上海华虹宏力半导体制造有限公司 Ono工艺中的hto氧化层工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197275A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 栅极侧墙的制造方法
CN101599430A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 半导体器件栅极的形成方法和栅极刻蚀的控制系统
CN101667558A (zh) * 2008-09-02 2010-03-10 日本优尼山帝斯电子股份有限公司 半导体装置的制造方法
CN103400803A (zh) * 2013-07-24 2013-11-20 上海宏力半导体制造有限公司 闪存存储单元的形成方法
CN105355595A (zh) * 2015-11-25 2016-02-24 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN108231686A (zh) * 2018-01-10 2018-06-29 德淮半导体有限公司 半导体器件及其制造方法
CN110061064A (zh) * 2019-05-05 2019-07-26 广州新视界光电科技有限公司 一种薄膜晶体管及其制作方法、显示基板、面板、装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197275A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 栅极侧墙的制造方法
CN101599430A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 半导体器件栅极的形成方法和栅极刻蚀的控制系统
CN101667558A (zh) * 2008-09-02 2010-03-10 日本优尼山帝斯电子股份有限公司 半导体装置的制造方法
CN103400803A (zh) * 2013-07-24 2013-11-20 上海宏力半导体制造有限公司 闪存存储单元的形成方法
CN105355595A (zh) * 2015-11-25 2016-02-24 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN108231686A (zh) * 2018-01-10 2018-06-29 德淮半导体有限公司 半导体器件及其制造方法
CN110061064A (zh) * 2019-05-05 2019-07-26 广州新视界光电科技有限公司 一种薄膜晶体管及其制作方法、显示基板、面板、装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506756A (zh) * 2021-06-28 2021-10-15 上海华虹宏力半导体制造有限公司 Ono工艺中的hto氧化层工艺方法
CN113506756B (zh) * 2021-06-28 2024-04-23 上海华虹宏力半导体制造有限公司 Ono工艺中的hto氧化层工艺方法

Also Published As

Publication number Publication date
CN112331615B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US7720632B2 (en) Dimension measuring apparatus and dimension measuring method for semiconductor device
US8796048B1 (en) Monitoring and measurement of thin film layers
US9666472B2 (en) Method for establishing mapping relation in STI etch and controlling critical dimension of STI
KR20140069290A (ko) 고처리량 박막 특성화 및 결함 검출
US5596207A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
CN112331615B (zh) 半导体器件的形成方法
CN103824802B (zh) 半导体结构的形成方法
CN112949236A (zh) 刻蚀偏差的计算方法以及计算系统
CN105845593A (zh) 刻蚀监测方法
CN109560002A (zh) 晶圆翘曲程度的监控方法
CN114242608A (zh) 半导体结构的形成方法、在线检测的方法和测试结构
JP2003243468A (ja) 半導体装置，その評価方法およびその製造方法
CN113611626A (zh) 一种在线检测硅槽刻蚀深度的方法
TW201320212A (zh) 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
Tanaka et al. Cross-sectional gate feature identification method using top-down SEM images
US7966142B2 (en) Multi-variable regression for metrology
US20020130320A1 (en) Method for evaluating an integrated electronic device
US7105398B2 (en) Method for monitoring lateral encroachment of spacer process on a CD SEM
CN218996657U (zh) 一种监控FinFET工艺制程中Fin残留的测试结构
JP5365174B2 (ja) 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置
KR100531952B1 (ko) 얕은 트랜치 절연 프로파일의 모니터링 패턴 형성방법
US20090053834A1 (en) Use of scatterometry for in-line detection of poly-si strings left in sti divot after gate etch
CN113066734B (zh) 鳍片高度的确定方法、装置、系统、设备以及介质
KR20080029699A (ko) 리세스 깊이 측정 방법
US20050189489A1 (en) Method for matching two measurement methods for measuring structure widths on a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant