CN113611626A - 一种在线检测硅槽刻蚀深度的方法 - Google Patents

一种在线检测硅槽刻蚀深度的方法 Download PDF

Info

Publication number
CN113611626A
CN113611626A CN202110895081.6A CN202110895081A CN113611626A CN 113611626 A CN113611626 A CN 113611626A CN 202110895081 A CN202110895081 A CN 202110895081A CN 113611626 A CN113611626 A CN 113611626A
Authority
CN
China
Prior art keywords
silicon
wafer
resistance
etching depth
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110895081.6A
Other languages
English (en)
Other versions
CN113611626B (zh
Inventor
李冰
李营营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinji Photon Integration Technology Co ltd
Original Assignee
Shanghai Xinji Photon Integration Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinji Photon Integration Technology Co ltd filed Critical Shanghai Xinji Photon Integration Technology Co ltd
Priority to CN202110895081.6A priority Critical patent/CN113611626B/zh
Publication of CN113611626A publication Critical patent/CN113611626A/zh
Application granted granted Critical
Publication of CN113611626B publication Critical patent/CN113611626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及半导体制造技术领域，提出一种在线检测硅槽刻蚀深度的方法，包括在样品晶圆和待测晶圆的掺杂区域上构造监控结构，其中所述监控结构具有参考结构和多个对照结构，所述参考结构上不具有硅槽，所述多个对照结构上分别具有多个大小一致但数量不等的硅槽；利用所述样品晶圆上的监控结构确定硅槽刻蚀深度与硅槽电阻之间的相关关系；通过在线测试利用所述待测晶圆上的监控结构测量所述待测晶圆上的硅槽电阻；以及根据所述待测晶圆上的硅槽电阻以及所述相关关系确定所述待测晶圆上的硅槽刻蚀深度。

Description

一种在线检测硅槽刻蚀深度的方法
技术领域
本发明总的来说涉及半导体制造技术领域。具体而言，本发明涉及一种在线检测硅槽刻蚀深度的方法。
背景技术
刻蚀是半导体制造过程中的重要工艺步骤，其通过化学腐蚀或者等离子体轰击等方式，可以将图形从光刻胶转移到衬底晶圆上。对于硅槽刻蚀而言，硅槽刻蚀深度以及晶圆上不同区域的刻蚀均匀性是衡量刻蚀效果的重要参数。
现有技术中缺乏有效的在线量测手段，通常只能通过将晶圆切片，再借助扫描电子显微镜(SEM)来采集数据的方法测量硅槽刻蚀深度。然而该测量方法属于破坏性测量，在测量过程中用于切片的晶圆已被损坏，无法再作为正常的产品片进行加工，只能报废从而导致流片成本增加。并且该测量方法只能通过样品片的测量来预测同批次其它产品片，其监控作用有限，尤其在刻蚀设备状态波动的情况下存在较大的误差。另外该测量方法在制样、测量以及数据分析过程都需要通过人工操作，不仅效率低下，而且需要占用大量的人力和物力，会造成资源浪费和成本增加。
发明内容
为至少部分解决现有技术中的上述问题，本发明提出一种在线检测硅槽刻蚀深度的方法，其中通过样品晶圆和待测晶圆进行检测，所述样品晶圆和待测晶圆具有多颗芯片，所述多颗芯片上具有掺杂区域，该方法包括下列步骤：
在所述样品晶圆和待测晶圆的掺杂区域上构造监控结构，其中所述监控结构具有参考结构和多个对照结构，所述参考结构上不具有硅槽，所述多个对照结构上分别具有多个大小一致但数量不等的硅槽；
利用所述样品晶圆上的监控结构确定硅槽刻蚀深度与硅槽电阻之间的相关关系；
通过在线测试利用所述待测晶圆上的监控结构测量所述待测晶圆上的硅槽电阻；以及
根据所述待测晶圆上的硅槽电阻以及所述相关关系确定所述待测晶圆上的硅槽刻蚀深度。
在本发明一个实施例中规定，利用所述样品晶圆上的监控结构确定硅槽刻蚀深度与硅槽电阻之间的相关关系包括下列步骤：
测量所述样品晶圆上的监控结构的电阻值并且通过线性拟合确定所述样品晶圆上的硅槽电阻；
通过对所述样品晶圆切片以测量所述样品晶圆上的硅槽刻蚀深度；以及
根据所述样品晶圆上的硅槽电阻以及所述样品晶圆上的硅槽刻蚀深度确定硅槽刻蚀深度与硅槽电阻之间的相关关系。
在本发明一个实施例中规定，测量所述样品晶圆上的监控结构的电阻值并且通过线性拟合确定所述样品晶圆上的硅槽电阻包括下列步骤：
测量所述样品晶圆上的第一监控结构的第一参考结构的电阻值；
测量所述第一监控结构的多个第一对照结构的电阻值；
确定第一线性拟合参数，所述第一线性拟合参数包括：
所述第一参考结构的电阻值以及所述第一参考结构上的硅槽数量；以及
所述多个第一对照结构的电阻值以及多个第一对照结构上的硅槽数量；以及
根据所述第一线性拟合参数进行线性拟合以确定所述样品晶圆上的硅槽电阻。
在本发明一个实施例中规定：将所述样品晶圆切片，并且通过扫描电子显微镜采集数据测量所述样品晶圆上的硅槽刻蚀深度。
在本发明一个实施例中规定，所述硅槽刻蚀深度与硅槽电阻之间的相关关系包括正比关系。
在本发明一个实施例中规定：通过在线测试测量所述待测晶圆上的监控结构的电阻值并且通过线性拟合确定所述待测晶圆上的硅槽电阻，其中包括下列步骤：
通过在线测试测量所述待测晶圆上的第二监控结构的第二参考结构的电阻值；
测量所述第二监控结构的多个第二对照结构的电阻值；
确定第二线性拟合参数，所述第二线性拟合参数包括：
所述第二参考结构的电阻值以及所述第二参考结构上的硅槽数量；以及
所述多个第二对照结构的电阻值以及多个第二对照结构上的硅槽数量；以及
根据所述第二线性拟合参数进行线性拟合以确定所述待测晶圆上的硅槽电阻。
在本发明一个实施例中规定，所述在线测试包括在线晶圆验收测试。
在本发明一个实施例中规定，所述在线测试包括在线芯片探测测试。
在本发明一个实施例中规定，通过在线测试测量所述待测晶圆上多个监控结构的电阻，以计算整张所述待测晶圆上不同位置的硅槽电阻。
在本发明一个实施例中规定：将整张所述待测晶圆上不同位置的硅槽电阻代入所述相关关系中以确定整张所述待测晶圆不同位置的硅槽刻蚀深度，并且生成所述待测晶圆的硅槽刻蚀深度分布图。
本发明至少具有如下有益效果：可以通过在线测试的方式测量待测晶圆的硅槽刻蚀深度，不会对待测晶圆造成损坏。因此可以获得任意一片待测晶圆的硅槽刻蚀深度，不需要通过样品片的测量来预测同批次其它产品片的硅槽刻蚀深度。
附图说明
为进一步阐明本发明的各实施例中具有的及其它的优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出了本发明一个实施例中监控结构的示意图。
图2示出了本发明一个实施例中对监控结构的线性拟合参数进行线性拟合的结果示意图。
图3示出了本发明一个实施例中硅槽电阻与硅槽刻蚀深度的相关关系示意图。
图4示出了本发明一个实施例中的晶圆硅槽刻蚀深度分布图。
图5示出了本发明一个实施例中在线检测硅槽刻蚀深度的流程图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在本发明中，术语“硅槽电阻”是指单个硅槽导致的电阻值变化量。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本发明中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
下面结合具体实施方式参考附图进一步阐述本发明。
本发明所提出的在线检测硅槽刻蚀深度的方法的一个实施例的流程图可以如图5所示。
首先可以在晶圆(wafer)上构造监控结构。样品晶圆和待测晶圆上具有多颗芯片其中在样品晶圆和待测晶圆的每颗芯片的掺杂区域上构造监控结构。所述监控结构具有参考结构和多个对照结构，所述参考结构上不具有硅槽，所述多个对照结构上分别具有多个大小一致但数量不等的硅槽。
本发明一个实施例中的监控结构的示意图如图1a-d所示。其中在晶圆的掺杂区挖出大小一致但数量不等的硅槽，可以获得不同的掺杂区电阻。图1a-d示出了一组监控结构的示意图。图1a中示出的结构为参考结构，其中无刻蚀区。图1b中包括三条硅槽形成的刻蚀区，图1c中包括五条硅槽，图1d中包括七条硅槽。图1b-d中示出的结构为对照结构。
利用所述样品晶圆上的监控结构可以确定硅槽刻蚀深度与硅槽电阻之间的相关关系，其中可以包括下列步骤：
步骤一、测量所述样品晶圆上的监控结构的电阻值并且通过线性拟合确定所述样品晶圆上的硅槽电阻，包括下列步骤：
通过在线测试测量所述样品晶圆上的第一监控结构的第一参考结构的电阻值；
测量所述第一监控结构的多个第一对照结构的电阻值；
确定第一线性拟合参数，所述第一线性拟合参数包括：
所述第一参考结构的电阻值以及所述第一参考结构上的硅槽数量；以及
所述多个第一对照结构的电阻值以及多个第一对照结构上的硅槽数量；以及
根据所述第一线性拟合参数进行线性拟合以确定所述样品晶圆上的硅槽电阻。
以图1a-d中的监控结构为例，由于不同对照结构在掺杂区中的硅槽数量不同，其杂质总量会产生差异，杂质总量的差异将会通过测量得到的电阻值反应出来。以图1a-b中不同结构对应的电阻值与硅槽数量作为参数进行线性拟合，得到的结果如图2所示。图2中横坐标0-7分别对应图1中a-b示的硅槽数量。通过上述通过线性拟合，可以确定每个硅槽导致的电阻值变化量，也就是说可以确定硅槽电阻。
步骤二、通过对所述样品晶圆切片以测量所述样品晶圆上的硅槽刻蚀深度，其中可以将所述晶圆切片，并且借助扫描电子显微镜(SEM)来采集数据的方法来测量硅槽刻蚀深度。
以及步骤三、根据所述样品晶圆上的硅槽电阻以及所述样品晶圆上的硅槽刻蚀深度确定硅槽刻蚀深度与硅槽电阻之间的相关关系。所建立的相关关系例如可以是对应关系表或者对应关系式。在本发明一个实施例中通过上述方法测量所述样品晶圆上的多颗芯片，根据多颗芯片的测试结果可以获得的晶圆的硅槽电阻与硅槽刻蚀深度之间的相关关系的关系曲线如图3所示，其中硅槽电阻与硅槽刻蚀深度之间呈正比关系。
之后可以通过在线测试利用所述待测晶圆上的监控结构测量所述待测晶圆上的硅槽电阻。
所采用的在线测试例如可以是在线WAT测试(Wafer Acceptance Test晶圆验收测试)或者在线CP(Chip Probing芯片探测)测试。
利用所述待测晶圆上的监控结构测量所述待测晶圆上的硅槽电阻。与测量样品晶圆上的硅槽电阻的方式类似，例如可以包括下列步骤：
通过在线测试测量所述待测晶圆上的第二监控结构的第二参考结构的电阻值；
测量所述第二监控结构的多个第二对照结构的电阻值；
确定第二线性拟合参数，所述第二线性拟合参数包括：
所述第二参考结构的电阻值以及所述第二参考结构上的硅槽数量；以及
所述多个第二对照结构的电阻值以及多个第二对照结构上的硅槽数量；以及
根据所述第二线性拟合参数进行线性拟合以确定所述待测晶圆上的硅槽电阻。
上述在线测试的过程中，可以通过在线测试测量所述待测晶圆上多个监控结构的电阻，以测量整张所述待测晶圆上的硅槽电阻。
这样将整张所述待测晶圆上的硅槽电阻代入所述相关关系中就可以确定整张所述待测晶圆的硅槽刻蚀深度，并且可以生成所述待测晶圆的硅槽刻蚀深度分布图，如图4所示。
本发明所提出的在线检测硅槽刻蚀深度的方法的流程图可以如图5所示。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种在线检测硅槽刻蚀深度的方法，其中通过样品晶圆和待测晶圆进行检测，所述样品晶圆和待测晶圆具有多颗芯片，所述多颗芯片上具有掺杂区域，其特征在于，该方法包括下列步骤：
在所述样品晶圆和待测晶圆的掺杂区域上构造监控结构，其中所述监控结构具有参考结构和多个对照结构，所述参考结构上不具有硅槽，所述多个对照结构上分别具有多个大小一致但数量不等的硅槽；
利用所述样品晶圆上的监控结构确定硅槽刻蚀深度与硅槽电阻之间的相关关系；
通过在线测试利用所述待测晶圆上的监控结构测量所述待测晶圆上的硅槽电阻；以及
根据所述待测晶圆上的硅槽电阻以及所述相关关系确定所述待测晶圆上的硅槽刻蚀深度。
2.根据权利要求1所述的在线检测硅槽刻蚀深度的方法，其特征在于，利用所述样品晶圆上的监控结构确定硅槽刻蚀深度与硅槽电阻之间的相关关系包括下列步骤：
测量所述样品晶圆上的监控结构的电阻值并且通过线性拟合确定所述样品晶圆上的硅槽电阻；
通过对所述样品晶圆切片以测量所述样品晶圆上的硅槽刻蚀深度；以及
根据所述样品晶圆上的硅槽电阻以及所述样品晶圆上的硅槽刻蚀深度确定硅槽刻蚀深度与硅槽电阻之间的相关关系。
3.根据权利要求2所述的在线检测硅槽刻蚀深度的方法，其特征在于，测量所述样品晶圆上的监控结构的电阻值并且通过线性拟合确定所述样品晶圆上的硅槽电阻包括下列步骤：
测量所述样品晶圆上的第一监控结构的第一参考结构的电阻值；
测量所述第一监控结构的多个第一对照结构的电阻值；
确定第一线性拟合参数，所述第一线性拟合参数包括：
所述第一参考结构的电阻值以及所述第一参考结构上的硅槽数量；以及
所述多个第一对照结构的电阻值以及多个第一对照结构上的硅槽数量；以及
根据所述第一线性拟合参数进行线性拟合以确定所述样品晶圆上的硅槽电阻。
4.根据权利要求2所述的在线检测硅槽刻蚀深度的方法，其特征在于：将所述样品晶圆切片，并且通过扫描电子显微镜采集数据测量所述样品晶圆上的硅槽刻蚀深度。
5.根据权利要求1-4之一所述的在线检测硅槽刻蚀深度的方法，其特征在于，所述硅槽刻蚀深度与硅槽电阻之间的相关关系包括正比关系。
6.根据权利要求1所述的在线检测硅槽刻蚀深度的方法，其特征在于：通过在线测试测量所述待测晶圆上的监控结构的电阻值并且通过线性拟合确定所述待测晶圆上的硅槽电阻，其中包括下列步骤：
通过在线测试测量所述待测晶圆上的第二监控结构的第二参考结构的电阻值；
测量所述第二监控结构的多个第二对照结构的电阻值；
确定第二线性拟合参数，所述第二线性拟合参数包括：
所述第二参考结构的电阻值以及所述第二参考结构上的硅槽数量；以及
所述多个第二对照结构的电阻值以及多个第二对照结构上的硅槽数量；以及
根据所述第二线性拟合参数进行线性拟合以确定所述待测晶圆上的硅槽电阻。
7.根据权利要求6所述的在线检测硅槽刻蚀深度的方法，其特征在于，所述在线测试包括在线晶圆验收测试。
8.根据权利要求6所述的在线检测硅槽刻蚀深度的方法，其特征在于，所述在线测试包括在线芯片探测测试。
9.根据权利要求6-8之一所述的在线检测硅槽刻蚀深度的方法，其特征在于，通过在线测试测量所述待测晶圆上多个监控结构的电阻，以计算整张所述待测晶圆上不同位置的硅槽电阻。
10.根据权利要求9所述的在线检测硅槽刻蚀深度的方法，其特征在于：将整张所述待测晶圆上不同位置的硅槽电阻代入所述相关关系中以确定整张所述待测晶圆不同位置的硅槽刻蚀深度，并且生成所述待测晶圆的硅槽刻蚀深度分布图。
CN202110895081.6A 2021-08-04 2021-08-04 一种在线检测硅槽刻蚀深度的方法 Active CN113611626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110895081.6A CN113611626B (zh) 2021-08-04 2021-08-04 一种在线检测硅槽刻蚀深度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110895081.6A CN113611626B (zh) 2021-08-04 2021-08-04 一种在线检测硅槽刻蚀深度的方法

Publications (2)

Publication Number Publication Date
CN113611626A true CN113611626A (zh) 2021-11-05
CN113611626B CN113611626B (zh) 2024-02-27

Family

ID=78307014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110895081.6A Active CN113611626B (zh) 2021-08-04 2021-08-04 一种在线检测硅槽刻蚀深度的方法

Country Status (1)

Country Link
CN (1) CN113611626B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093786A (zh) * 2022-01-24 2022-02-25 澳芯集成电路技术(广东)有限公司 一种fdsoi器件的接触孔连接位置检测方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW365046B (en) * 1996-02-05 1999-07-21 Taiwan Semiconductor Mfg Co Ltd On-line monitoring method for via hole resistance
US6342401B1 (en) * 2001-01-29 2002-01-29 Hewlett-Packard Company Test structures for silicon etching
TW517306B (en) * 2001-09-05 2003-01-11 Hitachi Ltd Method and device to determine the end point of semiconductor device processing and the processing method and device of the processed material using the method
DE10317748A1 (de) * 2003-04-17 2004-11-11 X-Fab Semiconductor Foundries Ag Teststruktur zur Überprüfung von Isoliergrabenätzungen in SOI Scheiben und Verfahren zur Durchführung
CN101271856A (zh) * 2007-03-23 2008-09-24 万国半导体股份有限公司 屏蔽栅极沟槽技术中基于电阻来测定蚀刻深度
US20100210043A1 (en) * 2009-02-16 2010-08-19 International Business Machines Corporation In-line depth measurement of thru silicon via
US20110073858A1 (en) * 2009-09-25 2011-03-31 International Business Machines Corporation Test Structure for Determination of TSV Depth
CN102097285A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 对超厚金属沟槽边缘的过刻蚀深度进行监测的方法
US20120070918A1 (en) * 2010-09-16 2012-03-22 Elpida Memory, Inc. Method of manufacturing semiconductor device
CN103165486A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及对应的检测方法
CN103346142A (zh) * 2013-06-04 2013-10-09 上海华力微电子有限公司 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法
CN103855046A (zh) * 2012-11-29 2014-06-11 无锡华润上华半导体有限公司 一种监控回刻深度的结构和监控方法
CN104048592A (zh) * 2014-04-10 2014-09-17 北京大学 一种利用电流变化检测刻蚀槽深的方法
CN105810607A (zh) * 2016-04-21 2016-07-27 苏州能屋电子科技有限公司 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及系统
CN107068629A (zh) * 2017-04-24 2017-08-18 华天科技（昆山）电子有限公司 晶圆级芯片封装结构及其制作方法
CN112687538A (zh) * 2020-12-18 2021-04-20 北京华卓精科科技股份有限公司 激光退火熔化深度确定方法、装置及电子设备

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW365046B (en) * 1996-02-05 1999-07-21 Taiwan Semiconductor Mfg Co Ltd On-line monitoring method for via hole resistance
US6342401B1 (en) * 2001-01-29 2002-01-29 Hewlett-Packard Company Test structures for silicon etching
TW517306B (en) * 2001-09-05 2003-01-11 Hitachi Ltd Method and device to determine the end point of semiconductor device processing and the processing method and device of the processed material using the method
DE10317748A1 (de) * 2003-04-17 2004-11-11 X-Fab Semiconductor Foundries Ag Teststruktur zur Überprüfung von Isoliergrabenätzungen in SOI Scheiben und Verfahren zur Durchführung
CN101271856A (zh) * 2007-03-23 2008-09-24 万国半导体股份有限公司 屏蔽栅极沟槽技术中基于电阻来测定蚀刻深度
US20100210043A1 (en) * 2009-02-16 2010-08-19 International Business Machines Corporation In-line depth measurement of thru silicon via
US20110073858A1 (en) * 2009-09-25 2011-03-31 International Business Machines Corporation Test Structure for Determination of TSV Depth
CN102097285A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 对超厚金属沟槽边缘的过刻蚀深度进行监测的方法
US20120070918A1 (en) * 2010-09-16 2012-03-22 Elpida Memory, Inc. Method of manufacturing semiconductor device
CN103165486A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及对应的检测方法
CN103855046A (zh) * 2012-11-29 2014-06-11 无锡华润上华半导体有限公司 一种监控回刻深度的结构和监控方法
CN103346142A (zh) * 2013-06-04 2013-10-09 上海华力微电子有限公司 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法
CN104048592A (zh) * 2014-04-10 2014-09-17 北京大学 一种利用电流变化检测刻蚀槽深的方法
CN105810607A (zh) * 2016-04-21 2016-07-27 苏州能屋电子科技有限公司 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及系统
CN107068629A (zh) * 2017-04-24 2017-08-18 华天科技（昆山）电子有限公司 晶圆级芯片封装结构及其制作方法
CN112687538A (zh) * 2020-12-18 2021-04-20 北京华卓精科科技股份有限公司 激光退火熔化深度确定方法、装置及电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
武慧珍;茹国平;黄魏;蒋玉龙;屈新萍;李炳宗;: "反应离子刻蚀剥层的微分霍耳法表征超浅pn结", 复旦学报(自然科学版), no. 01, 25 February 2007 (2007-02-25), pages 81 - 84 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093786A (zh) * 2022-01-24 2022-02-25 澳芯集成电路技术(广东)有限公司 一种fdsoi器件的接触孔连接位置检测方法
CN114093786B (zh) * 2022-01-24 2022-04-15 澳芯集成电路技术(广东)有限公司 一种fdsoi器件的接触孔连接位置检测方法

Also Published As

Publication number Publication date
CN113611626B (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
US8392009B2 (en) Advanced process control with novel sampling policy
KR101504504B1 (ko) 툴 및 프로세스 효과들을 분리하기 위한 기판 매트릭스
TWI249803B (en) System for controlling manufacturing process, method for controlling manufacturing process and method for manufacturing a semiconductor device
CN113611626B (zh) 一种在线检测硅槽刻蚀深度的方法
CN111785655A (zh) 离子注入工艺在线监控方法及监控系统
WO2002059695A1 (en) Stepper exposure dose control based upon across wafer variations in device characteristics
CN102436149A (zh) 确定光刻工艺窗口的方法
CN102074454B (zh) 刻蚀工艺的监控方法和监控系统
US11988612B2 (en) Methods for determining focus spot window and judging whether wafer needs to be reworked
CN108010869B (zh) 一种精确控制浅沟槽隔离的整体形貌和性能的方法
US6943569B1 (en) Method, system and apparatus to detect defects in semiconductor devices
US4994736A (en) Method and structure for extracting lateral PNP transistor basewidth data at wafer probe
CN111261538B (zh) 晶圆的检测方法和检测设备
US12112107B2 (en) Virtual metrology for wafer result prediction
CN111029271A (zh) 一种监控沟槽深度的方法
US6746882B1 (en) Method of correcting non-linearity of metrology tools, and system for performing same
CN110767572A (zh) 监测有源区与隔离结构交界区域台阶高度的方法
US6947805B1 (en) Dynamic metrology sampling techniques for identified lots, and system for performing same
CN103531499B (zh) 监控电子束扫描仪间匹配度的方法
CN114062396B (zh) 空气中分子污染物的检测方法及铜互连结构的形成方法
CN110739241B (zh) 一种单片晶圆测试多台设备的方法
KR20100062400A (ko) 반도체 웨이퍼의 결함 분석 방법
TW202238688A (zh) 製造半導體晶圓的方法
CN117594428A (zh) 一种欧姆接触测试结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant