CN114093786B - 一种fdsoi器件的接触孔连接位置检测方法 - Google Patents
一种fdsoi器件的接触孔连接位置检测方法 Download PDFInfo
- Publication number
- CN114093786B CN114093786B CN202210077135.2A CN202210077135A CN114093786B CN 114093786 B CN114093786 B CN 114093786B CN 202210077135 A CN202210077135 A CN 202210077135A CN 114093786 B CN114093786 B CN 114093786B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- sample
- layer
- connection position
- different
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 37
- 238000010894 electron beam technology Methods 0.000 claims abstract description 38
- 238000003384 imaging method Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000007547 defect Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 99
- 239000000523 sample Substances 0.000 description 39
- 238000005457 optimization Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 241001270131 Agaricus moelleri Species 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
- G01R31/2653—Contactless testing using electron beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种FDSOI器件的接触孔连接位置检测方法，其可实现接触孔底端与介质层具体连接位置的准确检测，提供一半导体器件，半导体器件包括衬底、依次沉积于衬底的不同介质层，缺陷检测方法包括：提供接触孔刻蚀样本，将样本随机划分为第一样本、第二样本，样本中接触孔底端位于不同介质层，采集第一样本中接触孔输出电压，获取电子束成像图及灰度值，对各个第一样本进行剖切，获取接触孔与各介质层不同连接位置，根据输出电压与不同连接位置对应关系，建立第一数据库，根据灰度值与输出电压对应关系或根据灰度值与不同连接位置对应关系，建立第二数据库，基于第一数据库、第二数据库，对第二样本中接触孔连接位置进行检测。
Description
技术领域
本发明涉及集成电路技术领域，具体为一种FDSOI器件的接触孔连接位置检测方法。
背景技术
半导体器件中层与层之间的电连接主要通过接触孔实现，在进行半导体制造时，常采用刻蚀工艺在半导体器件的介质层中形成接触孔，并在接触孔内沉积导电材料，以起到各介质层间导通作用。
在接触孔制造工艺中，22纳米FDSOI（Full Depletion Silicon on Insulator，全耗尽绝缘体上硅）接触孔相对于22纳米体硅，增加了SOI结构，接触孔的连接位置高低不一，见图1a，具有缺陷检测上的高度挑战，常存在接触孔刻蚀位置不准确，即接触孔刻蚀不足或过刻蚀导致其与介质层的连接位置参差不齐的问题：例如，对于与栅极区连接的接触孔，其正确的连接位置为接触孔的底端位于栅极区的上表面，不正确的连接位置则指接触孔的底端位于栅极区上方的介质层内（即接触孔因刻蚀不足导致其与栅极区未连接）、接触孔的底端位于栅极区内部的不同位置或接触孔的底端贯穿整个栅极区后与栅极区下方的介质层接触（即过刻蚀导致接触孔穿过栅极区），见图1b，这种不正确的连接位置严重影响了接触孔的导电效果，从而导致整个器件性能降低，甚至无法正常使用的问题出现，因此，在半导体制造过程中，对接触孔连接位置进行准确检测，在制造工艺优化及保证半导体器件良率上显得尤为重要。
目前，常用的接触孔检测装置为电子束测试仪，电子束测试仪以呈现的图像来解析芯片制造过程中接触孔存在的缺陷，从而实现接触孔缺陷检测，但现有的接触孔缺陷检测方式存在检测精确性差的问题，其一般可实现接触孔未与有源区（有源区包括栅极区、源漏极区）连接或接触孔与有源区连接两种连接状态的检测，而对接触孔底端具体位于半导体器件中哪个介质层内检测准确性较差，不利于制程优化及产品性能的进一步提升。
发明内容
针对现有技术中存在的对接触孔与半导体器件连接位置检测准确性较差，无法准确判断接触孔底端与介质层的具体连接位置，影响制程优化及产品性能提升的问题，本发明提供了一种FDSOI器件的接触孔连接位置检测方法，其可实现接触孔底端与介质层具体连接位置的准确检测，有利于制程优化及产品性能的提升。
为实现上述目的，本发明采用如下技术方案：
一种FDSOI器件的接触孔连接位置检测方法，该方法基于电子束测试仪实现，提供一半导体器件，所述半导体器件包括衬底、依次沉积于所述衬底的不同介质层，其特征在于，所述缺陷检测方法包括以下步骤：
S1、提供接触孔刻蚀样本，将所述样本随机划分为第一样本、第二样本，所述样本中，所述接触孔的底端位于不同的介质层；
S2、采集所述第一样本中的所述接触孔的输出电压；
S3、获取电子束成像图，获取所述电子束成像图的灰度值；
S4、对各个所述第一样本进行剖切，获取所述接触孔与各所述介质层的不同连接位置；
S5、根据所述输出电压与所述不同连接位置的对应关系，建立第一数据库，根据所述灰度值与所述输出电压的对应关系，或根据所述灰度值与所述不同连接位置的对应关系，建立第二数据库；
S6、基于建立的所述第一数据库、第二数据库，对所述第二样本中的接触孔连接位置进行检测。
其进一步特征在于，
进一步的，所述介质层包括从上而下依次分布的第一截止层、第二截止层、栅极层、薄膜层、顶层硅层、埋氧层，所述接触孔的底端位于不同的介质层指：所述接触孔的底端位于所述第一截止层内部，所述接触孔的底端贯穿所述第一截止层并与所述第二截止层的上表面接触，所述接触孔的底端位于所述第二截止层内，所述接触孔的底端贯穿所述第二截止层并与所述栅极层的上表面接触，所述接触孔的底端位于所述栅极层内，所述接触孔的底端贯穿所述栅极层并与所述薄膜层的上表面接触；
进一步的，其还包括步骤：S7、根据所述电子束成像图的灰度值，设置自定义图，所述自定义图的灰度值与所述电子束成像图的灰度值一一对应；
S8、将检测获得的所述接触孔与所述介质层的不同连接位置，用相应的所述自定义图显示出来；
进一步的，步骤S6，对所述第二样本中的接触孔连接位置进行检测的具体步骤包括：
S61、采集所述第二样本中的所述接触孔的第二电压，根据所述第一数据库的对应关系，获取所述第二样本中的所述接触孔与所述介质层的连接位置；
S62、获取所述第二样本的电子束成像图，获取所述第二样本的电子束成像图的灰度值，根据所述第二数据库的对应关系，获取所述第二样本的所述接触孔与所述介质层的连接位置；
S63、将步骤S61中获得的所述接触孔与所述介质层的连接位置与步骤S62中获得的所述连接位置进行对比，若相同，则表明所述第二样本中的所述接触孔与所述介质层的连接位置识别准确，进入步骤S8，反之，则不准确，返回步骤S61重测或人工检测；
进一步的，步骤S7中，所述自定义图包括黑色图、白色图、若干个不同灰度的灰度图，所述黑色图、白色图、不同灰度的灰度图与所述接触孔与各所述介质层的不同连接位置一一对应；
进一步的，所述电子束测试仪包括显示屏，所述显示屏的显示内容包括：放大电压、自定义图；
进一步的，步骤S2中，采用电压检测装置采集所述接触孔的输出电压，所述电压检测装置包括探针、放大器，所述探针与所述接触孔电连接，所述放大器用于对所述输出电压进行放大，获取放大电压。
采用本发明上述方法可以达到如下有益效果：本方法基于电子束测试仪实现，电子束测试仪中的电子束作用于半导体器件时，激发二次电子，当接触孔与各介质层的连接位置不同时，收集到的二次电子不同，因此采集到的输出电压不同，电子束成像图的灰度值也不同，根据输出电压与连接位置的对应关系、灰度值与连接位置的对应关系，实现接触孔与各介质层连接位置的检测，接触孔与各介质层的准确检测，便于识别出制程缺陷，进而有效改善。
接触孔与各介质层的连接位置中，接触孔的底端与栅极层的上表面接触时为正常连接，即接触孔正常刻蚀，此时，检测获得的输出电压、电子束成像图的灰度值分别在预先设定的正常阈值范围内，不存在缺陷，反之，若刻蚀过程中，接触孔的底端位于栅极层的上方的介质层内，或接触孔的底端位于栅极层的内部，或贯穿该栅极层，则检测获得的输出电压、电子束成像图的灰度值超出或低于预先设定的正常阈值范围，表明存在连接位置不准确缺陷，从而实现接触孔与栅极层的连接位置缺陷的准确检测。
该检测方法中，通过显示器显示放大电压、自定义图像、是否存在缺陷等检测结果，若存在刻蚀缺陷，检测人员根据显示放大电压以及自定义图像能够快速、准确的获取接触孔与栅极层的连接位置，从而快速获取该刻蚀缺陷，方便了后续制程优化及产品性能的提升。
附图说明
图1a为22纳米FDSOI接触孔的连接位置高低不一的结构示意图；
图1b为现有接触孔刻蚀时，接触孔刻蚀不足导致连接位置不正确及正常刻蚀连接位置正确的对比图；
图2为本发明样本主视的剖视结构示意图；
图3为本发明半导体接触孔连接位置检测方法的流程图；
图4为本发明电子束与样本作用时产生的信号示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
以下提供了一种FDSOI器件的接触孔连接位置检测方法的具体实施例，该方法基于电子束测试仪实现，首先，提供一半导体器件，半导体器件为22nm的FDSOI（全耗尽绝缘上硅），半导体器件包括衬底（SI）、依次沉积于衬底的不同介质层，本实施例中，介质层包括从上而下依次分布的第一截止层（CESL）、第二截止层（stop OX）、栅极层（Gate）、薄膜层（WF）、顶层硅层（SOI）、埋氧层（BOX），第一截止层为刻蚀终止层，该刻蚀终止层为淀积在源漏极区、栅电极上方的应力膜层结构，第二截止层为氧化层，该结构相比于22纳米的体硅，增加了顶层硅层（即SOI结构）。
见图3，本申请缺陷检测方法包括以下步骤：
S1、提供接触孔刻蚀样本，将样本随机划分为第一样本、第二样本，样本中，接触孔的底端位于不同的介质层，具体包括但不限于以下六种情况：接触孔的底端位于第一截止层内部，接触孔的底端贯穿第一截止层并与第二截止层的上表面接触，接触孔的底端位于第二截止层内，接触孔的底端贯穿第二截止层并与栅极层的上表面接触，接触孔的底端位于栅极层内，接触孔的底端贯穿栅极层并与薄膜层的上表面接触。
S2、采用带有探针卡的测试仪采集第一样本中的接触孔的输出电压，探针卡上的探针直接与芯片（半导体器件）上的焊垫或凸块直接接触，引出芯片电流讯号（本实施例中是引出接触孔中电子产生的电流信号），再配合周边测试仪器与软件控制达到电压量测的目的，探针卡针对裸晶系以探针做功能测试，采集的输出电压信号经放大器放大后，获得放大电压信号。接触孔底端位于不同介质层时的电子量：接触孔的底端位于第一截止层内部时电子分量为0.5e-，接触孔的底端贯穿第一截止层并与第二截止层的上表面接触时电子分量为1e-，接触孔的底端位于第二截止层内时电子分量为2e-，接触孔的底端贯穿第二截止层并与栅极层的上表面接触时电子分量为3e-，接触孔的底端位于栅极层内时电子分量为4e-，接触孔的底端贯穿栅极层并与薄膜层的上表面接触时电子分量为5e-。
S3、电子束测试仪发射电子束，半导体器件在入射电子束作用下被轰击出来（见图4），离开样品表面（即半导体器件表面）的原子的核外电子叫做二次电子，二次电子一般都是在半导体器件表层5nm~10nm深度范围内发射出来，其对样品表面的形状十分敏感，因此能够非常有效的显示样品的表面形貌，获取电子束成像图，并获取电子束成像图的灰度值。
S4、对各个第一样本进行剖切，获取接触孔与各介质层的不同连接位置，见图2，不同连接位置包括：接触孔的底端位于第一截止层内部，接触孔的底端贯穿第一截止层并与第二截止层的上表面接触，接触孔的底端位于第二截止层内，接触孔的底端贯穿第二截止层并与栅极层的上表面接触，接触孔的底端位于栅极层内，接触孔的底端贯穿栅极层并与薄膜层的上表面接触。
S5、根据输出电压与不同连接位置的对应关系，建立第一数据库，根据灰度值与输出电压的对应关系，或根据灰度值与不同连接位置的对应关系，建立第二数据库。
S6、基于建立的第一数据库、第二数据库，对第二样本中的接触孔连接位置进行检测，具体步骤包括：
S61、采集第二样本中的接触孔的第二电压，根据第一数据库的对应关系，获取第二样本中的接触孔与介质层的连接位置；
S62、获取第二样本的电子束成像图，获取第二样本的电子束成像图的灰度值，根据第二数据库的对应关系，获取第二样本的接触孔与介质层的连接位置；
S63、将步骤S61中获得的接触孔与介质层的连接位置与步骤S62中获得的连接位置进行对比，若相同，则表明第二样本中的接触孔与介质层的连接位置识别准确，进入步骤S8，反之，则不准确，返回步骤S61重测或人工检测。
S7、根据电子束成像图的灰度值，设置自定义图，自定义图的灰度值与电子束成像图的灰度值一一对应，自定义图包括黑色图、白色图、若干个不同灰度的灰度图，黑色图、白色图、不同灰度的灰度图与接触孔与各介质层的不同连接位置一一对应；与不同连接位置一一对应的自定义图见图2中的101、102、103、104、104、105、106。
S8、将步骤S6检测获得的接触孔与介质层的不同连接位置，用相应的自定义图显示出来；电子束测试仪包括显示屏，显示屏的显示内容包括：放大电压、自定义图、是否存在连接位置缺陷。接触孔与各介质层的连接位置中，接触孔的底端与栅极层的上表面接触时为正常连接，即接触孔正常刻蚀，此时，检测获得的输出电压、电子束成像图的灰度值分别在预先设定的正常阈值范围内，不存在缺陷，反之，若刻蚀过程中，接触孔的底端位于栅极层的上方的介质层内，或接触孔的底端位于栅极层的内部，或贯穿该栅极层，则检测获得的输出电压、电子束成像图的灰度值超出或低于预先设定的正常阈值范围，表明存在连接位置不准确缺陷，从而实现接触孔与栅极层连接位置缺陷的准确检测，采用本申请上述方法，检测准确率可达100%，检测人员根据显示放大电压以及自定义图像能够快速、准确的获取接触孔与栅极层的连接位置，方便了后续制程优化及产品性能的提升。
以上的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
Claims (6)
1.一种FDSOI器件的接触孔连接位置检测方法，该方法基于电子束测试仪实现，提供一半导体器件，所述半导体器件包括衬底、依次沉积于所述衬底的不同介质层，其特征在于，所述接触孔连接位置检测方法包括以下步骤：
S1、提供接触孔刻蚀样本，将所述样本随机划分为第一样本、第二样本，所述样本中，所述接触孔的底端位于不同的介质层；
S2、采集所述第一样本中的所述接触孔的输出电压；
S3、获取电子束成像图，获取所述电子束成像图的灰度值；
S4、对各个所述第一样本进行剖切，获取所述接触孔与各所述介质层的不同连接位置；
S5、根据所述输出电压与所述不同连接位置的对应关系，建立第一数据库，根据所述灰度值与所述输出电压的对应关系，或根据所述灰度值与所述不同连接位置的对应关系，建立第二数据库；
S6、基于建立的所述第一数据库、第二数据库，对所述第二样本中的接触孔连接位置进行检测。
2.根据权利要求1所述的一种FDSOI器件的接触孔连接位置检测方法，其特征在于，所述介质层包括从上而下依次分布的第一截止层、第二截止层、栅极层、薄膜层、顶层硅层、埋氧层，所述接触孔的底端位于不同的介质层指：所述接触孔的底端位于所述第一截止层内部，所述接触孔的底端贯穿所述第一截止层并与所述第二截止层的上表面接触，所述接触孔的底端位于所述第二截止层内，所述接触孔的底端贯穿所述第二截止层并与所述栅极层的上表面接触，所述接触孔的底端位于所述栅极层内，所述接触孔的底端贯穿所述栅极层并与所述薄膜层的上表面接触。
3.根据权利要求1或2所述的一种FDSOI器件的接触孔连接位置检测方法，其特征在于，其还包括步骤：S7、根据所述电子束成像图的灰度值，设置自定义图，所述自定义图的灰度值与所述电子束成像图的灰度值一一对应；
S8、将步骤S6检测获得的所述接触孔与所述介质层的不同连接位置，用相应的所述自定义图显示出来。
4.根据权利要求3所述的一种FDSOI器件的接触孔连接位置检测方法，其特征在于，步骤S6，对所述第二样本中的接触孔连接位置进行检测的具体步骤包括：
S61、采集所述第二样本中的所述接触孔的第二电压，根据所述第一数据库的对应关系，获取所述第二样本中的所述接触孔与所述介质层的连接位置；
S62、获取所述第二样本的电子束成像图，获取所述第二样本的电子束成像图的灰度值，根据所述第二数据库的对应关系，获取所述第二样本的所述接触孔与所述介质层的连接位置；
S63、将步骤S61中获得的所述接触孔与所述介质层的连接位置与步骤S62中获得的所述连接位置进行对比，若相同，则表明所述第二样本中的所述接触孔与所述介质层的连接位置识别准确，进入步骤S8，反之，则不准确，返回步骤S61重测或人工检测。
5.根据权利要求4所述的一种FDSOI器件的接触孔连接位置检测方法，其特征在于，步骤S7中，所述自定义图包括黑色图、白色图、若干个不同灰度的灰度图，所述黑色图、白色图、不同灰度的灰度图与所述接触孔与各所述介质层的不同连接位置一一对应。
6.根据权利要求5所述的一种FDSOI器件的接触孔连接位置检测方法，其特征在于，所述电子束测试仪包括显示屏，所述显示屏的显示内容包括：放大电压、自定义图、是否存在缺陷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210077135.2A CN114093786B (zh) | 2022-01-24 | 2022-01-24 | 一种fdsoi器件的接触孔连接位置检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210077135.2A CN114093786B (zh) | 2022-01-24 | 2022-01-24 | 一种fdsoi器件的接触孔连接位置检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114093786A CN114093786A (zh) | 2022-02-25 |
| CN114093786B true CN114093786B (zh) | 2022-04-15 |
Family
ID=80309191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210077135.2A Active CN114093786B (zh) | 2022-01-24 | 2022-01-24 | 一种fdsoi器件的接触孔连接位置检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114093786B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010053966A (ko) * | 1999-12-02 | 2001-07-02 | 윤종용 | 실리콘 기판의 노출 확인 방법 |
| CN104505368A (zh) * | 2014-12-24 | 2015-04-08 | 昆山国显光电有限公司 | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 |
| CN105810606A (zh) * | 2016-04-19 | 2016-07-27 | 上海华虹宏力半导体制造有限公司 | 存储器电路接触孔层次失效点定位方法 |
| CN111524826A (zh) * | 2020-04-30 | 2020-08-11 | 华虹半导体(无锡)有限公司 | 接触孔关键尺寸的检测方法、存储介质和设备 |
| CN113611626A (zh) * | 2021-08-04 | 2021-11-05 | 上海信及光子集成技术有限公司 | 一种在线检测硅槽刻蚀深度的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2985826B2 (ja) * | 1997-04-09 | 1999-12-06 | 日本電気株式会社 | 位置検出装置および方法 |
| JP2002231780A (ja) * | 2001-01-30 | 2002-08-16 | Jeol Ltd | 荷電粒子ビームを用いたホールの検査方法 |
| KR101242614B1 (ko) * | 2010-12-17 | 2013-03-19 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
| CN103681604B (zh) * | 2012-09-07 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 带有自对准接触孔的半导体器件及其制备方法 |
| US20150270181A1 (en) * | 2013-09-27 | 2015-09-24 | Pdf Solutions, Inc. | Opportunistic placement of ic test strucutres and/or e-beam target pads in areas otherwise used for filler cells, tap cells, decap cells, scribe lines, and/or dummy fill, as well as product ic chips containing same |
-
2022
- 2022-01-24 CN CN202210077135.2A patent/CN114093786B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010053966A (ko) * | 1999-12-02 | 2001-07-02 | 윤종용 | 실리콘 기판의 노출 확인 방법 |
| CN104505368A (zh) * | 2014-12-24 | 2015-04-08 | 昆山国显光电有限公司 | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 |
| CN105810606A (zh) * | 2016-04-19 | 2016-07-27 | 上海华虹宏力半导体制造有限公司 | 存储器电路接触孔层次失效点定位方法 |
| CN111524826A (zh) * | 2020-04-30 | 2020-08-11 | 华虹半导体(无锡)有限公司 | 接触孔关键尺寸的检测方法、存储介质和设备 |
| CN113611626A (zh) * | 2021-08-04 | 2021-11-05 | 上海信及光子集成技术有限公司 | 一种在线检测硅槽刻蚀深度的方法 |
Non-Patent Citations (1)
| Title |
|---|
| "40 nm 节点高深宽比接触孔刻蚀电性能稳定性改善";贺金鹏 等;《半导体制造技术》;20190331;第44卷(第3期);第194-199页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114093786A (zh) | 2022-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395437B1 (en) | Junction profiling using a scanning voltage micrograph | |
| US6815345B2 (en) | Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing | |
| US7682846B2 (en) | Single and double-gate pseudo-FET devices for semiconductor materials evaluation | |
| US20060035400A1 (en) | Apparatus of ion sensitive thin film transistor and method of manufacturing of the same | |
| US20060270067A1 (en) | Defect Detection Method | |
| US6326220B1 (en) | Method for determining near-surface doping concentration | |
| US20240036096A1 (en) | Charge detection sensor and potential measurement system | |
| US7474001B2 (en) | Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing | |
| CN114093786B (zh) | 一种fdsoi器件的接触孔连接位置检测方法 | |
| JP2001185593A (ja) | 半導体デバイスの評価装置およびその方法並びに半導体デバイスの製造方法 | |
| US6388252B1 (en) | Self-detecting type of SPM probe and SPM device | |
| US7633305B2 (en) | Method for evaluating semiconductor wafer and apparatus for evaluating semiconductor wafer | |
| US5138256A (en) | Method and apparatus for determining the thickness of an interfacial polysilicon/silicon oxide film | |
| KR20020040092A (ko) | 반도체 소자의 전기적 결함 검사 장치, 이를 이용한반도체 소자의 전기적 결함 검사 방법 | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| JP2000021945A (ja) | 半導体集積回路のコンタクト抵抗測定方法及び回路 | |
| JP2008002952A (ja) | 走査型プローブ顕微鏡、走査型プローブ顕微鏡用試料及びその形成方法 | |
| EP0100396B1 (en) | Determination of true electrical channel length of surface fet | |
| JP3766261B2 (ja) | 走査型静電容量顕微鏡による測定方法および測定装置 | |
| US6207575B1 (en) | Local interconnect etch characterization using AFM | |
| US8048689B2 (en) | Semiconductor chip with backside conductor structure | |
| KR100731072B1 (ko) | 반도체 소자의 테스트 장치 및 테스트 방법 | |
| US6664797B1 (en) | Method for profiling semiconductor device junctions using a voltage contrast scanning electron microscope | |
| US7250313B2 (en) | Method of detecting un-annealed ion implants | |
| CN117672882A (zh) | 微缺陷测量结构及其测量方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220914 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Patentee after: Guangdong Dawan District integrated circuit and System Application Research Institute Address before: Room 1601-1607, 85 Xiangxue Avenue, Huangpu District, Guangzhou, Guangdong 510000 Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Patentee before: Guangdong Dawan District integrated circuit and System Application Research Institute |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240808 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Country or region after: China Address before: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee before: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Country or region before: China Patentee before: Guangdong Dawan District integrated circuit and System Application Research Institute |