CN103681604B - 带有自对准接触孔的半导体器件及其制备方法 - Google Patents

带有自对准接触孔的半导体器件及其制备方法 Download PDF

Info

Publication number
CN103681604B
CN103681604B CN201210330895.6A CN201210330895A CN103681604B CN 103681604 B CN103681604 B CN 103681604B CN 201210330895 A CN201210330895 A CN 201210330895A CN 103681604 B CN103681604 B CN 103681604B
Authority
CN
China
Prior art keywords
etching barrier
barrier layer
layer
metal gates
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210330895.6A
Other languages
English (en)
Other versions
CN103681604A (zh
Inventor
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210330895.6A priority Critical patent/CN103681604B/zh
Priority to US13/897,836 priority patent/US9082641B2/en
Publication of CN103681604A publication Critical patent/CN103681604A/zh
Application granted granted Critical
Publication of CN103681604B publication Critical patent/CN103681604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请提供了一种带有自对准接触孔的半导体器件及其制备方法。该带有自对准接触孔的半导体器件包括：半导体衬底、至少两条金属栅极、刻蚀阻挡层以及介质层，刻蚀阻挡层形成于金属栅极的表面上，包括第一刻蚀阻挡层和第二刻蚀阻挡层，介质层形成于刻蚀阻挡层上，包括第一介质层和第二介质层。在本申请中通过形成金属栅极上表面低于第一刻蚀阻挡层上表面的结构，使得金属栅极与第一刻蚀阻挡层之间产生高度差。并在由金属栅极上表面和第一刻蚀阻挡层相对金属栅极上表面之间形成的第一凹槽内填充第二刻蚀阻挡层，提高了金属栅极上部的防刻蚀能力。避免在制备自对准接触孔的过程中，暴露金属栅极造成自对准接触孔和金属栅极之间连通短路的现象。

Description

带有自对准接触孔的半导体器件及其制备方法
技术领域
本发明属于半导体领域，尤其涉及一种带有自对准接触孔的半导体器件及其制备方法。
背景技术
随着半导体器件尺寸日益减小，单位面积上集成的器件单元越来越多，器件的密度也逐渐加大，器件的尺寸不断减小，这也加大了制造的难度。面对于半导体器件制作上的问题，研发人员进行了大量改进，例如：
目前，常用的栅极成型工艺为前栅处理工艺，所谓的前栅工艺是指，先沉积栅介质层，在栅介质层上形成栅极，然后进行源漏注入，之后进行退火工艺以激活源漏中的离子，从而形成源区和漏区。前栅工艺的优势在于步骤简单，但劣势在于，进行退火工艺时，栅极不可避免地要承受高温，导致晶体管的阙值电压Vt漂移，影响电学性能。
为了克服这一问题，在22nm及以下技术节点的COMS工艺的栅制作过程中，采用后栅处理工艺代替前栅处理工艺。
所谓的后栅工艺是指，先沉积栅介质层，在栅介质层上形成伪栅（如多晶硅），然后形成源区和漏区，再取出伪栅，形成栅沟槽，再采用合适的金属填充栅沟槽以形成金属栅，这样一来，可以使栅电极避开形成源区和漏区时引入的高温，从而减少晶体管的阙值电压Vt漂移，相对于前栅工艺，有利于改善电学性能。
另外，在90nm及其以下的技术节点，储存单元中栅极之间的间隙变得很小，在上述栅极之间的间隙中制造用以连接源、漏极和上层金属线的接触孔的工艺变得较为困难，为了克服这一困难，业界引入自对准接触孔的制备方法。
目前，一种较为常见的自对准接触孔的制备方法包括以下步骤：在半导体衬底上形成栅极，在栅极的两侧形成侧壁层（spacer），顶部形成保护层，在栅极和衬底之间有氧化层，在衬底中形成有源极和漏极。在半导体衬底和栅极的侧壁层和保护层的外侧形成刻蚀阻挡层，刻蚀阻挡层为氮化硅，在氮化硅上形成绝缘层。在绝缘层上形成包含自对准接触孔的图案的掩膜层，根据该接触孔图形，刻蚀形成底部位于相邻两条金属栅极之间的接触孔。
上述所提出的“后栅工艺”和“自对准接触孔制备工艺”在一定程度上达到了相应的效果，但是当将“后栅工艺”和“自对准接触孔制备工艺”同时应用于制备半导体器件时，会存在以下不足：
对于前栅处理工艺，由于所形成的栅极上带有高选择比的SiN刻蚀阻挡层，在制备自对准接触孔的过程中，因为SiN刻蚀阻挡层与介质层的高选择比，使得SiN刻蚀阻挡层的损失较小，从而保证了栅极和接触孔之间有足够厚度的绝缘层存在。而在后栅处理工艺中，由于后栅工艺所形成“金属栅极”与“刻蚀阻挡层”以及“介质层”的上表面齐平，金属栅极上并不带有硬掩膜（刻蚀阻挡层），在制备自对准接触孔的过程中，当自对准接触孔顶部尺寸较大时候，因为没有刻蚀阻挡层的阻挡作用，很容易导致自对准接触孔和金属栅极之间连通短路。特别是，由于自对准接触孔的光刻过程中对准精度的偏差，进一步地加剧了接触孔和栅极之间短路的风险。
如何将“后栅工艺”和“自对准接触孔制备工艺”结合在一起制作小型化、微型化的半导体器件，业界尚未提出有效手段。
发明内容
为了解决现有技术中的不足，本发明提供了一种带有自对准接触孔的半导体器件及其制备方法，以便于满足半导体器件小型化、微型化的制作需求。
在本发明的一个方面，提供了一种带有自对准接触孔的半导体器件，包括：半导体衬底；至少两条金属栅极，形成在半导体衬底上；刻蚀阻挡层，形成于金属栅极的表面上，包括：第一刻蚀阻挡层，沿金属栅极的两个侧表面向上延伸，且上表面高于金属栅极的上表面；各金属栅极的上表面和位于金属栅极两侧的第一刻蚀阻挡层高于金属栅极上表面的部分的内表面之间形成第一凹槽；第二刻蚀阻挡层，形成于第一凹槽内部，沿金属栅极的上表面延伸，介质层，形成于刻蚀阻挡层上，包括：第一介质层，形成于第一刻蚀阻挡层上，且该第一介质层的上表面与第一刻蚀阻挡层的上表面齐平；第二介质层，连续形成于第一刻蚀阻挡层、第二刻蚀阻挡层、以及第一介质层的上表面上；自对准接触孔，形成于介质层中，且自对准接触孔的底部位于相邻两条金属栅极之间。
进一步地，上述第二刻蚀阻挡层的上表面高于第一刻蚀阻挡层的上表面，且第二刻蚀阻挡层部分向外延伸覆盖第一刻蚀阻挡层和第一介质层的上表面，第二介质层形成于第二刻蚀阻挡层的上表面上。
进一步地，上述第二刻蚀阻挡层采用与第一介质层刻蚀选择比大于6的材料。
进一步地，上述第一刻蚀阻挡层的材料选自SiN、SiCN、SiC或SiON中的任意一种或者几种，第二刻蚀阻挡层的材料选自SiN、SiCN、SiC或SiON中的任意一种或者几种；形成第一介质层为氧化物或低介电常数绝缘材料，第二介质层的材料为氧化物或低介电常数绝缘材料。
进一步地，上述第二刻蚀阻挡层位于金属栅极上方的部分形成沿金属栅极延伸方向延伸的第二凹槽，第二凹槽向下延伸至第一凹槽的内部，且开口端延伸至与第二介质层相接，第二介质层的一部分延伸至第二凹槽的内部充满第二凹槽。
进一步地，上述第二凹槽的槽宽小于金属栅极的宽度的2/3。
进一步地，上述形成第二介质层为旋涂玻璃或可流动化学气相沉积工艺产生的氧化硅。
进一步地，上述各金属栅极的侧表面与各第一刻蚀阻挡层的内表面之间还形成有间隙壁。
在本发明的第二个方面，还提供了一种带有自对准接触孔的半导体器件的制备方法，包括以下步骤：S1、在半导体衬底上形成至少两条伪栅；S2、在每个伪栅的两个相对的侧表面上分别形成两个相对的与伪栅上表面齐平的第一刻蚀阻挡层，并在第一刻蚀阻挡层上形成与伪栅上表面齐平的第一介质层；S3、去除伪栅，在两个相对的第一刻蚀阻挡层之间形成金属栅极，并去除金属栅极的部分顶端，使金属栅极的上表面与金属栅极两侧两个相对设置的第一刻蚀阻挡层高于金属栅极的上表面的部分的内表面之间形成第一凹槽；S4、在第一凹槽中，形成沿金属栅极的上表面延伸的第二刻蚀阻挡层；S5、在第一介质层、第二刻蚀阻挡层、第一刻蚀阻挡层的上表面形成第二介质层；S6、在第二介质层上形成包含自对准接触孔的图案的掩膜层，通过刻蚀形成底部位于相邻两条金属栅极之间的自对准接触孔。
进一步地，上述方法的步骤S4中还包括，在第二刻蚀阻挡层位于金属栅极上方的部分形成沿金属栅极延伸方向延伸的第二凹槽，该第二凹槽向下延伸至第一凹槽的内部；步骤S5中，在形成第二介质层的过程中使第二介质层的一部分填充至第二凹槽的内部。
进一步地，上述方法的步骤S4中进一步包括，在形成第二刻蚀阻挡层时，依据第一凹槽的结构，沿第一凹槽的侧壁直接形成具有第二凹槽结构的第二刻蚀阻挡层，该第二凹槽位于第一凹槽的内部；步骤S5中，在形成第二介质层的过程中使第二介质层的一部分填充至第一凹槽的内部。
进一步地，上述方法的步骤S5中，第二介质层采用旋涂玻璃法或可流动化学气相沉积法制成。
进一步地，上述方法的步骤S2进一步包括：在各伪栅的侧表面形成间隙壁，并在间隙壁的侧表面形成第一刻蚀阻挡层。
进一步地，上述方法的步骤S6中制作自对准接触孔的步骤包括：根据掩膜层中自对准接触孔的图案采用第一含氟气体依次刻蚀去除第二介质层和第二刻蚀阻挡层；采用不同于第一含氟气体的第二含氟气体刻蚀第一介质层，形成与衬底相接的自对准接触孔。
进一步地，上述方法的步骤S6中制作自对准接触孔的步骤包括：根据掩膜层中自对准接触孔的图案采用第二含氟气体刻蚀第二介质层；采用含氟气体不同于第二含氟气体的第一含氟气体去除第二刻蚀阻挡层；采用第二含氟气体刻蚀第一介质层，形成与衬底相接的自对准接触孔。
进一步地，上述方法的步骤S2中在形成第一刻蚀阻挡层的过程中，第一刻蚀阻挡层的一部分形成于衬底上表面未设有伪栅的表面上；步骤S6中在完成刻蚀第一介质层的步骤后，进一步包括采用不同于第一、第二含氟气体的第三含氟气体刻蚀衬底上表面上的第一刻蚀阻挡层的步骤。
在本发明的第三个方面，还提供了一种带有自对准接触孔的半导体器件的制备方法，包括以下步骤：S1、在半导体衬底上形成至少两条伪栅；S2、在每个伪栅的两个相对的侧表面上分别形成两个相对的与伪栅上表面齐平的第一刻蚀阻挡层，并在第一刻蚀阻挡层上形成与伪栅上表面齐平的第一介质层；S3、去除伪栅，在两个相对的第一刻蚀阻挡层之间形成金属栅极，并去除金属栅极的部分顶端，使金属栅极的上表面与金属栅极两侧两个相对设置的第一刻蚀阻挡层高于金属栅极的上表面的部分的内表面之间形成第一凹槽；S4、在第一刻蚀阻挡层、第一介质层的上表面上以及第一凹槽中形成连续延伸的第二刻蚀阻挡层；S5、在第二刻蚀阻挡层的上表面上形成第二介质层；S6、在第二介质层上形成包含自对准接触孔的图案的掩膜层，通过刻蚀形成底部位于相邻两条金属栅极之间的自对准接触孔。
进一步地，上述方法的步骤S4中还包括，在第二刻蚀阻挡层位于金属栅极上方的部分形成沿金属栅极延伸方向延伸的第二凹槽，该第二凹槽向下延伸至第一凹槽的内部；步骤S5中，在形成第二介质层的过程中使第二介质层的一部分填充至第二凹槽的内部。
进一步地，上述方法的步骤S4中进一步包括，在形成第二刻蚀阻挡层时，依据第一凹槽的结构，沿第一凹槽的侧壁直接形成具有第二凹槽结构的第二刻蚀阻挡层，该第二凹槽位于第一凹槽的内部；步骤S5中，在形成第二介质层的过程中使第二介质层的一部分填充至第一凹槽的内部。
进一步地，上述方法的步骤S5中，第二介质层采用旋涂玻璃法或可流动化学气相沉积法制成。
进一步地，上述方法的步骤S2进一步包括：在各伪栅的侧表面形成间隙壁，并在间隙壁的侧表面形成第一刻蚀阻挡层。
进一步地，上述方法的步骤S6中制作自对准接触孔的步骤包括：根据掩膜层中自对准接触孔的图案采用第一含氟气体依次刻蚀去除第二介质层和第二刻蚀阻挡层；采用不同于第一含氟气体的第二含氟气体刻蚀第一介质层，形成与衬底相接的自对准接触孔。
进一步地，上述方法的步骤S6中制作自对准接触孔的步骤包括：根据掩膜层中自对准接触孔的图案采用第二含氟气体刻蚀第二介质层；采用含氟气体不同于第二含氟气体的第一含氟气体去除第二刻蚀阻挡层；采用第二含氟气体刻蚀第一介质层，形成与衬底相接的自对准接触孔。
进一步地，上述方法的步骤S2中在形成第一刻蚀阻挡层的过程中，第一刻蚀阻挡层的一部分形成于衬底上表面未设有伪栅的表面上；步骤S6中在完成刻蚀第一介质层的步骤后，进一步包括采用不同于第一、第二含氟气体的第三含氟气体刻蚀衬底上表面上的第一刻蚀阻挡层的步骤。本申请带有自对准接触孔的半导体器件通过在制备过程中，形成金属栅极上表面低于第一刻蚀阻挡层上表面的结构，使得金属栅极与第一刻蚀阻挡层之间产生高度差。并在由金属栅极上表面和第一刻蚀阻挡层相对金属栅极上表面之间形成的第一凹槽内填充第二刻蚀阻挡层，以提高金属栅极上部的防刻蚀能力。避免了在制备自对准接触孔的过程中，暴露金属栅极，进而造成自对准接触孔和金属栅极之间连通短路的现象。利用这种结构的改进将“后栅工艺”和“自对准接触孔制备工艺”有效地结合在一起，进行实现半导体器件小型化、微型化的制作需求。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
附图构成本说明书的一部分、用于进一步理解本发明，附图示出了本发明的优选实施例，并与说明书一起用来说明本发明的原理。图中：
图1示出了根据本申请带有自对准接触孔的半导体器件的结构示意图；
图2示出了根据本申请带有自对准接触孔的半导体器件制备方法的流程示意图；以及
图3a至3f示出了本申请带有自对准接触孔的半导体器件的制备方法中各步骤中基体的剖面结构示意图。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本发明提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方位），并且对这里所使用的空间相对描述符作出相应解释。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
在本发明中术语“刻蚀选择比”是指对于不同材质的刻蚀速度比。术语“低介电常数材料”是指介电常数小于3的材料。术语“高介电常数材料”是指介电常数大于8的材料。
在本申请的一种实施方式中，参见图1，提供了一种带有自对准接触孔的半导体器件，包括：半导体衬底1、至少两条金属栅极3、刻蚀阻挡层5以及介质层7。金属栅极3形成在半导体衬底1上。刻蚀阻挡层5形成于金属栅极3的表面上，包括第一刻蚀阻挡层51和第二刻蚀阻挡层53。第一刻蚀阻挡层51沿金属栅极3的两个侧表面向上延伸，且上表面高于金属栅极3的上表面；各金属栅极3的上表面和位于金属栅极3两侧的第一刻蚀阻挡层51高于金属栅极3上表面的部分的内表面之间形成第一凹槽。第二刻蚀阻挡层53形成于第一凹槽内部，并沿金属栅极3的上表面延伸。介质层7形成于刻蚀阻挡层5上，包括第一介质层71和第二介质层73。第一介质层71形成于第一刻蚀阻挡层51上，且该第一介质层71的上表面与第一刻蚀阻挡层51的上表面齐平。第二介质层73连续形成于第一刻蚀阻挡层51、第二刻蚀阻挡层53、以及第一介质层71的上表面上。自对准接触孔形成于介质层7中，且自对准接触孔的底部位于相邻两条金属栅极3之间。
本申请带有自对准接触孔的半导体器件通过在制备过程中，形成金属栅极上表面低于第一刻蚀阻挡层上表面的结构，使得金属栅极与第一刻蚀阻挡层之间产生高度差。并在由金属栅极上表面和第一刻蚀阻挡层相对金属栅极上表面之间形成的第一凹槽内填充第二刻蚀阻挡层，提高金属栅极上部的防刻蚀能力。避免在制备自对准接触孔的过程中，暴露金属栅极，进而造成自对准接触孔和金属栅极之间连通短路的现象。利用这种结构的改进将“后栅工艺”和“自对准接触孔制备工艺”有效地结合在一起，进行满足半导体器件小型化、微型化的制作需求。
在本申请中第一刻蚀阻挡层51和第二刻蚀阻挡层53是根据后栅处理的顺序命名，在实际应用中第一刻蚀阻挡层51和第二刻蚀阻挡层53可以采用相同的材料，也可以采用不同的材料。当第一刻蚀阻挡层51和第二刻蚀阻挡层53采用相同材料时，可视为第一刻蚀阻挡层51和第二刻蚀阻挡层53合为一体，统称刻蚀阻挡层5。当第一刻蚀阻挡层51和第二刻蚀阻挡层53采用不同的材料时，优选选择与介质层7，尤其是第一介质层71的选择刻蚀比高于6的材料作为第二刻蚀阻挡层。例如，当第一介质层71的材料为SiO2时，选择与SiO2材料选择刻蚀比大于6的材料形成第二刻蚀阻挡层。此时，通过增强第二刻蚀阻挡层53的材料性能更好地保护了栅极，同时通过部分选用高选择刻蚀比材料降低了成本。
优选地，在本申请中上述第一刻蚀阻挡层51的材料选自SiN、SiCN、SiC或SiON中的任意一种或者几种；第二刻蚀阻挡层53的材料包括选自SiN、SiCN、SiC或SiON中的任意一种或者几种；其中第二刻蚀阻挡层53优选采用与第一介质层71之间的选择刻蚀比大于6的材料。
在本申请中第一介质层71和第二介质层73也是根据后栅处理的顺序命名，在实际应用中第一介质层71和第二介质层73可以采用相同的材料，也可以采用不同的材料。当第一介质层71和第二介质层73采用相同材料时，可视为第一介质层71和第二介质层73合为一体，统称介质层7。
优选地，上述第一介质层71的材料包括但不限于氧化物或低介电常数绝缘材料；第二介质层73的材料包括但不限于为氧化物或低介电常数绝缘材料；其可以应用现有技术中常规工艺形成，例如、化学气相沉积、旋涂法或原子层沉积等。
优选地，在上述带有自对准接触孔的半导体器件中，第二刻蚀阻挡层53的上表面高于第一刻蚀阻挡层51的上表面，且第二刻蚀阻挡层53部分向外延伸覆盖第一刻蚀阻挡层51和第一介质层71的上表面。第二介质层73形成于第二刻蚀阻挡层53的上表面上。
在这种结构中，第二刻蚀阻挡层53在金属栅极3、第一刻蚀阻挡层51、和第一介质层71的上表面连续延伸，为整个半导体器件的表面起到保护作用。其中该第二刻蚀阻挡层53位于金属栅极3上部的部分的厚度大于其他部分的厚度，在自对准接触孔制作过程中起到刻蚀阻挡作用，更好地为金属栅极3提供保护。在实际应用中，采用上述结构虽然能够将“后栅工艺”和“自对准接触孔制备工艺”有效地结合在一起，并有效解决刻蚀气体损伤栅极结构的问题，然而，由于目前在采用类似于SiN材料形成刻蚀阻挡层，由于纯SiN气体的填充能力问题，使其在沉积形成厚度较大的刻蚀阻挡层的过程中很容易产生空洞。而这种空洞的形成，使得后续平坦化处理（CMP）工艺的掩膜剂很容易渗透其中。而一旦掩膜剂渗透到空洞中又为后续的质量监控工作带来不便。
在后续的质量监控工作中通常采用电镜测试图监测所制备半导体器件各层结构的质量问题。当对上述结构进行电镜测试时，在形成空洞的相应位置上会形成异象，这种异象与半导体器件中其他结构层质量不合格时缺陷部的图像相似，不易分辨。这就造成质量监控过程中的误判，为半导体器件制作完成后的质量监控工作造成了极度不便。为了解决这一难题，在本申请中进一步优化了半导体器件的结构。
在本申请的一种优选实施方式中，上述带有自对准接触孔的半导体器件中，第二刻蚀阻挡层53位于金属栅极3上方的部分形成沿金属栅极延伸方向延伸的第二凹槽，第二凹槽向下延伸至第一凹槽的内部，且开口端延伸至与第二介质层73相接，第二介质层73的一部分延伸至第二凹槽的内部充满第二凹槽。
上述结构是基于在金属栅极3上部设置第二刻蚀阻挡层以抵挡刻蚀气体的损伤的金属栅极结构所提出的，通过在位于金属栅极上表面上的第二刻蚀阻挡层中形成凹槽结构，并使得第二介质层73的一部分延伸至第二凹槽的内部充满第二凹槽，在避免自对准接触孔制作过程中含氟气体损伤金属栅极的情况下，减少空洞的产生率，进而减少半导体器件的后期质量监控过程中的误判。
优选地，形成第二介质层73的材料包括但不限于旋涂玻璃（SOG）或可流动化学气相沉积法产生的氧化硅。采用这种介质材料时，其能够更紧凑的充满在第二凹槽中。进而更好地实现减少空洞的产生率，减少半导体器件的后期质量监控过程中的误判的目的。
优选地，在上述带有自对准接触孔的半导体器件的结构中第二凹槽的槽宽小于金属栅极3的宽度2/3。在本申请中宽度是指垂直于金属栅极3延伸方向一侧的长度。在半导体器件制备过程中，空洞较易形成于具有一定厚度的刻蚀阻挡层的中心部位，在本申请所提供的结构中对其实际槽宽并没有特定要求，只要沿金属栅极3的延伸方向，在第二刻蚀阻挡层53位于金属栅极3之上的部分的中心位置形成槽宽小于金属栅极3的宽度的槽形结构即可。在实际操作中，优选将第二凹槽的槽宽小于金属栅极3的宽度2/3，这是因为如果第二凹槽的槽宽制作的太宽会影响金属栅极上第二刻蚀阻挡层的宽度，不利于在制作自对准接触孔时，为金属栅极提供的保护。
优选地，在上述带有自对准接触孔的半导体器件中，各金属栅极3的侧表面与各第一刻蚀阻挡层51的内表面还形成间隙壁。根据实际情况该间隙壁可以设置为多层，例如1-10层不等。优选地，上述间隙壁包括但不限于为氧化物或低介电常数绝缘材料或SiN。
优选地，在上述带有自对准接触孔的半导体器件中自对准接触孔远离衬底1一侧的面积大于靠近衬底1一侧的面积。这种结构有利于减小半导体器件的接触电阻，提高半导体器件性能。
同时，在本申请的一种实施方式中，还提供了一种带有自对准接触孔的半导体器件的制备方法，如图2中流程图所示，该方法包括以下步骤：S1、在半导体衬底1上形成至少两条伪栅3ˊ。S2、在每个伪栅3ˊ的两个相对的侧表面上分别形成两个相对的与伪栅3ˊ上表面齐平的第一刻蚀阻挡层51，并在第一刻蚀阻挡层51上形成与伪栅3ˊ上表面齐平的第一介质层71。S3、去除伪栅3ˊ，在两个相对的第一刻蚀阻挡层51之间形成金属栅极3，并去除金属栅极3的部分顶端，使金属栅极3的上表面与金属栅极3两侧两个相对设置的第一刻蚀阻挡层51高于金属栅极3的上表面的部分的内表面之间形成第一凹槽。S4、在第一凹槽中，形成沿金属栅极3的上表面延伸的第二刻蚀阻挡层53。S5、在第一介质层71、第二刻蚀阻挡层53、第一刻蚀阻挡层51的上表面形成第二介质层73。S6、在第二介质层73上形成包含自对准接触孔的图案的掩膜层，通过刻蚀形成底部位于相邻两条金属栅极3之间的自对准接触孔。
本申请带有自对准接触孔的半导体器件在制备过程中，通过在形成金属栅极后去除部分金属栅极的顶端，使其形成上表面低于第一刻蚀阻挡层上表面的结构，进而使得金属栅极与第一刻蚀阻挡层之间产生高度差。并在由金属栅极上表面和第一刻蚀阻挡层相对金属栅极上表面之间形成的第一凹槽内填充第二刻蚀阻挡层，提高金属栅极上部的防刻蚀能力。避免在制备自对准接触孔的过程中，暴露金属栅极，进而造成自对准接触孔和金属栅极之间连通短路的现象。利用这种结构的改进将“后栅工艺”和“自对准接触孔制备工艺”有效地结合在一起，进而满足半导体器件小型化、微型化的制作需求。
在本申请的一种实施方式中，同样提供了一种带有自对准接触孔的半导体器件的制备方法，该方法包括以下步骤：S1、在半导体衬底1上形成至少两条伪栅3ˊ。S2、在每个伪栅3ˊ的两个相对的侧表面上分别形成两个相对的与伪栅3ˊ上表面齐平的第一刻蚀阻挡层51，并在第一刻蚀阻挡层51上形成与伪栅3ˊ上表面齐平的第一介质层71。S3、去除伪栅3ˊ，在两个相对的第一刻蚀阻挡层51之间形成金属栅极3，并去除金属栅极3的部分顶端，使金属栅极3的上表面与金属栅极3两侧两个相对设置的第一刻蚀阻挡层51高于金属栅极3的上表面的部分的内表面之间形成第一凹槽。S4、在第一刻蚀阻挡层51、第一介质层71的上表面上以及第一凹槽中形成连续延伸的第二刻蚀阻挡层。S5、在所述第二刻蚀阻挡层的上表面上形成第二介质层。S6、在第二介质层73上形成包含自对准接触孔的图案的掩膜层，通过刻蚀形成底部位于相邻两条金属栅极3之间的自对准接触孔。
在这种实施方式中，一方面利用利用金属栅极上表面与第一刻蚀阻挡层之间产生高度差形成的第一凹槽，通过在第一凹槽内填充第二刻蚀阻挡层，提高金属栅极上部的防刻蚀能力。为了便于减少空洞产生，进而避免后续质量监测过程中的误判。另一方面增加第二刻蚀阻挡层的面积，使其连续延伸地覆盖在第一刻蚀阻挡层51、第一介质层71的上表面上以及第一凹槽中。这种整体覆盖的结构能够起到保护整个半导体器件的作用。优化了半导体器件的结构，简化了制备流程。
优选地，在上述带有自对准接触孔的半导体器件的两种制备方法中，步骤S4中还进一步包括，在第二刻蚀阻挡层53位于金属栅极3上方的部分形成沿金属栅极3延伸方向延伸的第二凹槽，该第二凹槽向下延伸至第一凹槽的内部。于此同时，步骤S5进一步优化为在形成第二介质层73的过程中使第二介质层的一部分填充至第一凹槽的内部。
在上述方法中，第二凹槽的形成可以是在形成第二刻蚀阻挡层53后，根据需要在第二刻蚀阻挡层53中刻蚀形成第二凹槽。优选地，第二刻蚀阻挡层53形成过程中直接依据所第一凹槽的结构，沿其侧壁直接形成具有第二凹槽结构的第二刻蚀阻挡层53。在这种实施方式中，无需分步骤进行操作，更无需对欲形成第二凹槽的位置进行定位，大幅度地简化了操作步骤，节约了流程成本。
在上述带有自对准接触孔的半导体器件的制备方法中，第二介质层73由采用旋涂玻璃法或可流动化学气相沉积法制成。经旋涂玻璃法或可流动化学气相沉积法所形成的第二介质层的填充性能相对更好，能够更好地减少空洞的产生。
在上述带有自对准接触孔的半导体器件的制备方法中，还可以进一步包括形成间隙壁的步骤，此时，上述步骤S2进一步包括各伪栅3ˊ的侧表面形成间隙壁，并在间隙壁的侧表面形成第一刻蚀阻挡层51。形成该间隙壁的材料包括但不限于氧化物或低介电常数绝缘材料或SiN。间隙壁的制备工艺与现有技术中制备工艺相同，本领域技术人员根据本申请的说明，能够合理的制作，在此不再赘述。
在上述带有自对准接触孔的半导体器件的制备方法中，步骤S6中自对准接触孔是通过采用含氟气体进行刻蚀形成。优选地，在实际操作中可以根据需要采用不同的含氟气体刻蚀半导体结构中的各层材料以形成预定结构。以下将具体说明两种效果较好的实施方式。
在第一实施方式中步骤S6中包括：根据掩膜层中自对准接触孔的图案采用第一含氟气体依次刻蚀去除第二介质层73和第二刻蚀阻挡层53；采用不同于第一含氟气体的第二含氟气体刻蚀第一介质层71，形成与衬底相接的自对准接触孔。其中第一含氟气体包括但不限于气体CF或CHF。第二含氟气体包括但不限于气体C4F8、C5F8或C4F6。通过上述方式所形成的自对准接触孔可以根据需要调节自对准接触孔位于各层中的形状，例如，自对准接触孔位于第二介质层73和第二刻蚀阻挡层53中的部分可以呈现由外向内横截面积减缩的锥形结构，位于第二介质层73中的部分可以呈现横截面积相等的柱形结构。
在第二中实施方式中步骤S6中包括：根据掩膜层中自对准接触孔的图案采用第二含氟气体刻蚀第二介质层73；采用不同于第二含氟气体的第一含氟气体去除第二刻蚀阻挡层53；S63、采用第二含氟气体刻蚀第一介质层71，形成与衬底相接的自对准接触孔。其中第一含氟气体包括但不限于气体CF或CHF。第二含氟气体包括但不限于气体C4F8、C5F8或C4F6。
通过上述方式所形成的自对准接触孔可以根据需要调节自对准接触孔位于各层中的形状，例如，自对准接触孔位于第二介质层73中的部分形成横截面积相等的第一柱形结构，位于第二刻蚀阻挡层53中的部分形成由外向内横截面积减缩的锥形结构，位于第二介质层73中的部分可以呈现横截面积相等的第二柱形结构。第一柱形结构的横截面积大于第二柱形结构的横截面积。
在上述带有自对准接触孔的半导体器件的制备方法中，在步骤S2中，在形成第一刻蚀阻挡层51的过程中，第一刻蚀阻挡层的一部分形成于衬底1上表面未设有伪栅3ˊ的表面上。此时，进一步优化地，在步骤S6中在完成刻蚀第一介质层71的步骤后，进一步包括采用不同于第一、第二含氟气体的第三含氟气体刻蚀衬底1上表面上的第一刻蚀阻挡层51的步骤。此时，所形成的自对准接触孔位于第一刻蚀阻挡层51中部分与位于第一介质层71中的部分结构相同。其中第三含氟气体包括但不限于CHF3,CH2F2或CH3F。
实施例1
以下将结合图3a至图3d详细说明根据本申请带有自对准接触孔的半导体器件的制备方法的一种实施方式的具体操作步骤。图3a至图3d示出了根据本申请半导体器件制备方法第一中实施方式中各步骤中基体的剖面结构示意图。
S1、如图3a所示，在半导体衬底1上形成至少两条伪栅3ˊ。其中，衬底1可以为单晶硅或多晶硅衬底，还可以为绝缘体上硅，该衬底1中形成有源极和漏极（图中未示出）。所形成伪栅3ˊ为包括多晶硅材料的栅极。在实际操作中，形成伪栅3ˊ之前可以在衬底1上欲形成伪栅3ˊ的位置上采用热氧化工艺形成伪栅介质层，该伪栅介质层可以为氧化材料层。该伪栅介质层在刻蚀伪栅的过程中能够保护衬底，起到刻蚀阻挡的作用。
S2、如图3b所示，在每个伪栅3ˊ的两个相对的侧表面上分别形成两个相对的第一刻蚀阻挡层51，并在第一刻蚀阻挡层51上形成上表面与第一刻蚀阻挡层51上表面齐平的第一介质层71。其中，在各伪栅3ˊ的侧表面上形成第一刻蚀阻挡层51，其厚度为50至该第一刻蚀阻挡层51的材料包括但不限于SiN、SiCN、SiC或SiON。其形成方式为化学气相沉积或原子层沉积法。第一介质层71的材料包括但不限于氧化物或低介电常数绝缘材料。例如：磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氟硅玻璃、黑钻石、旋涂玻璃中的一种或其组合。其形成方法可以是化学气相沉积、或原子层沉积或旋涂法。沉积第一介质层71后通过化学机械研磨以使得表面平坦化。
S3、如图3c所示，去除伪栅3ˊ，在两个相对的第一刻蚀阻挡层51之间形成金属栅极3。该过程可以通过采用湿法刻蚀工艺、干法刻蚀工艺或两者结合，去除多晶硅材质的伪栅3ˊ，此时原伪栅3ˊ的相应位置便形成了沟槽。在所形成的沟槽中填充高介电常数材料和金属，形成金属栅极。在上述过程中去除伪栅3ˊ的步骤中，如果伪栅3ˊ与衬底1之间存在伪栅介质层，则在去除伪栅3ˊ的步骤的过程中，同时去除该伪栅介质层，然后形成金属栅极。
在实际操作中，上述过程中形成金属栅极的过程中，可以采用如下操作步骤：
首先，在沟槽内表面以及第一刻蚀阻挡层51和第一介质层71的上表面上形成栅介质层31，该栅介质层31位于沟槽内部的部分依然具有沟槽结构。形成该栅介质层31的工艺步骤包括：采用热氧化法或化学氧化法在沟槽底部的硅衬底上形成的二氧化硅界面层（interfacial layer），然后采用物理气相沉积法或化学气相沉积法在二氧化硅界面层上、沟槽侧表面、第一刻蚀阻挡层51的上表面，以及第一介质层71的上表面上形成的高介电常数材料层，该二氧化硅界面层和高介电常数材料层总称栅介质层。其中，形成高介电常数材料层的材料的高介电常数材料选自HfO2、HfSiO或HfSiNO。通常来说，栅介质层31之上还可以形成有一层金属覆盖层以保护栅介质层。该金属覆盖层可以为TiN或TaN。
其次，在栅介质层31的表面上形成金属层，该金属层一部分填充在由栅介质层所形成的沟槽结构中，另一部分覆盖在位于第一刻蚀阻挡层51和第一介质层71之上的栅介质层表面上。形成金属层的工艺步骤包括：采用物理气相沉积或化学气相沉积等工艺在高介电常数材料的表面上形成金属层。该金属层通常为复合金属层，其材料根据需要至少包括TiN，TaN，TiAl,TiAlN，TiAlCO，Ti,Ta,Al,W中的一层或多层。
最后，采用化学机械研磨的方式减薄上述金属层和栅介质层31，至露出层间第一介质层71上表面为止，此时所形成的与第一介质层71上表面齐平的金属层即为金属栅极3。
如图3d所示，去除金属栅极3的部分顶端，使金属栅极3的上表面与第一刻蚀阻挡层51高于金属栅极3上表面部分的内表面之间形成第一凹槽。其中去除金属栅极3的部分顶端的步骤可以通过采用湿法蚀刻去除金属层的方式，使得金属层相对于第一刻蚀阻挡层51内陷，形成第一凹槽结构。该湿法蚀刻可采用包含酸（如盐酸）和氧化剂（如双氧水）的混合液。
S4、采用与第一介质层71具有高选择刻蚀比的材料，在第一凹槽的内表面形成第二刻蚀阻挡层53。在该步骤中形成第二刻蚀阻挡层53的材料为与第一介质层71的选择刻蚀比大于6的材料，例如：SiN、SiCN、SiC或SiON等。在该实施例中第二刻蚀阻挡层53的材料为与第一介质层71的选择刻蚀比为10的SiN材料。该第二刻蚀阻挡层53的形成方式采用化学气相沉积方法或原子层沉积方法。
S5、在第一介质层71、第一刻蚀阻挡层51以及第二刻蚀阻挡层53的上表面形成第二介质层73。形成第二介质层73的材料包括但不限于氧化物或低介电常数绝缘材料。该第二介质层73的形成方法可以是化学气相沉积、或原子层沉积。沉积第二介质层73后通过化学机械研磨以使得表面平坦化。
S6、在介质层7中形成底部位于相邻两条金属栅极3之间的自对准接触孔的步骤包括：在第二介质层73上涂覆包含有自对准接触孔图案的掩膜层（也可称为光刻胶），根据掩膜层中自对准接触孔的图案采用气体CF4或CHF3依次刻蚀去除第二介质层73和第二刻蚀阻挡层53；采用气体C4F8、C5F8或C4F6刻蚀第一介质层71，形成与衬底相接的自对准接触孔。
在此需要说明的是，如果在步骤S2中所形成的第一刻蚀阻挡层51在沿伪栅侧表面延伸的同时沿衬底1未形成伪栅的表面上延伸，那么，在形成自对准接触孔的步骤中进一步包括：在完成刻蚀第一介质层71的步骤后采用气体CHF3,CH2F2或CH3F刻蚀衬底1上表面上的第一刻蚀阻挡层51的步骤。
实施例2
带有自对准接触孔的半导体器件的制备方法包括以下步骤：
步骤S1至S3与实施例1相同。
步骤S4、采用与第一介质层71高选择刻蚀比为8的SiN材料，在金属栅极3、第一刻蚀阻挡层51、第一介质层71的上表面形成连续延伸的第二刻蚀阻挡层53。该第二刻蚀阻挡层53的形成方式采用化学气相沉积方法。
步骤S5、在第二刻蚀阻挡层53的上表面形成第二介质层73。所形成第二介质层73的材料采用低介电常数绝缘材料。该第二介质层73的形成方法采用化学气相沉积方法。沉积第二介质层73后可进一步通过化学机械研磨方法以使得表面平坦化。
步骤S6、在介质层7中形成底部位于相邻两条金属栅极3之间的自对准接触孔的步骤包括：在第二介质层73上涂覆包含有自对准接触孔图案的掩膜层（也可称为光刻胶），根据掩膜层中自对准接触孔的图案采用气体C4F8、C5F8或C4F6刻蚀第二介质层73；采用气体CF4或CHF3去除第二刻蚀阻挡层53；采用气体C4F8、C5F8或C4F6刻蚀第一介质层71，形成与衬底相接的自对准接触孔。
在此需要说明的是，如果在步骤S2中所形成的第一刻蚀阻挡层51在沿伪栅侧表面延伸的同时沿衬底1未形成伪栅的表面上延伸，那么，在形成自对准接触孔的步骤中进一步包括：在完成刻蚀第一介质层71的步骤后采用气体CHF3,CH2F2或CH3F刻蚀衬底1上表面上的第一刻蚀阻挡层51的步骤。
实施例3
以下将结合图3a至图3f详细说明根据本申请带有自对准接触孔的半导体器件的制备方法的第三种实施方式的具体操作步骤。图3a至图3f示出了根据本申请半导体器件制备方法中第三中实施方式各步骤中基体的剖面结构示意图。
步骤S1至S3以及S6与实施例1相同。
步骤S4、如图3e所示，采用与第一介质层71高选择刻蚀比为6的SiCN材料，在金属栅极3、第一刻蚀阻挡层51、第一介质层71的上表面形成连续延伸的第二刻蚀阻挡层53。其中，位于金属栅极3上方的部分依据第一凹槽的结构直接形成具有第二凹槽结构的第二刻蚀阻挡层53。该第二刻蚀阻挡层53的形成方式采用化学气相沉积法。
S5、如图3f所示，采用旋涂玻璃（SOG）作为第二介质层的材料，在第二刻蚀阻挡层53的上表面采用旋涂玻璃法形成第二介质层73。其中，该第二介质层73的一部分充满在第二凹槽中。该第二介质层73的形成方法采用化学气相沉积。沉积第二介质层73后通过化学机械研磨以使得表面平坦化。
通过上述实施例1中所提供的制备方法制备的带有自对准接触孔的半导体器件，通过去除金属栅极的部分顶端，使得金属栅极与第一侧壁层产生高度差，避免了自对准接触孔制备过程中刻蚀气体损伤金属栅极的情况，将“后栅工艺”和“自对准接触孔制备工艺”有效地结合在一起，进行满足半导体器件小型化、微型化的制作需求。
通过上述实施例2中所提供的制备方法制备的带有自对准接触孔的半导体器件，在实现上述效果的同时，所制备的半导体器件结构通过形成整体覆盖的第二刻蚀阻挡层，更好地为半导体器件提供了保护。
通过上述实施例3中所提供的制备方法制备的带有自对准接触孔的半导体器件，在实现上述效果的同时，通过在位于金属栅极上部的第二刻蚀阻挡层中形成第二凹槽，并在其中填充具有高填充性能的材料，避免了空洞的产生，减少了后续质量监控过程中的误判。
本申请所提供的上述带有自对准接触孔的半导体器件的制备方法中通过在位于金属栅极上表面上的刻蚀阻挡层形成凹槽结构，在其中填满第二介质层材料，减少空洞的产生率，进而减少了半导体器件的后期质量监控过程的误判。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (23)

1.一种带有自对准接触孔的半导体器件，其特征在于，包括：
半导体衬底(1)；
至少两条金属栅极(3)，形成在所述半导体衬底(1)上；
刻蚀阻挡层(5)，形成于所述金属栅极(3)的表面上，包括：
第一刻蚀阻挡层(51)，沿所述金属栅极(3)的两个侧表面向上延伸，且上表面高于所述金属栅极(3)的上表面；各所述金属栅极(3)的上表面和位于所述金属栅极(3)两侧的第一刻蚀阻挡层(51)高于所述金属栅极(3)上表面的部分的内表面之间形成第一凹槽；
第二刻蚀阻挡层(53)，形成于所述第一凹槽内部，沿所述金属栅极(3)的上表面延伸，
介质层(7)，形成于所述刻蚀阻挡层(5)上，包括：
第一介质层(71)，形成于所述第一刻蚀阻挡层(51)上，且该第一介质层(71)的上表面与所述第一刻蚀阻挡层(51)的上表面齐平；
第二介质层(73)，连续形成于所述第一刻蚀阻挡层(51)、所述第二刻蚀阻挡层(53)、以及所述第一介质层(71)的上表面上；
自对准接触孔，形成于所述介质层(7)中，且所述自对准接触孔的底部位于相邻两条所述金属栅极(3)之间；
所述第二刻蚀阻挡层(53)的上表面高于所述第一刻蚀阻挡层(51)的上表面，且所述第二刻蚀阻挡层(53)部分向外延伸覆盖所述第一刻蚀阻挡层(51)和所述第一介质层(71)的上表面，所述第二介质层(73)形成于所述第二刻蚀阻挡层(53)的上表面上。
2.根据权利要求1所述的半导体器件，其特征在于，所述第二刻蚀阻挡层(53)采用与第一介质层(71)之间的刻蚀选择比大于6的材料。
3.根据权利要求1所述的半导体器件，其特征在于，
所述第一刻蚀阻挡层(51)的材料选自SiN、SiCN、SiC或SiON中的任意一种或者几种，所述第二刻蚀阻挡层(53)的材料选自SiN、SiCN、SiC或SiON中的任意一种或者几种；
所述第一介质层(71)的材料为氧化物或低介电常数绝缘材料，所述第二介质层(73)的材料为氧化物或低介电常数绝缘材料。
4.根据权利要求1至3中任一项所述的半导体器件，其特征在于，所述第二刻蚀阻挡层(53)位于所述金属栅极(3)上方的部分形成沿所述金属栅极(3)延伸方向延伸的第二凹槽，所述第二凹槽向下延伸至所述第一凹槽的内部，且开口端延伸至与所述第二介质层(73)相接，所述第二介质层(73)的一部分延伸至所述第二凹槽的内部充满所述第二凹槽。
5.根据权利要求4所述的半导体器件，其特征在于，所述第二凹槽的槽宽小于所述金属栅极(3)的宽度的2/3。
6.根据权利要求4所述的半导体器件，其特征在于，形成所述第二介质层(73)为旋涂玻璃或可流动化学气相沉积工艺产生的氧化硅。
7.根据权利要求1所述的半导体器件，其特征在于，各所述金属栅极(3)的侧表面与各所述第一刻蚀阻挡层(51)的内表面之间还形成有间隙壁。
8.一种带有自对准接触孔的半导体器件的制备方法，其特征在于，包括以下步骤：
S1、在所述半导体衬底(1)上形成至少两条伪栅(3ˊ)；
S2、在每个所述伪栅(3ˊ)的两个相对的侧表面上分别形成两个相对的与所述伪栅(3ˊ)上表面齐平的第一刻蚀阻挡层(51)，并在所述第一刻蚀阻挡层(51)上形成与所述伪栅(3ˊ)上表面齐平的第一介质层(71)；
S3、去除伪栅(3ˊ)，在所述两个相对的第一刻蚀阻挡层(51)之间形成金属栅极(3)，并去除所述金属栅极(3)的部分顶端，使所述金属栅极(3)的上表面与所述金属栅极(3)两侧两个相对设置的所述第一刻蚀阻挡层(51)高于所述金属栅极(3)的上表面的部分的内表面之间形成第一凹槽；
S4、在所述第一凹槽中，形成沿所述金属栅极(3)的上表面延伸的第二刻蚀阻挡层(53)；
S5、在所述第一介质层(71)、第二刻蚀阻挡层(53)、第一刻蚀阻挡层(51)的上表面形成第二介质层(73)；
S6、在所述第二介质层(73)上形成包含所述自对准接触孔的图案的掩膜层，通过刻蚀形成底部位于相邻两条所述金属栅极(3)之间的自对准接触孔。
9.根据权利要求8所述的方法，其特征在于，
所述步骤S4中还包括，在所述第二刻蚀阻挡层(53)位于所述金属栅极(3)上方的部分形成沿所述金属栅极(3)延伸方向延伸的第二凹槽，该第二凹槽向下延伸至所述第一凹槽的内部；
所述步骤S5中，在形成所述第二介质层(73)的过程中使所述第二介质层(73)的一部分填充至所述第二凹槽的内部。
10.根据权利要求8所述的方法，其特征在于，
所述步骤S4进一步包括，在形成所述第二刻蚀阻挡层(53)时，依据所述第一凹槽的结构，沿所述第一凹槽的侧壁直接形成具有第二凹槽结构的所述第二刻蚀阻挡层，该第二凹槽位于所述第一凹槽的内部；
所述步骤S5中，在形成所述第二介质层(73)的过程中使所述第二介质层(73)的一部分填充至所述第二凹槽的内部。
11.根据权利要求9或10所述的方法，其特征在于，所述步骤S5中，所述第二介质层(73)采用旋涂玻璃法或可流动化学气相沉积法制成。
12.根据权利要求8所述的方法，其特征在于，所述步骤S2进一步包括：
在各所述伪栅(3ˊ)的侧表面形成间隙壁，并在间隙壁的侧表面形成所述第一刻蚀阻挡层(51)。
13.根据权利要求8所述的方法，其特征在于，所述步骤S6中制作自对准接触孔的步骤包括：
根据掩膜层中自对准接触孔的图案采用第一含氟气体依次刻蚀去除第二介质层(73)和第二刻蚀阻挡层(53)；
采用不同于第一含氟气体的第二含氟气体刻蚀第一介质层(71)，形成与衬底相接的所述自对准接触孔。
14.根据权利要求8所述的方法，其特征在于，所述步骤S6中制作自对准接触孔的步骤包括：
根据掩膜层中自对准接触孔的图案采用第二含氟气体刻蚀第二介质层(73)；
采用不同于第二含氟气体的第一含氟气体第二刻蚀阻挡层(53)；
采用所述第二含氟气体刻蚀第一介质层(71)，形成与衬底相接的所述自对准接触孔。
15.根据权利要求13或14所述的方法，其特征在于，
所述步骤S2中，在形成第一刻蚀阻挡层(51)的过程中，所述第一刻蚀阻挡层(51)的一部分形成于衬底(1)上表面未设有伪栅(3ˊ)的表面上；
所述步骤S6中，在完成刻蚀第一介质层(71)的步骤后，进一步包括采用不同于第一、第二含氟气体的第三含氟气体刻蚀衬底(1)上表面上的第一刻蚀阻挡层(51)的步骤。
16.一种带有自对准接触孔的半导体器件的制备方法，其特征在于，包括以下步骤：
S1、在所述半导体衬底(1)上形成至少两条伪栅(3ˊ)；
S2、在每个所述伪栅(3ˊ)的两个相对的侧表面上分别形成两个相对的与所述伪栅(3ˊ)上表面齐平的第一刻蚀阻挡层(51)，并在所述第一刻蚀阻挡层(51)上形成与所述伪栅(3ˊ)上表面齐平的第一介质层(71)；
S3、去除伪栅(3ˊ)，在所述两个相对的第一刻蚀阻挡层(51)之间形成金属栅极(3)，并去除所述金属栅极(3)的部分顶端，使所述金属栅极(3)的上表面与所述金属栅极(3)两侧两个相对设置的所述第一刻蚀阻挡层(51)高于所述金属栅极(3)的上表面的部分的内表面之间形成第一凹槽；
S4、在所述第一刻蚀阻挡层(51)、第一介质层(71)的上表面上以及所述第一凹槽中形成连续延伸的第二刻蚀阻挡层(53)；
S5、在所述第二刻蚀阻挡层(53)的上表面上形成第二介质层(73)；
S6、在所述第二介质层(73)上形成包含所述自对准接触孔的图案的掩膜层，通过刻蚀形成底部位于相邻两条金属栅极(3)之间的自对准接触孔。
17.根据权利要求16所述的方法，其特征在于，
所述步骤S4进一步包括，在所述第二刻蚀阻挡层(53)位于所述金属栅极(3)上方的部分形成沿所述金属栅极(3)延伸方向延伸的第二凹槽，该第二凹槽向下延伸至所述第一凹槽的内部；
所述步骤S5中，在形成所述第二介质层(73)的过程中使所述第二介质层的一部分填充至所述第一凹槽的内部。
18.根据权利要求16所述的方法，其特征在于，
所述步骤S4进一步包括，在形成所述第二刻蚀阻挡层(53)时，依据所述第一凹槽的结构，沿所述第一凹槽的侧壁直接形成具有第二凹槽结构的所述第二刻蚀阻挡层，该第二凹槽位于所述第一凹槽的内部；
所述步骤S5中，在形成所述第二介质层(73)的过程中使所述第二介质层(73)的一部分填充至所述第二凹槽的内部。
19.根据权利要求17或18所述的方法，其特征在于，所述步骤S5中，第二介质层(73)采用旋涂玻璃法或可流动化学气相沉积法制成。
20.根据权利要求16所述的方法，其特征在于，所述步骤S2进一步包括：
在各所述伪栅(3ˊ)的侧表面形成间隙壁，并在间隙壁的侧表面形成所述第一刻蚀阻挡层(51)。
21.根据权利要求16所述的方法，其特征在于，所述步骤S6中制作自对准接触孔的步骤包括：
根据掩膜层中自对准接触孔的图案采用第一含氟气体依次刻蚀去除第二介质层(73)和第二刻蚀阻挡层(53)；
采用不同于第一含氟气体的第二含氟气体刻蚀第一介质层(71)，形成与衬底相接的所述自对准接触孔。
22.根据权利要求16所述的方法，其特征在于，所述步骤S6中制作自对准接触孔的步骤包括：
根据掩膜层中自对准接触孔的图案采用第二含氟气体刻蚀第二介质层(73)；
采用不同于第二含氟气体的第一含氟气体去除第二刻蚀阻挡层(53)；
采用所述第二含氟气体刻蚀第一介质层(71)，形成与衬底相接的所述自对准接触孔。
23.根据权利要求21或者22所述的方法，其特征在于，
所述步骤S2中，在形成第一刻蚀阻挡层(51)的过程中，所述第一刻蚀阻挡层的一部分形成于衬底(1)上表面未形成伪栅(3ˊ)的表面上；
所述步骤S6中在完成刻蚀第一介质层(71)的步骤后，进一步包括采用不同于第一、第二含氟气体的第三含氟气体刻蚀衬底(1)上表面上的第一刻蚀阻挡层(51)的步骤。
CN201210330895.6A 2012-09-07 2012-09-07 带有自对准接触孔的半导体器件及其制备方法 Active CN103681604B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210330895.6A CN103681604B (zh) 2012-09-07 2012-09-07 带有自对准接触孔的半导体器件及其制备方法
US13/897,836 US9082641B2 (en) 2012-09-07 2013-05-20 Semiconductor device with contact hole and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210330895.6A CN103681604B (zh) 2012-09-07 2012-09-07 带有自对准接触孔的半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN103681604A CN103681604A (zh) 2014-03-26
CN103681604B true CN103681604B (zh) 2017-11-14

Family

ID=50232399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210330895.6A Active CN103681604B (zh) 2012-09-07 2012-09-07 带有自对准接触孔的半导体器件及其制备方法

Country Status (2)

Country Link
US (1) US9082641B2 (zh)
CN (1) CN103681604B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633004A (zh) * 2014-10-27 2016-06-01 中国科学院微电子研究所 自对准接触制造方法
CN107591370B (zh) * 2016-07-07 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107799462B (zh) * 2016-09-06 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108511342B (zh) * 2017-02-24 2021-05-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
CN111029302A (zh) * 2018-10-09 2020-04-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110211957A (zh) * 2019-06-24 2019-09-06 南京华瑞微集成电路有限公司 一种双管芯器件及其制作方法
JP7414597B2 (ja) 2020-03-12 2024-01-16 キオクシア株式会社 配線形成方法
CN114093786B (zh) * 2022-01-24 2022-04-15 澳芯集成电路技术(广东)有限公司 一种fdsoi器件的接触孔连接位置检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469428A (zh) * 2002-07-19 2004-01-21 ����ʿ�뵼�����޹�˾ 制造半导体器件的方法
CN1949473A (zh) * 2005-10-12 2007-04-18 海力士半导体有限公司 用于形成半导体器件接触孔的方法
CN101197319A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 自对准接触孔的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
US8426300B2 (en) * 2010-12-02 2013-04-23 International Business Machines Corporation Self-aligned contact for replacement gate devices
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469428A (zh) * 2002-07-19 2004-01-21 ����ʿ�뵼�����޹�˾ 制造半导体器件的方法
CN1949473A (zh) * 2005-10-12 2007-04-18 海力士半导体有限公司 用于形成半导体器件接触孔的方法
CN101197319A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 自对准接触孔的制造方法

Also Published As

Publication number Publication date
US9082641B2 (en) 2015-07-14
CN103681604A (zh) 2014-03-26
US20140070324A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
CN103681604B (zh) 带有自对准接触孔的半导体器件及其制备方法
CN104795331B (zh) 晶体管的形成方法
US9130029B2 (en) Recessing and capping of gate structures with varying metal compositions
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
TWI518755B (zh) 積體電路結構及其製作方法
CN103915384B (zh) 半导体结构及其形成方法
CN106847685A (zh) 高k金属栅晶体管的形成方法
EP3504739B1 (en) Josephson junction superconductor device interconnect
US11798839B2 (en) Semiconductor structure having air gap dielectric
CN105575887B (zh) 互连结构的形成方法
KR102469899B1 (ko) Mol 인터커넥트 구조 및 제조 방법
CN103871856B (zh) 金属栅极的形成方法
KR20120026313A (ko) 비휘발성 메모리 소자 및 그 제조 방법
TWI528556B (zh) 鰭式場效電晶體結構與形成鰭式場效電晶體結構之方法
CN106960875B (zh) 半导体装置及其制造方法
CN107039447A (zh) 存储单元及其形成方法
US11257922B2 (en) Self-aligned contact and method for forming the same
CN103137489B (zh) 半导体器件的制作方法
CN107275214A (zh) 半导体器件及其形成方法
US11264326B2 (en) Contact via formation
KR100366617B1 (ko) 자기 정렬 콘택홀 제조 방법
US6197630B1 (en) Method of fabricating a narrow bit line structure
CN105789208B (zh) 存储元件及其制造方法
US20230369101A1 (en) Semiconductor structure having air gap dielectric and method of preparing the same
CN103531531A (zh) 一种用于制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant