TWI528556B - 鰭式場效電晶體結構與形成鰭式場效電晶體結構之方法 - Google Patents
鰭式場效電晶體結構與形成鰭式場效電晶體結構之方法 Download PDFInfo
- Publication number
- TWI528556B TWI528556B TW100118424A TW100118424A TWI528556B TW I528556 B TWI528556 B TW I528556B TW 100118424 A TW100118424 A TW 100118424A TW 100118424 A TW100118424 A TW 100118424A TW I528556 B TWI528556 B TW I528556B
- Authority
- TW
- Taiwan
- Prior art keywords
- fin
- layer
- field effect
- effect transistor
- transistor structure
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明係關於一種鰭式場效電晶體結構,以及形成多種鰭式場效電晶體結構的方法。本發明特別是關於一種使用形成氧化物的不同可能來建構鰭式場效電晶體的方法,用來降低鰭式場效電晶體漏電流問題,或是增加散熱的解決方案。
半導體產業持續研發之重要目標,係在於增加半導體元件的效能,以及減少半導體元件之功率消耗。在增加半導體元件效能此一途徑上,習知技術已開發出利用有利於電洞或電子流動的不同晶面定向來提升元件效能。
舉例來說,建構於(100)矽晶面上的n型通道(n-channel)金氧半導體(metal-oxide-semiconductor,MOS)電晶體元件可獲得較高的載子遷移率;而建構於(110)矽晶面上的p型通道(p-channel) MOS電晶體元件則獲得較高的載子遷移率。因此習知技術在建構平面式(planar)互補式(complementary)金氧半導體電晶體元件(CMOS device)時,曾有利用基板結合技術等方式,將具有不同晶面定向的矽層製作成基板結構,並將n型通道MOS電晶體元件成長於(100)晶面,以及將p型通道MOS電晶體元件成長於(110)晶面,以增進CMOS元件的電性表現。
然而,隨著元件發展進入65奈米技術世代後,使用傳統平面式的MOS電晶體製程實難持續微縮。因此,習知技術係提出以立體多閘極電晶體元件如鰭式場效電晶體(Fin Field effect transistor,FinFET)元件取代平面電晶體元件之解決途徑。然而,由於鰭式場效電晶體的底部與基材直接相連,所以在操作時有嚴重漏電流的問題。另一方面,若是想要解決漏電流的問題而將鰭式場效電晶體建立在絕緣層覆矽基板(SOI substrate),則會因為絕緣層覆矽基板(SOI substrate)的高昂價格增加生產成本。
因此,目前仍需要可解決上述兩難的多閘極電晶體元件結構及其之製作方法。
本發明於是提出一種形成多樣鰭式場效電晶體結構的方法,以得到多種可以滿足不同需求之鰭式場效電晶體結構。本發明運用形成氧化物的不同可能性,就可以來建構不同結構之鰭式場效電晶體。一方面,本發明方法可以無需使用昂貴之絕緣層覆矽基板,就可以形成位於絕緣層上之鰭式場效電晶體結構,而具有絕緣層之頂面與底面其中之至少一者不平坦之結構特徵。另一方面,本發明方法還可以形成具有以瓶頸部而與基材直接相連之鰭式結構。此等瓶頸部既可以降低鰭式場效電晶體漏電流的問題,同時又不干擾鰭式場效電晶體的散熱問題。
本發明首先提出一種鰭式場效電晶體結構,其包含基材、鰭式結構、絕緣層與閘極結構。絕緣層覆蓋基材,並具有頂面以及與基材直接接觸之底面,其中頂面與底面之至少一者不平坦。鰭式結構則位於絕緣層上,並包含鰭式導體層與一組源極/汲極。閘極結構則部分包圍鰭式結構,而包含一閘極導電層與包圍鰭式結構之一閘極介電層。
在本發明一實施例中,絕緣層包含複數個U形底面,使得鰭式結構位於相鄰之U形底面之間。在本發明另一實施例中,鰭式場效電晶體結構更包含覆蓋鰭式導體層之帽蓋層。在本發明又一實施例中,鰭式結構具有圓鈍化之頂角。在本發明再一實施例中,絕緣層實質上不含應力。
本發明其次提出一種鰭式場效電晶體結構,其包含基材、鰭式結構、絕緣層與閘極結構。鰭式結構位於基材上並與基材直接相連。鰭式結構包含鰭式導體層與瓶頸部。絕緣層則覆蓋基材,並具有部分圍繞鰭式結構之瓶頸部而形成之一凸出側面,以及與基材直接接觸之底面。凸出側面延伸至鰭式結構下方。閘極結構部分包圍鰭式結構,又包含一閘極導電層與包圍鰭式結構之一閘極介電層。
在本發明一實施例中,鰭式場效電晶體結構更包含位於絕緣層下方之淺溝渠隔離。此等淺溝渠隔離具有與絕緣層直接接觸之頂部,而且絕緣層之底面還大於淺溝渠隔離之頂部。
本發明又提出一種形成鰭式場效電晶體結構的方法。首先,提供一基材與位於基材上之鰭式結構。鰭式結構包含遮罩層、緩衝層、帽蓋層、鰭式導體層與環繞遮罩層、緩衝層、帽蓋層、鰭式導體層之一側壁子。其次,進行包含橫向蝕刻步驟與縱向蝕刻步驟之基材蝕刻步驟,而在基材中形成第一凹穴以及與第一凹穴相連之第二凹穴,第一凹穴與第二凹穴其中之至少一者具有延伸至鰭式結構下方之一凸出側面。之後,形成填滿第一凹穴與第二凹穴之氧化層。繼續,形成部分包圍鰭式結構之閘極結構。
在本發明一實施例中,橫向蝕刻步驟可以在縱向蝕刻步驟之前或是之後進行。在本發明另一實施例中,係使用爐管氧化法以氧化基材而形成所需之氧化層。在本發明又一實施例中,橫向蝕刻步驟會在鰭式結構中形成所需之瓶頸部。在本發明再一實施例中,瓶頸部之寬度為鰭式結構寬度之40%-60%。
本發明係提供一種形成多樣鰭式場效電晶體結構的方法,以得到多種可以滿足不同需求之鰭式場效電晶體結構。在本發明方法中,形成氧化物方式的不同,就可以來建構不同結構之鰭式場效電晶體。一方面,本發明方法可以無需使用昂貴之絕緣層覆矽基板(SOI substrate),就可以得到位於絕緣層上之鰭式場效電晶體結構,而具有絕緣層之頂面與底面其中之至少一者不平坦之結構特徵。另一方面,本發明方法還可以形成,以瓶頸部而與基材直接相連之鰭式結構,所以既可以降低鰭式場效電晶體漏電流的問題,同時又不影響鰭式場效電晶體的散熱問題。
第1圖至第8B圖繪示本發明形成多樣鰭式場效電晶體結構的方法,以得到多種可以滿足不同需求之鰭式場效電晶體結構。本發明形成鰭式場效電晶體結構的方法,首先,如第3圖所示,提供基材101與位於基材101上之至少一鰭式結構110。鰭式結構110包含遮罩層111、緩衝層112、帽蓋層113、鰭式導體層117與側壁子114。
形成鰭式結構110的方法可以如下所例示。首先,如第1圖所示,在基材101上提供遮罩層111、緩衝層112與帽蓋層113。帽蓋層113可以包含氮氧化矽,並使用例如沉積法,整體性地覆蓋基材101。然後在帽蓋層113上,使用例如沉積法,形成包含矽氧化物之緩衝層112。接著,在緩衝層112上形成圖案化之遮罩層111,使得遮罩層111具有定義鰭式結構110的圖案。遮罩層111可以為硬遮罩,例如包含氮化矽之硬遮罩。形成圖案化遮罩層111的方法可以是,使用蝕刻法,將預先圖案化光阻(圖未示)之圖案,轉移至遮罩層111中。
其次,如第1圖所示,使用圖案化遮罩層111作為一蝕刻遮罩,而進行一鰭式結構蝕刻步驟。鰭式結構蝕刻步驟會移除部份之緩衝層112、帽蓋層113與基材101,而界定出鰭式結構110大致的結構。帽蓋層113下方部份之基材101於是成為鰭式導體層117。可以使用乾蝕刻法來進行鰭式結構蝕刻步驟。例如,利用CF4、O2與He來對緩衝層112和帽蓋層113進行乾蝕刻。另外,還可以使用HBr、O2與He對基材101進行乾蝕刻。
然後,如第2圖所示,在遮罩層111、緩衝層112、帽蓋層111與基材101上全面性地形成一側壁材料層115,以覆蓋先前所形成之材料層與鰭式導體層117。側壁材料層115可以包含氮化矽。視情況需要,在沉積側壁材料層115之前,還可以先形成以氧化物為主之另一緩衝層119,使得緩衝層119成為第二側壁材料層,而側壁材料層115成為第一側壁材料層。
接下來,就可以如第3圖所示,進行一側壁蝕刻步驟,而移除部份之側壁材料層115,與視情況需要之緩衝層119。最後得到可以保護鰭式導體層117之側壁子114,與前述之鰭式結構110。換言之,側壁子114會包含側壁材料層115與視情況需要之緩衝層119。另外,側壁子114會環繞遮罩層111、緩衝層112、帽蓋層113與鰭式導體層117。側壁蝕刻步驟還可能會移除部份之鰭式結構110,而得到圓鈍化之頂角(corner-rounded)116。
繼續,如第4圖與第5圖所示,利用遮罩層111與側壁子114當作遮罩,進行一基材蝕刻步驟,而在基材101中形成一第一凹穴103以及與第一凹穴103相連之第二凹穴102。第一凹穴103與第二凹穴102之位置係相對的,例如第二凹穴102會環繞第一凹穴103。形成第一凹穴103與第二凹穴102基材蝕刻步驟並非單一之蝕刻步驟,通常包含多次之蝕刻過程,而分別建立所需之第一凹穴103與第二凹穴102。
例如,基材蝕刻步驟包含至少一次之橫向蝕刻步驟與至少一次之縱向蝕刻步驟。由於本發明橫向蝕刻步驟與縱向蝕刻步驟之順序並非關鍵,所以可以視情況需要,先進行橫向蝕刻步驟或是先進行縱向蝕刻步驟其中之一,再進行另一次所需之蝕刻步驟。
本較佳實施例可以先進行縱向蝕刻步驟,如第4圖所示,來建立第一凹穴103。例如,使用SF6與He來對基材101進行乾蝕刻,移除暴露之基材101,而形成所需尺寸之第一凹穴103。例如,從側壁子114往下再移除5nm~100nm。隨後,如第5圖所示,使用乾蝕刻法,或是乾蝕刻法配合濕蝕刻法進行橫向蝕刻步驟,形成所需之第二凹穴102,同時在鰭式結構110之下方形成瓶頸部104。例如,乾蝕刻法利用SF6與He來對基材101進行乾蝕刻。或是,濕蝕刻法利用氨水(NH3)與低濃度雙氧水(H2O2)來對基材101進行濕蝕刻。請注意,第二凹穴102較佳為楔形,亦即其係沿者特定矽晶面進行蝕刻而形成凸出側面105延伸至鰭式結構110之下方。當然亦可以先進行橫向蝕刻步驟,如第5A圖所示可考慮結合6B。視情況需要,瓶頸部104之寬度可以介於3微米(μm)與10微米之間,或是瓶頸部104之寬度為鰭式結構110寬度之40%-60%。
接下來,要形成填滿第一凹穴103與第二凹穴102之氧化層。可以使用不同的方法來形成氧化層。使用不同的方法,所形成的氧化層結構可能不同,使得最終鰭式場效電晶體的結構亦不同。
在本發明一第一實施方式中,會形成完全支撐鰭式結構110之氧化層。請參考第6A圖,在完成所需之第一凹穴103與第二凹穴102後,就可以使用氧化法來形成完全支撐鰭式結構110之氧化層120。例如,使用爐管氧化法來氧化被曝露的基材101,亦即氧化鄰近鰭式結構110、第一凹穴103與第二凹穴102的基材101中之矽原子,以形成包含氧化矽之全面性(bulk)氧化層120,可以作為隔離基材101與鰭式結構110之一場氧化層。氧化層120之厚度可以為10nm~200nm。此時,瓶頸部104即因氧化法而消失。
由於氧原子被引入的緣故,氧化層120會填滿第二凹穴102,並幾乎占據大部份之第一凹穴103,而僅僅殘留少許之第一凹穴103。另外,因為矽原子被直接氧化的緣故,氧化層120會呈現不甚平坦的頂面121與底面122,而與使用沉積法來形成的平坦表面(圖未示)有所不同,而且氧化層120實質上不含應力。
由於遮罩層111、緩衝層112、側壁子114的功能是用來保護鰭式結構110,不被蝕刻或是氧化步驟所傷害,因此,在完成上述蝕刻或是氧化步驟之後,就可以移除側壁子114、遮罩層111與緩衝層112,如第7A圖所示。例如,使用濕蝕刻步驟來移除側壁子114。如果側壁子114包含第一側壁材料層與第二側壁材料層,移除側壁子114即一併移除第一側壁材料層與第二側壁材料層。
在本發明一第二實施方式中,會形成完全覆蓋鰭式結構110之氧化層。請參考第6B圖,在完成所需之第一凹穴103與第二凹穴102後,就可以使用沉積法來形成完全覆蓋鰭式結構110、並填滿第一凹穴103與第二凹穴102之氧化層120,而不氧化基材101中之矽原子。
例如,使用旋轉塗佈法(Spin-On Dielectric,SOD),而在晶圓表面旋轉塗佈含二氧化矽之液體物質,利用液體高度填補縫隙能力,達成良好的覆蓋性。然後在液化狀態與以高溫退火,即可將液化物質轉變成固態氧化層,也可以使用沉積法來形成完全覆蓋鰭式結構110、第一凹穴103與第二凹穴102之氧化層120,使得絕緣層120可以包含氧化物,例如二氧化矽或者氧氮化矽。請注意,由於沒有矽原子被氧化的緣故,鰭式結構110仍直接與基材101相連。視情況需要,在沉積法之前,還可以在第一凹穴103與第二凹穴102之內壁上,預先形成一襯墊層109。可以經由氧化基材101而形成襯墊層109。襯墊層109可以用來弭平因為蝕刻步驟而粗化之基材101表面,另外還可以修補晶格結構以減少漏電流。
接下來,請參考第7B圖,會進行一化學機械研磨(CMP)與回蝕刻(pull back)步驟,經由製程控制(process control)削減掉部份之氧化層120,使得氧化層120之外表面與側壁子114之底部直接接觸約略切齊。氧化層120於是恰好填滿第一凹穴103與第二凹穴102,但是又完全暴露出鰭式結構110。可以使用之乾蝕刻條件可以為CF4+O2與Ar,濕蝕刻條件可以是稀釋氫氟酸,來進行此回蝕刻(pull back)步驟。填滿第一凹穴103之氧化層120,因為深入基材中,還可以視為半導體元件常用之淺溝渠隔離。
由於遮罩層111、緩衝層112、側壁子114的功能是用來保護鰭式結構110,不被蝕刻或是氧化步驟所傷害,因此,在完成上述蝕刻或是氧化步驟之後,例如氧化層120填滿第一凹穴103與第二凹穴102之後,即可以移除遮罩層111、緩衝層112、側壁子114。如果側壁子114包含第一側壁材料層與第二側壁材料層,移除側壁子114即一併移除第一側壁材料層與第二側壁材料層。
在經過上述氧化層形成步驟後,雖然會形成截然不同之氧化層120,但是並不會影響繼續要進行之閘極結構形成步驟。在移除側壁子114之後,就可以形成所需之閘極介電層131。先前第7A圖之結構如今即成為第8A圖所示之結構。又,視情況需要,也可以移除帽蓋層113,於是第7B圖之結構如今即成為第8B圖所示之結構。閘極介電層131可以是一般之介電材料,例如高品質之氧化矽,或是高介電常數之介電材料,例如HfO2或HfZrO2或ZrO2或BaTiO3或Al2O3或Ta2O5或La2O3或Pr2O3。形成所需閘極介電層131之方法,為本技藝人士之通常知識,故不多加贅述。
之後,即形成位於鰭式結構110之上,而來控制鰭式結構110之閘極結構130。無論是第8A圖所示之結構,或是第8B圖所示之結構,都可以形成閘極結構130,使得第8A圖之結構如今即成為第9A圖所示之鰭式場效電晶體結構100,或是第8B圖之結構如今成為第9B圖所示之鰭式場效電晶體結構100。
例如,先在閘極介電層131之上全面沉積一閘極材料層132,再使用蝕刻方法來界定閘極材料層132。如果帽蓋層113留下來,閘極介電層131即會直接接觸帽蓋層113。如果帽蓋層113被移除,閘極介電層131即會直接圍繞鰭式結構110。最後,圖案化閘極介電層131與閘極材料層132一起成為閘極結構130,於是便完成了本發明形成多樣鰭式場效電晶體結構的方法。
本發明方法可以得到至少兩種鰭式場效電晶體的結構。
首先,如第9A圖所示,在本發明一第一實施例中,提供一種鰭式場效電晶體結構100。本發明第一實施例之鰭式場效電晶體結構100,包含基材101、鰭式結構110、絕緣層120與閘極結構130。基材101通常是一種半導體基材,例如矽,並可以在適當之情形下氧化而形成氧化矽。絕緣層120係由基材101中之矽原子直接氧化而得,因此整片(bulky)的絕緣層120會直接覆蓋基材101。因此,本發明鰭式場效電晶體結構100無需使用成本較高之矽覆絕緣(SOI)基板,而具有生產成本上之優勢。
絕緣層120本身具有頂面121以及與基材101直接接觸之底面122。由於絕緣層120係由基材101中之矽原子直接氧化而得,因此頂面121與底面122之至少一者並不平坦,例如,絕緣層120包含複數個U形底面122,而與使用沉積法來形成的平坦表面(圖未示)有所不同。而且,絕緣層120也因此實質上不含應力。
鰭式結構110則位於絕緣層120上,並包含鰭式導體層117與位於鰭式導體層117兩側之一組源極/汲極118。較佳者,鰭式結構110的上面會有圓鈍化之頂角(rounded corner)116。本發明鰭式場效電晶體結構100中,可以包含不只一個鰭式結構110,因此鰭式結構110還可以位於相鄰之U形底面122之間。鰭式結構110之鰭式導體層117原本為基材101之一部份,但是因為絕緣層120的阻隔,而與基材101完全分開。視情況需要,鰭式結構110之中還可以包含覆蓋鰭式導體層117之帽蓋層113,其可以包含氮氧矽化物。
閘極結構130則從三個方向部分包圍鰭式結構110,並包含包圍鰭式結構之閘極介電層131與閘極材料層132。延伸之閘極結構130通常形成連續之U形,可以同時控制多組之鰭式結構110。如果移除帽蓋層113,閘極結構130則會從三個方向控制鰭式結構110。如果保留帽蓋層113,閘極結構130則從兩個方向控制鰭式結構110。
其次,如第9B圖所示,在本發明一第二實施例中,又提供另一種鰭式場效電晶體結構100。本發明第二實施例之鰭式場效電晶體結構100,包含基材101、鰭式結構110、絕緣層120與閘極結構130。基材101通常是一種半導體基材,例如矽。較佳者,鰭式結構110的上面會有圓鈍化之頂角116。視情況需要,鰭式結構110之中還可以包含覆蓋鰭式導體層117之帽蓋層113,其可以包含氮氧矽化物。如果閘極結構130會從三個方向控制鰭式結構110,則移除帽蓋層113。如果閘極結構130從兩個方向控制鰭式結構110,則保留帽蓋層113。絕緣層120實質上不含應力。
本發明第二實施例與本發明第一實施例之差異在於,本發明第二實施例中之絕緣層120係以沉積之方式,填入鰭式結構110附近,於是位於基材101中之第一凹穴103與第二凹穴102中,而非整片覆蓋基材101。絕緣層120可以包含二氧化矽或者氧氮化矽。如第5圖所示,第二凹穴102較佳為楔形,其凸出側面105延伸至鰭式結構110之下方,因此在鰭式結構110中形成一瓶頸部104。
鰭式結構110即藉由瓶頸部104與基材101直接相連,既保留散熱功能,又可以減低漏電流。視情況需要,瓶頸部104之寬度可以介於3微米(μm)與10微米之間,或是瓶頸部104之寬度為鰭式結構110寬度之40%-60%。還有,視情況需要,本發明第二實施例之鰭式場效電晶體結構100還可以包含襯墊層109。襯墊層109即位於淺溝渠隔離122與基材101之間,以及絕緣層120與鰭式結構110之間。
填滿第一凹穴103與第二凹穴102中之絕緣層120不僅覆蓋基材101,並具有部分圍繞鰭式結構110之瓶頸部104而形成之一凸出側面105,以及與基材101直接接觸之底面122。凸出側面105延伸至鰭式結構110下方。
填滿之第一凹穴103因為深入基材中,還可以獨立地視為位於填滿第二凹穴102之絕緣層120下方,作為半導體元件常用之淺溝渠隔離122之用。此等淺溝渠隔離122具有與絕緣層120直接接觸之頂部123,因此絕緣層120之底面121還大於淺溝渠隔離122之頂部123。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100...鰭式場效電晶體結構
101...基材
102...第二凹穴
103...第一凹穴
104...瓶頸部
105...凸出側面
109...襯墊層
110...鰭式結構
111...遮罩層
112...緩衝層
113...帽蓋層
114...側壁子
115...側壁材料層
116...頂角
117...鰭式導體層
118...源極/汲極
119...緩衝層
120...氧化層
121...頂面
122...底面
130...閘極結構
131...閘極介電層
132...閘極材料層
第1圖至第8B圖繪示本發明形成多樣鰭式場效電晶體結構的方法。
第9A圖繪示本發明一種鰭式場效電晶體結構。
第9B圖繪示本發明另一種鰭式場效電晶體結構。
101...基材
102...第二凹穴
103...第一凹穴
104...瓶頸部
105...凸出側面
110...鰭式結構
111...遮罩層
112...緩衝層
113...帽蓋層
114...側壁子
115...側壁材料層
116...頂角
117...鰭式導體層
119...緩衝層
Claims (37)
- 一種鰭式場效電晶體結構,包含:一基材;一絕緣層,其覆蓋該基材,並具有一頂面以及與該基材直接接觸之一底面,其中該頂面與該底面之至少一者不平坦;複數個鰭式結構位於該絕緣層上,其中每一該鰭式結構包含一鰭式導體層與一組源極/汲極;以及一連續的閘極結構,包圍每一該鰭式結構並且延伸至相鄰的該鰭式結構之間。
- 如請求項1之鰭式場效電晶體結構,其中該絕緣層包含複數個U形底面,使得該鰭式結構位於相鄰之該U形底面之間。
- 如請求項1之鰭式場效電晶體結構,更包含:一帽蓋層,其覆蓋該鰭式導體層。
- 如請求項1之鰭式場效電晶體結構,其中該帽蓋層包含氮氧矽化物。
- 如請求項1之鰭式場效電晶體結構,其中該鰭式結構具有圓鈍化之一頂角(corner-rounded)。
- 如請求項1之鰭式場效電晶體結構,其中該絕緣層實質上不含應 力。
- 一種鰭式場效電晶體結構,包含:一基材;一鰭式結構,其位於該基材上並與該基材直接相連,該鰭式結構包含一鰭式導體層與一瓶頸部;一絕緣層,其覆蓋該基材,並具有部分圍繞該鰭式結構之該瓶頸部而形成之一凸出側面,以及與該基材直接接觸之一底面,其中該凸出側面延伸至該鰭式結構下方;以及一閘極結構,其部分包圍該鰭式結構。
- 如請求項7之鰭式場效電晶體結構,更包含:一帽蓋層,其覆蓋該鰭式導體層。
- 如請求項7之鰭式場效電晶體結構,更包含:一淺溝渠隔離,其位於該絕緣層下方,並具有與該絕緣層直接接觸之一頂部,其中該底面大於該頂部。
- 如請求項8之鰭式場效電晶體結構,其中該帽蓋層包含氮氧矽化物。
- 如請求項7之鰭式場效電晶體結構,其中該鰭式結構具有圓鈍化之一頂角(corner-rounded)。
- 如請求項7之鰭式場效電晶體結構,其中該絕緣層實質上不含應力。
- 如請求項7之鰭式場效電晶體結構,更包含:一襯墊層,位於該淺溝渠隔離以及該絕緣層,與該基材以及該鰭式結構之間。
- 如請求項7之鰭式場效電晶體結構,其中該瓶頸部之寬度介於3微米(μm)與10微米之間。
- 如請求項7之鰭式場效電晶體結構,其中該瓶頸部之寬度為該鰭式結構寬度之40%-60%。
- 一種形成鰭式場效電晶體結構的方法,包含:提供一基材與位於該基材上之一鰭式結構;進行一基材蝕刻步驟,其包含一橫向蝕刻步驟與一縱向蝕刻步驟,以在該基材中形成一第一凹穴以及與該第一凹穴相連之一第二凹穴,其中該第一凹穴與該第二凹穴之至少一者具有延伸至該鰭式結構下方之一凸出側面;形成一氧化層,以填滿該第一凹穴與該第二凹穴;以及形成一閘極結構,以部分包圍該鰭式結構。
- 如請求項16形成鰭式場效電晶體結構的方法,其中在該橫向蝕刻步驟前進行該縱向蝕刻步驟。
- 如請求項16形成鰭式場效電晶體結構的方法,其中在該橫向蝕刻步驟後進行該縱向蝕刻步驟。
- 如請求項16之形成鰭式場效電晶體結構的方法,其中該鰭式結構包含一遮罩層、一緩衝層、一帽蓋層、一鰭式導體層與環繞該遮罩層、該緩衝層、該帽蓋層、該鰭式導體層之一側壁子。
- 如請求項19形成鰭式場效電晶體結構的方法,其中形成該鰭式結構的方法包含:提供該基材、位於該基材上之該帽蓋層、位於該帽蓋層上之該緩衝層與位於該緩衝層上之該遮罩層;以該遮罩層作為一蝕刻遮罩而進行一鰭式結構蝕刻步驟,而移除部份之該緩衝層、該帽蓋層與該基材;形成一側壁材料層,以全面性覆蓋該遮罩層、該緩衝層、該帽蓋層與該基材;以及進行一側壁蝕刻步驟,而移除部份之該側壁材料層以得到該側壁子。
- 如請求項20形成鰭式場效電晶體結構的方法,其中該側壁材料層包含一第一側壁材料層與一第二側壁材料層。
- 如請求項20形成鰭式場效電晶體結構的方法,其中該鰭式結構蝕刻步驟包含一乾蝕刻步驟。
- 如請求項22形成鰭式場效電晶體結構的方法,其中該鰭式結構蝕刻步驟更包含一濕蝕刻步驟。
- 如請求項16形成鰭式場效電晶體結構的方法,其中使用乾蝕刻法,與乾蝕刻法配合濕蝕刻法其中一者以進行該橫向蝕刻步驟。
- 如請求項16形成鰭式場效電晶體結構的方法,其中該橫向蝕刻步驟包含一乾蝕刻步驟。
- 如請求項25形成鰭式場效電晶體結構的方法,其中該橫向蝕刻步驟更包含一濕蝕刻步驟。
- 如請求項16形成鰭式場效電晶體結構的方法,其中使用一爐管氧化法以氧化該基材以形成該氧化層,且該氧化層成為隔離該基材與該鰭式結構之一場氧化層。
- 如請求項27形成鰭式場效電晶體結構的方法,更包含:在形成該氧化層後,以濕蝕刻移除該側壁。
- 如請求項16形成鰭式場效電晶體結構的方法,其中該縱向蝕刻 步驟形成用於一淺溝渠隔離之該第一凹穴。
- 如請求項16形成鰭式場效電晶體結構的方法,其中該橫向蝕刻步驟在該鰭式結構中形成一瓶頸部。
- 如請求項30之形成鰭式場效電晶體結構的方法,其中該瓶頸部之寬度介於3微米(μm)與10微米之間。
- 如請求項30之形成鰭式場效電晶體結構的方法,其中該瓶頸部之寬度為該鰭式結構寬度之40%-60%。
- 如請求項19形成鰭式場效電晶體結構的方法,更包含:氧化該基材以形成一襯墊層,其位於該第一凹穴與該第二凹穴之內壁上。
- 如請求項33形成鰭式場效電晶體結構的方法,更包含:以該氧化層覆蓋包含該側壁之該鰭式結構;以及移除部份該氧化層,使得該氧化層之外表面與該側壁子之底部直接接觸。
- 如請求項19形成鰭式場效電晶體結構的方法,更包含:在該氧化層填滿該第一凹穴與該第二凹穴後移除該側壁子。
- 如請求項19形成鰭式場效電晶體結構的方法,更包含:移除該遮罩層與該緩衝層,使得一閘極介電層得以直接接觸該帽蓋層。
- 如請求項19形成鰭式場效電晶體結構的方法,更包含:移除該帽蓋層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100118424A TWI528556B (zh) | 2011-05-26 | 2011-05-26 | 鰭式場效電晶體結構與形成鰭式場效電晶體結構之方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100118424A TWI528556B (zh) | 2011-05-26 | 2011-05-26 | 鰭式場效電晶體結構與形成鰭式場效電晶體結構之方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201248855A TW201248855A (en) | 2012-12-01 |
TWI528556B true TWI528556B (zh) | 2016-04-01 |
Family
ID=48138839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100118424A TWI528556B (zh) | 2011-05-26 | 2011-05-26 | 鰭式場效電晶體結構與形成鰭式場效電晶體結構之方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI528556B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108511523A (zh) * | 2017-02-23 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102115552B1 (ko) * | 2014-01-28 | 2020-05-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US9515172B2 (en) | 2014-01-28 | 2016-12-06 | Samsung Electronics Co., Ltd. | Semiconductor devices having isolation insulating layers and methods of manufacturing the same |
US11233140B2 (en) | 2019-04-23 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
US11557650B2 (en) | 2019-04-23 | 2023-01-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US11393713B2 (en) | 2019-04-23 | 2022-07-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method therefore |
TWI754266B (zh) * | 2019-04-23 | 2022-02-01 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法 |
-
2011
- 2011-05-26 TW TW100118424A patent/TWI528556B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108511523A (zh) * | 2017-02-23 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201248855A (en) | 2012-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385193B2 (en) | FINFET transistor structure and method for making the same | |
US10170375B2 (en) | FinFET devices with unique fin shape and the fabrication thereof | |
TWI528556B (zh) | 鰭式場效電晶體結構與形成鰭式場效電晶體結構之方法 | |
KR102381197B1 (ko) | 반도체 소자 | |
US8592918B2 (en) | Forming inter-device STI regions and intra-device STI regions using different dielectric materials | |
TWI509736B (zh) | 半導體結構及其形成方法 | |
JP4256381B2 (ja) | 半導体装置 | |
TWI621267B (zh) | 半導體裝置 | |
US20140183633A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
TWI668866B (zh) | 半導體元件及其製作方法 | |
CN103579004B (zh) | FinFET及其制造方法 | |
US11637205B2 (en) | Semiconductor device | |
CN102820334B (zh) | 鳍式场效晶体管结构与形成鳍式场效晶体管结构的方法 | |
US7932555B2 (en) | Transistor structure and method of making the same | |
CN103594513B (zh) | 半导体器件及其制造方法 | |
CN104347410B (zh) | 鳍式场效应晶体管及其形成方法 | |
CN103730367B (zh) | 半导体器件制造方法 | |
TWI462272B (zh) | Three - dimensional multi - gate complementary gold - oxygen semiconductor and its preparation method | |
CN104217948A (zh) | 半导体制造方法 | |
CN104103506A (zh) | 半导体器件制造方法 | |
KR20050055978A (ko) | 핀 전계 효과 트랜지스터 및 그 형성 방법 | |
TWI431695B (zh) | 溝槽式金屬氧化半導體場效電晶體的製造方法 | |
KR102388352B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
JP2007194465A (ja) | 半導体装置及びその製造方法 | |
JP2005228781A (ja) | 半導体装置およびその製造方法 |