CN103730367B - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN103730367B CN103730367B CN201210392980.5A CN201210392980A CN103730367B CN 103730367 B CN103730367 B CN 103730367B CN 201210392980 A CN201210392980 A CN 201210392980A CN 103730367 B CN103730367 B CN 103730367B
- Authority
- CN
- China
- Prior art keywords
- fin
- dielectric layer
- gate electrode
- dummy gate
- shaped semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000001681 protective effect Effects 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052710 silicon Inorganic materials 0.000 abstract description 23
- 239000010703 silicon Substances 0.000 abstract description 23
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 6
- 230000003628 erosive effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910002244 LaAlO3 Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005293 physical law Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种体硅FinFET制造方法。本发明采用了后栅工艺，首先形成了虚设栅极，然后通过形成中间介质层，去除虚设栅极，并形成保护介质层，之后对STI进行腐蚀，暴露出部分半导体柱的侧面；腐蚀去除部分或者全部暴露出的半导体柱，并对剩余材料进行氧化，这样，在晶体管沟道区域与衬底之间形成了绝缘隔离结构，避免了泄漏电流的产生，同时，晶体管产生的热量可以经由源漏区域与衬底相连的部分而散出，确保了体硅FinFET的优点。
Description
技术领域
本发明涉及半导体器件制造方法领域，特别地，涉及一种基于体硅衬底的FinFET(鳍状场效应晶体管)器件制造方法。
背景技术
近30年来，半导体器件一直按照摩尔定律等比例缩小，半导体集成电路的特征尺寸不断缩小，集成度不断提高。随着技术节点进入深亚微米领域，例如100nm以内，甚至45nm以内，传统场效应晶体管(FET)，也即平面FET，开始遭遇各种基本物理定律的限制，使其等比例缩小的前景受到挑战。众多新型结构的FET被开发出来，以应对现实的需求，其中，FinFET就是一种很具等比例缩小潜力的新结构器件。
FinFET，鳍状场效应晶体管，是一种多栅半导体器件。由于结构上的独有特点，FinFET成为深亚微米集成电路领域很具发展前景的器件。顾名思义，FinFET包括一个垂直于体硅的衬底的Fin，Fin被称为鳍状半导体柱，不同的FinTET被STI结构分割开来。不同于常规的平面FET，FinFET的沟道区位于Fin之内。栅极绝缘层和栅极在侧面和顶面包围Fin，从而形成至少两面的栅极，即位于Fin的两个侧面上的栅极；同时，通过控制Fin的厚度，使得FinFET具有极佳的特性：更好的短沟道效应抑制能力，更好的亚阈值斜率，较低的关态电流，消除了浮体效应，更低的工作电压，更有利于按比例缩小。
目前的FinFET制造方法中，存在一些必须解决的技术难题，同时还存在与传统工艺相兼容的问题。通常，FinFET的衬底有两种：SOI(Silicon On Insulator)衬底和体硅(Bulk Silicon)衬底。SOI衬底包括顶层硅、背衬底和他们之间的埋氧层，由于埋氧层的存在，在SOI衬底上实现FinFET制作较容易，且源漏之间、器件之间形成自然的电学隔离，可以有效抑制漏电和避免闩锁效应。然而，SOI衬底存在几个问题：高晶圆成本，高缺陷密度，自热效应。二氧化硅的热导率低(大约比硅小两个数量级)，SOI衬底埋氧层的存在使器件产生的热量不能快速扩散出去，在沟道积累，使器件温度升高，产生自加热效应。器件的迁移率、阈值电压、漏端电流、亚阈值斜率都会受到温度的影响，由此引起器件性能衰退，并不可避免的引入大的寄生参数，而且SOI衬底本身的造价较高，增加了制造成本。体硅衬底在成本、缺陷密度和热传输能力方面都优于SOI衬底，因此受到广泛的关注。对于体硅FinFET器件，Fin与体硅衬底直接相连，器件的散热问题比基于SOI的FinFET好得多，但是，同样由于Fin与体硅衬底直接相连，漏电流以及短沟道效应等问题相对基于SOI的FinFET更为严重。为了基于体硅衬底的FinFET器件的上述问题，需要提供一种新的FinFET器件制造方法，在保证体硅FinFET器件优点的同时克服其现有的缺陷。
发明内容
本发明针对体硅衬底FinFET器件漏电流以及短沟道效应的问题，提出了新型的体硅衬底FinFET制造方法。
根据本发明的一个方面，本发明提供一种FinFET制造方法，其中，包括如下步骤：
提供半导体衬底，在该半导体衬底上形成鳍状半导体柱，所述鳍状半导体柱与半导体衬底直接相连；
形成STI结构；
形成FinFET的虚设栅极绝缘层，虚设栅极，栅极间隙壁，源漏区域；
全面形成沉积中间介质层；
采用CMP工艺，去除部分所述中间介质层，打开所述虚设栅极的顶面；
去除所述虚设栅极和所述虚设虚设栅极绝缘层，暴露出所述鳍状半导体柱中的FinFET沟道区域；
在暴露出的所述鳍状半导体柱上形成保护介质层；
去除部分厚度的STI结构，暴露出位于所述保护介质层下方的部分所述鳍状半导体柱侧面；
对暴露的出位于所述保护介质层下方的部分所述鳍状半导体柱侧面进行腐蚀，去除部分暴露出的所述鳍状半导体柱的材料，在所述鳍状半导体柱中FinFET沟道区域的下部形成比所述鳍状半导体柱厚度更薄的减薄半导体部分；
对所述减薄半半导体部分进行氧化，形成氧化隔离部；
去除所述保护介质层；
依次形成栅极绝缘层和栅极。
在本发明的这一方法中，所述保护介质层为Si3N4，厚度为5-100nm。
在本发明的这一方法中，所述虚设栅极绝缘层为SiO2，所述虚设栅极为多晶硅或非晶硅；所述栅极绝缘层为高K绝缘材料，所述栅极为金属或掺杂多晶硅。
在本发明的这一方法中，所述中间介质层为TEOS。
根据本发明的另一个方面，本发明提供一种FinFET制造方法，其中，包括如下步骤：
提供半导体衬底，在该半导体衬底上形成鳍状半导体柱，所述鳍状半导体柱与半导体衬底直接相连；
形成STI结构；
形成FinFET的虚设栅极绝缘层，虚设栅极，栅极间隙壁，源漏区域；
全面形成沉积中间介质层；
采用CMP工艺，去除部分所述中间介质层，打开所述虚设栅极的顶面；
去除所述虚设栅极和所述虚设虚设栅极绝缘层，暴露出所述鳍状半导体柱中的FinFET沟道区域；
在暴露出的所述鳍状半导体柱上形成保护介质层；
去除部分厚度的STI结构，暴露出位于所述保护介质层下方的部分所述鳍状半导体柱侧面；
对暴露的出位于所述保护介质层下方的部分所述鳍状半导体柱侧面进行腐蚀，去除全部暴露出的所述鳍状半导体柱的材料，在所述鳍状半导体柱中FinFET沟道区域的下部形成空洞；
去除所述保护介质层；
依次形成栅极绝缘层和栅极。
在本发明的这另一方法中，在所述鳍状半导体柱中FinFET沟道区域的下部形成空洞之后，对所述空洞暴露的半导体材料进行氧化。
在本发明的这另一方法中，所述保护介质层为Si3N4，厚度为5-100nm。
在本发明的这另一方法中，所述虚设栅极绝缘层为SiO2，所述虚设栅极为多晶硅或非晶硅；所述栅极绝缘层为高K绝缘材料，所述栅极为金属或掺杂多晶硅。
在本发明的这另一方法中，所述中间介质层为TEOS。
本发明的优点在于：采用了后栅工艺，首先形成了虚设栅极，然后通过形成中间介质层，去除虚设栅极，并形成保护介质层，之后对STI进行腐蚀，暴露出部分半导体柱的侧面；腐蚀去除部分或者全部暴露出的半导体柱，并对剩余材料进行氧化，这样，在晶体管沟道区域与衬底之间形成了绝缘隔离结构，避免了泄漏电流的产生，同时，晶体管产生的热量可以经由源漏区域与衬底相连的部分而散出，确保了体硅FinFET的优点。
附图说明
图1-16本发明的FinFET器件制造方法流程及其结构示意图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
首先，本发明提供一种FinFET制造方法，其制造流程参见附图1-16。
首先，参见附图1，在半导体衬底1上形成Fin(鳍状半导体柱)2，虚设栅极绝缘层3和虚设栅极4，以及隔离各个FinFET的STI结构5。提供半导体衬底1，本实施例中为体硅衬底。在半导体衬底1上形成具有顶面和侧面的Fin 2，具体包括：先在半导体衬底1上沉积一层硬掩膜层(未图示)，然后涂布光刻胶，接着光刻出Fin 2图形，依次刻蚀应掩膜层和半导体衬底，从而获得Fin 2，这样获得的Fin 2与衬底1直接相连，硬掩膜层留于Fin 2的顶面上。接着，通过常规工艺，形成STI结构5。之后，形成虚设栅极绝缘层3和虚设栅极4，具体包括：首先沉积虚设栅极绝缘层3的材料，例如是SiO2，然后，沉积虚设栅极4的材料，例如是多晶硅或者非晶硅，然后图案化和光刻，形成虚设栅极的图形。其中，虚设栅极绝缘层3的厚度为0.5-10nm，虚设栅极4的厚度为100-300nm。图1中，虚设栅极4横跨Fin 2，包围了Fin 2的两个侧面和顶面。图2为图1中沿Fin 2延伸方向的截面示意图，图3为沿垂直Fin 2延伸方向的截面示意图，也即沿虚设栅极延伸方向截面示意图。在形成虚设栅极绝缘层3和虚设栅极4之后，形成有栅极间隙壁(未图示)，并且，在形成栅极间隙壁之后，进行源漏区域注入，在Fin 2上形成源漏区域(未标示出)。
接着，参见附图4和5，分别是沿垂直Fin 2延伸方向的截面示意图和沿Fin 2延伸方向的截面示意图，全面性沉积中间介质层6，并通过CMP工艺，打开虚设栅极4的顶面。其中，中间介质层6的材料通常为TEOS，沉积厚度覆盖整个FinFET。通过CMP工艺，除去部分厚度的中间介质层6，直至虚设栅极4的顶面暴露出来。
接着，参见附图6和7，分别是沿垂直Fin 2延伸方向的截面示意图和沿Fin 2延伸方向的截面示意图，依次去除虚设栅极4和虚设栅极绝缘层3，可以采用湿法腐蚀去除虚设栅极4和虚设栅极绝缘层3。这样，FinFET的Fin 2被部分暴露，也即FinFET的沟道区域被暴露出。
接着，参见附图8，为沿垂直Fin 2延伸方向的截面示意图，在暴露的Fin 2部分的侧面形成保护介质层7。具体包括：沉积一层保护介质层的材料，例如为Si3N4，然后进行回刻蚀，形成保护介质层7。保护介质层7的厚度为5-100nm，用以保护Fin 2在随后的刻蚀工艺中不受损伤。
接着，参见附图9，为沿垂直Fin 2延伸方向的截面示意图，去除部分厚度的STI结构5，暴露出位于保护介质层7下方的部分Fin 2的侧面。
接着，参见附图10，其为沿垂直Fin 2延伸方向的截面示意图，对暴露出的部分Fin2的侧面进行腐蚀，去除部分Fin 2的材料，在Fin 2的下部形成比Fin 2厚度更薄的减薄半导体部分2’。接着，参见附图13和14，分别是沿垂直Fin 2延伸方向的截面示意图和沿Fin 2延伸方向的截面示意图，对减薄半导体部分2’进行氧化，在Fin 2沟道区域的下部形成氧化隔离部9。
可选地，参见附图11和12，分别是沿垂直Fin 2延伸方向的截面示意图和沿Fin 2延伸方向的截面示意图，将暴露出的部分Fin 2的侧壁腐蚀穿通，即完全去除Fin 2下部的半导体材料，从而在Fin 2沟道区域的下部形成空洞8。若将暴露出的部分Fin 2的侧壁腐蚀穿通而形成空洞8，则可选地进行氧化处理，对空洞8暴露的半导体材料进行氧化，获得良好的绝缘效果，也可以不进行该步骤的氧化，空洞8即可成为以空气作为绝缘材料的隔离部。
氧化隔离部9(可选地，空洞8和/或空洞8暴露的被氧化的半导体材料)位于FinFET的Fin 2沟道区域与半导体衬底1之间，阻挡了沟道区的泄漏电流，改善了FinFET的短沟道效应。同时，由于FinFET的Fin 2两端的源漏区域仍然与半导体衬底1直接相连，可以提供优良的散热效果，保留了体硅FinFET器件的优点。
之后，参见附图15和16，均为沿垂直Fin 2延伸方向的截面示意图，分别示意了Fin2沟道区下部形成氧化硅隔离部9和空洞8的实施例，去除保护介质层7，依次形成栅极绝缘层10和栅极11。其中，形成栅极绝缘层10和栅极11具体包括：首先沉积栅极绝缘层的材料，其优选为高K栅绝缘材料，通常，高K栅绝缘材料层选自以下材料之一或其组合构成的一层或多层：Al2O3，HfO2，包括HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx以及HfLaSiOx至少之一在内的铪基高K介质材料，包括ZrO2、La2O3、LaAlO3、TiO2、或Y2O3至少之一在内的稀土基高K介质材料；接着，沉积栅极材料，其优选为金属，也可以采用掺杂多晶硅，之后，进行CMP工艺，去除多余的栅极绝缘层的材料和栅极材料，完成栅极绝缘层10和栅极11的制造。
至此，本发明详细描述了一种体硅FinFET器件的制造方法。在本发明中，采用了后栅工艺，首先形成了虚设栅极，然后通过形成中间介质层，去除虚设栅极，并形成保护介质层，之后对STI进行腐蚀，暴露出部分半导体柱的侧面；腐蚀去除部分或者全部暴露出的半导体柱，并对剩余材料进行氧化，这样，在晶体管沟道区域与衬底之间形成了绝缘隔离结构，避免了泄漏电流的产生，同时，晶体管产生的热量可以经由源漏区域与衬底相连的部分而散出，确保了体硅FinFET的优点。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
Claims (9)
1.一种半导体器件制造方法，用于制造FinFET器件，其特征在于包括如下步骤：
提供半导体衬底，在该半导体衬底上形成鳍状半导体柱，所述鳍状半导体柱与半导体衬底直接相连；
形成STI结构；
形成FinFET的虚设栅极绝缘层，虚设栅极，栅极间隙壁，源漏区域；
全面形成沉积中间介质层；
采用CMP工艺，去除部分所述中间介质层，打开所述虚设栅极的顶面；
去除所述虚设栅极和所述虚设栅极绝缘层，暴露出所述鳍状半导体柱中的FinFET沟道区域；
在暴露出的所述鳍状半导体柱上形成保护介质层；
去除部分厚度的STI结构，暴露出位于所述保护介质层下方的部分所述鳍状半导体柱侧面；
对暴露的出位于所述保护介质层下方的部分所述鳍状半导体柱侧面进行腐蚀，去除部分暴露出的所述鳍状半导体柱的材料，在所述鳍状半导体柱中FinFET沟道区域的下部形成比所述鳍状半导体柱厚度更薄的减薄半导体部分；
对所述减薄半半导体部分进行氧化，形成氧化隔离部；
去除所述保护介质层；
依次形成栅极绝缘层和栅极。
2.根据权利要求1所述的方法，其特征在于，所述保护介质层为Si3N4，厚度为5-100nm。
3.根据权利要求1所述的方法，其特征在于，所述虚设栅极绝缘层为SiO2，所述虚设栅极为多晶硅或非晶硅；所述栅极绝缘层为高K绝缘材料，所述栅极为金属或掺杂多晶硅。
4.根据权利要求1所述的方法，其特征在于，所述中间介质层为TEOS。
5.一种半导体器件制造方法，用于制造FinFET器件，其特征在于包括如下步骤：
提供半导体衬底，在该半导体衬底上形成鳍状半导体柱，所述鳍状半导体柱与半导体衬底直接相连；
形成STI结构；
形成FinFET的虚设栅极绝缘层，虚设栅极，栅极间隙壁，源漏区域；
全面形成沉积中间介质层；
采用CMP工艺，去除部分所述中间介质层，打开所述虚设栅极的顶面；
去除所述虚设栅极和所述虚设虚设栅极绝缘层，暴露出所述鳍状半导体柱中的FinFET沟道区域；
在暴露出的所述鳍状半导体柱上形成保护介质层；
去除部分厚度的STI结构，暴露出位于所述保护介质层下方的部分所述鳍状半导体柱侧面；
对暴露的出位于所述保护介质层下方的部分所述鳍状半导体柱侧面进行腐蚀，去除全部暴露出的所述鳍状半导体柱的材料，在所述鳍状半导体柱中FinFET沟道区域的下部形成空洞；
去除所述保护介质层；
依次形成栅极绝缘层和栅极。
6.根据权利要求5所述的方法，其特征在于，在所述鳍状半导体柱中FinFET沟道区域的下部形成空洞之后，对所述空洞暴露的半导体材料进行氧化。
7.根据权利要求5所述的方法，其特征在于，所述保护介质层为Si3N4，厚度为5-100nm。
8.根据权利要求5所述的方法，其特征在于，所述虚设栅极绝缘层为SiO2，所述虚设栅极为多晶硅或非晶硅；所述栅极绝缘层为高K绝缘材料，所述栅极为金属或掺杂多晶硅。
9.根据权利要求5所述的方法，其特征在于，所述中间介质层为TEOS。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210392980.5A CN103730367B (zh) | 2012-10-16 | 2012-10-16 | 半导体器件制造方法 |
| PCT/CN2012/001539 WO2014059564A1 (zh) | 2012-10-16 | 2012-11-13 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210392980.5A CN103730367B (zh) | 2012-10-16 | 2012-10-16 | 半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103730367A CN103730367A (zh) | 2014-04-16 |
| CN103730367B true CN103730367B (zh) | 2017-05-03 |
Family
ID=50454389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210392980.5A Active CN103730367B (zh) | 2012-10-16 | 2012-10-16 | 半导体器件制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103730367B (zh) |
| WO (1) | WO2014059564A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9373641B2 (en) | 2014-08-19 | 2016-06-21 | International Business Machines Corporation | Methods of forming field effect transistors using a gate cut process following final gate formation |
| CN106206305B (zh) * | 2015-05-05 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN109003976B (zh) * | 2017-06-06 | 2021-05-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1714439A (zh) * | 2002-12-20 | 2005-12-28 | 国际商业机器公司 | 用于finfet和cmos器件的集成反熔断器结构 |
| CN101490857A (zh) * | 2006-06-30 | 2009-07-22 | 飞思卡尔半导体公司 | 形成半导体器件的方法及其结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224029B2 (en) * | 2004-01-28 | 2007-05-29 | International Business Machines Corporation | Method and structure to create multiple device widths in FinFET technology in both bulk and SOI |
| US8034677B2 (en) * | 2010-02-25 | 2011-10-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated method for forming high-k metal gate FinFET devices |
-
2012
- 2012-10-16 CN CN201210392980.5A patent/CN103730367B/zh active Active
- 2012-11-13 WO PCT/CN2012/001539 patent/WO2014059564A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1714439A (zh) * | 2002-12-20 | 2005-12-28 | 国际商业机器公司 | 用于finfet和cmos器件的集成反熔断器结构 |
| CN101490857A (zh) * | 2006-06-30 | 2009-07-22 | 飞思卡尔半导体公司 | 形成半导体器件的方法及其结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103730367A (zh) | 2014-04-16 |
| WO2014059564A1 (zh) | 2014-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9153657B2 (en) | Semiconductor devices comprising a fin | |
| US6888199B2 (en) | High-density split-gate FinFET | |
| TWI509736B (zh) | 半導體結構及其形成方法 | |
| US9231051B2 (en) | Methods of forming spacers on FinFETs and other semiconductor devices | |
| KR100652381B1 (ko) | 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법 | |
| JP5607400B2 (ja) | 半導体構造体の製造方法 | |
| US20140183451A1 (en) | Field effect transistor with channel core modified to reduce leakage current and method of fabrication | |
| US11038039B2 (en) | Method of forming a semiconductor device | |
| US8673723B1 (en) | Methods of forming isolation regions for FinFET semiconductor devices | |
| TWI528556B (zh) | 鰭式場效電晶體結構與形成鰭式場效電晶體結構之方法 | |
| CN102820334B (zh) | 鳍式场效晶体管结构与形成鳍式场效晶体管结构的方法 | |
| CN103515283B (zh) | 半导体器件制造方法 | |
| CN103730367B (zh) | 半导体器件制造方法 | |
| CN103594362B (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN104347410B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| CN104064469A (zh) | 半导体器件制造方法 | |
| CN104103506B (zh) | 半导体器件制造方法 | |
| CN104217948B (zh) | 半导体制造方法 | |
| CN108122965B (zh) | 半导体结构及其形成方法 | |
| US7923333B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2007194465A (ja) | 半導体装置及びその製造方法 | |
| CN104637817B (zh) | 制作非对称FinFET的方法 | |
| CN104217947A (zh) | 半导体制造方法 | |
| CN108630752A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |