CN1949473A - 用于形成半导体器件接触孔的方法 - Google Patents

用于形成半导体器件接触孔的方法 Download PDF

Info

Publication number
CN1949473A
CN1949473A CNA2006100903437A CN200610090343A CN1949473A CN 1949473 A CN1949473 A CN 1949473A CN A2006100903437 A CNA2006100903437 A CN A2006100903437A CN 200610090343 A CN200610090343 A CN 200610090343A CN 1949473 A CN1949473 A CN 1949473A
Authority
CN
China
Prior art keywords
layer
amorphous carbon
hard mask
oxide
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100903437A
Other languages
English (en)
Inventor
李圣权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1949473A publication Critical patent/CN1949473A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种形成半导体器件接触孔的方法。在衬底上方形成导电图案。在衬底上方形成绝缘层以包埋导电图案。在绝缘层和导电图案上方顺序形成包括无定形碳层和氧化物基层的硬掩模。选择性刻蚀无定形碳层和氧化物层以形成掩模图案。利用掩模图案作为掩模刻蚀绝缘层以形成接触孔。

Description

用于形成半导体器件接触孔的方法
技术领域
本发明涉及制造半导体器件的方法；更具体涉及用于形成半导体器件的自对准接触孔的方法。
背景技术
由于半导体器件已经高度集成，因此对于硬掩模的需求增加。通常，硬掩模由导电层或绝缘层如多晶硅层、钨层、氮化物层或其组合而形成。
然而，因为前述材料通常在高温下沉积，因此待刻蚀层的物理性质可被改变，并且在硬掩模相对于用于在进行曝光过程期间覆盖的下层的对准过程中，硬掩模经常阻碍所述覆盖。因此，需要形成对准键并且需要暴露该键的掩模刻蚀过程。亦即，进行打开键的过程。
最近引入无定形碳用作硬掩模材料以改善上述限制。因为无定形碳不能单独使用，因此在无定形碳上部的上方形成氮氧化硅(SiON)层作为刻蚀无定形碳的硬掩模。
无定形碳不仅具有低沉积温度而且具有低k值。因而，在曝光过程中，无定形碳不需要上述开键过程。当具有上述性质的无定形碳已被用作硬掩模时，已经有效开发了尺寸小于约100nm的半导体器件。
至于利用无定形碳作为硬掩模形成深接触孔，在衬底上方沉积层间绝缘层，并且随后在该层间绝缘层上方依次沉积无定形碳层、SiON层和抗反射涂层。在抗反射涂层上方形成光刻胶图案，随后利用光刻胶图案作为刻蚀掩模使抗反射涂层和SiON层图案化。利用图案化的抗反射涂层和SiON层来刻蚀无定形碳层。
继续该过程，利用无定形碳层作为掩模选择性刻蚀层间绝缘层，以形成暴露衬底的接触孔。
如果实施上述过程，那么图案化的SiON层和图案化的有机抗反射涂层可在刻蚀层间绝缘层期间被移除。
至于具有浅深度的自对准接触孔的刻蚀过程，所述浅深度即所要刻蚀的层的深度等于或小于约5000，通常采用仅刻蚀形成在导电层上方的硬掩模的接触化学机械抛光(CMP)过程，以保持刻蚀均匀性和增加刻蚀裕度。在此，因为在沉积无定形碳层的同时SiON层保留，并且进行一系列形成自对准接触的刻蚀过程，因而可能在器件中引起缺陷。这种限制示于图1A-1D中。
图1A-1D是示出用于形成半导体器件接触孔的典型方法的截面图。
如图1A所示，多个栅极图案形成在衬底11上。各栅极图案通过堆叠栅极氧化物层(未示出)、栅极导电层12和栅极硬掩模13而形成。
栅极隔离层14沉积在包括栅极图案的上述所得结构上。
虽然没有示出，但是形成层间绝缘层15以覆盖整个所得结构并且在层间绝缘层15上进行平坦化过程以暴露形成在栅极硬掩模13上的栅极隔离层14的上表面。
无定形碳层16形成在层间绝缘层15上方。图案化的氮氧化硅(SiON)层17和图案化的抗反射涂层18依次沉积在其上。光刻胶图案19形成在图案化的抗反射涂层18的上方。
更具体而言，图案化的氮氧化硅(SiON)层17和图案化的抗反射涂层18的形成虽未示出，但是SiON层和抗反射涂层依次沉积在无定形碳层16上方。接着，利用光刻胶图案19作为刻蚀掩模来刻蚀抗反射涂层和SiON层。
如图1B所示，剥除光刻胶图案19，利用图案化的抗反射涂层18和图案化的SiON层17作为掩模来刻蚀无定形碳层16。该无定形碳层称为“无定形碳硬掩模”，以附图标记16A表示。在该刻蚀过程期间移除图案化的抗反射涂层18。
如图1C所示，利用图案化的SiON层17和无定形碳硬掩模16A刻蚀层间绝缘层15。该图案化的层间绝缘层15表示为附图标记15A。由于刻蚀过程，使得在图案化的层间绝缘层15中形成接触孔20。在刻蚀层间绝缘层15期间，在接触孔20的侧壁上可能产生大量聚合物P。
如图1D所示，可以进行氧(O2)等离子体处理过程以除去形成在接触孔20上的聚合物P。聚合物P可由于O2等离子体处理过程而除去，但是无定形碳硬掩模也可能遭到损坏。
如上所述，利用通过堆叠无定形碳层和SiON层形成的掩模来刻蚀层间绝缘层。在形成接触孔的过程中，可能产生大量聚合物。可以进行O2等离子体处理过程来除去所述聚合物。
在通过进行O2等离子体处理过程除去聚合物的同时，无定形碳层也可被刻蚀，因而无定形碳层的预定部分很可能被损坏。结果，作为硬掩模的SiON层以及无定形碳层可从底层抬起。因此，后续过程可能不会平稳和有效地进行。
发明内容
本发明的一个实施方案是用于制造半导体器件接触孔的方法，其中该方法的优点在于利用氧化物基材料而不是氮氧化硅作为无定形碳层上方的顶部硬掩模而减少对包括无定形碳层的底部硬掩模的损坏。
根据本发明的一个方面，提供一种用于形成半导体器件接触孔的方法，包括：在衬底上方形成多个导电图案；在衬底上方形成绝缘层以包埋导电图案；在绝缘层和导电图案上方顺序形成包括无定形碳层和氧化物基层的硬掩模；选择性刻蚀无定形碳层和氧化物层以形成掩模图案；和利用掩模图案作为掩模来刻蚀绝缘层以形成接触孔。
根据本发明的另一方面，提供一种用于形成半导体器件接触孔的方法，包括：在衬底上方形成导电图案；在衬底上方形成绝缘层以包埋导电图案；在绝缘层和导电图案上方形成包括无定形碳层和氧化物基层的硬掩模；刻蚀无定形碳层和氧化物层以形成掩模图案；和利用掩模图案作为掩模来刻蚀绝缘层以形成接触孔。
附图说明
本发明实施方案的上述特征将根据以下结合附图对示例性实施方案的说明而变得更好理解，其中：
图1A-1D是示出用于形成半导体器件接触孔的典型方法的截面图。
图2A-2F是示出根据本发明一个实施方案用于形成半导体器件接触孔的方法的截面图。
图3A-3F是示出根据本发明另一实施方案用于形成半导体器件接触孔的方法的截面图。
具体实施方式
以下，将参照附图提供对于本发明特定实施方案的详细说明。
图2A-2F是示出根据本发明一个实施方案用于制造半导体器件接触孔的方法的截面图。
如图2A所示，通过实施热氧化法，在衬底31上生长栅极氧化物层(未示出)，并在其上形成多个栅极图案。各栅极图案通过堆叠栅极导电层32和栅极硬掩模33而形成。
在包括栅极图案的上述所得结构上方的表面上方沉积栅极隔离层34。
在包括栅极图案和栅极隔离层34的整个表面上方沉积层间绝缘层35。接着，实施接触化学机械抛光(CMP)过程直至暴露出形成在栅极硬掩模33上方的栅极隔离层34并平坦化层间绝缘层35。
层间绝缘层35可以使用选自硼硅酸盐玻璃(BSG)层、硼磷硅酸盐玻璃(BPSG)层、磷硅酸盐玻璃(PSG)层、四乙基原硅酸盐(TEOS)层、高密度等离子体(HDP)氧化物层、旋涂式玻璃(SOG)层和先进平坦化层(APL)中的一种来形成。除了前述的氧化物基层之外，还可以使用有机或无机基低-k介电层。
在层间绝缘层35上方形成用于缓冲的氧化物层36。氧化物层36的作用是防止栅极图案被抬高。通过等离子体增强化学气相沉积(PECVD)法和原子层沉积(ALD)法中的一种方法来沉积厚度为约100-约1000的HDP层，以形成氧化物层36。
如图2B所示，无定形碳层37、用于硬掩模的氧化物基层38和抗反射涂层顺序沉积在氧化物层36上方。在抗反射涂层39的预定部分上方形成光刻胶图案40。形成厚度为约300-约2000的无定形碳层37。氧化物基层38利用氧氮化硅(SiON)通过选自高密度等离子体(HDP)法、等离子体增强化学气相沉积(PECVD)法和原子层沉积(ALD)法中的一种而形成。
如图2C所示，利用光刻胶图案40作为刻蚀阻挡层来刻蚀抗反射涂层39和氧化物基层38以形成图案化的抗反射涂层39A和图案化的氧化物基层38A。随后，剥除光刻胶图案40。
如图2D所示，利用图案化的抗反射涂层39A和图案化的氧化物基层38A作为刻蚀掩模来刻蚀无定形碳层37的预定部分，由此形成图案化的无定形碳层37A。图案化的无定形碳层37A下方的氧化物层36也可以被刻蚀至预定深度。该图案化的氧化物层以附图标记36A表示。
在刻蚀无定形碳层37期间，也刻蚀掉图案化的抗反射涂层39A和图案化的氧化物基层38A。
氧化物基层38可包括氮化硅(SiN)层，并且SiN层可沉积至厚度为约100-约1000。
如图2E所示，利用图案化的无定形碳层37A作为主刻蚀掩模来刻蚀图案化的氧化物层36A和层间绝缘层35。该图案化的层间绝缘层35以附图标记35A表示，并且此进一步图案化的氧化物层表示为附图标记36B。结果，第一接触孔41形成在图案化的层间绝缘层35A和进一步图案化的氧化物层36B中。
如图2F所示，形成在第一接触孔41底部上方的栅极隔离层34被选择性刻蚀和移除。形成暴露出将形成衬底31的接触孔的区域的第二接触孔42。该图案化的栅极隔离层表示为附图标记34A。
在刻蚀层间绝缘层35期间，通常在第一接触孔41的侧壁上产生聚合物P。虽然实施氧(O2)等离子体处理过程以除去聚合物P，但是图案化的氧化物基层38A不大可能被抬高。因此，可以平稳且有效地进行后续过程。
本发明的实施方案可应用于在无定形碳层之外还使用能够产生聚合物的有机材料作为硬掩模的情况。
如上所述，根据本发明该实施方案，当无定形碳层和氧化物基层被用作掩模时，因为用于缓冲的氧化物层形成在无定形碳层下方，因此可以防止由于移除在形成接触孔的刻蚀过程之后产生的聚合物而引起的对无定形碳层的损伤。因此，还可以减少缺陷产生，如自对准接触过程中产生的抬高现象。
图3A-3F是示出根据本发明另一实施方案制造半导体器件接触孔方法的截面图。
如图3A所示，在其上实施器件隔离过程的衬底51上通过热氧化方法生长栅极氧化物层(未示出)，以及在其上的多个栅极图案。各栅极图案通过堆叠栅极导电层52和栅极硬掩模53而形成。
栅极隔离层54沉积在包括栅极图案的衬底51的整个表面上。
层间绝缘层55形成在包括栅极隔离层54的上述所得结构上方。实施接触化学机械抛光(CMP)过程直至暴露出形成在栅极图案上方的栅极隔离层54。结果，层间绝缘层55被平坦化。
如图3B所示，无定形碳层56、用于硬掩模的氧化物基层57和抗反射涂层58顺序形成在层间绝缘层55的上方。在抗反射涂层的预定部分上方形成光刻胶图案59。可通过选自高密度等离子体(HDP)法、等离子体增强化学气相沉积(PECVD)法和原子层沉积(ALD)法中的一种方法沉积厚度为约100-约1000的氧化物基层57，并且可沉积厚度为约300-约2000的无定形碳层56。
如图3C所示，利用光刻胶图案59作为刻蚀阻挡层来刻蚀抗反射涂层58和氧化物基层57以形成图案化的氧化物基层57A和图案化的抗反射涂层58A。随后，剥除光刻胶图案59。
如图3D所示，利用图案化的氧化物基层57A和图案化的抗反射涂层58A刻蚀无定形碳层56，由此形成图案化的无定形碳层56A。移除图案化的抗反射涂层58A。
如图3E所示，栅极图案之间的层间绝缘层55利用图案化的氧化物基层57A和图案化的无定形碳层56A作为刻蚀掩模而经历自对准接触过程。该图案化的层间绝缘层表示为附图标记55A。形成第一接触孔60直至暴露出形成在图案化的层间绝缘层55A之间的衬底51上方的栅极隔离层54。
在自对准接触过程中，通常在接触孔60的侧壁上产生大量聚合物P。利用氟基等离子体移除图案化的氧化物基层57A。
如图3F所示，在自对准接触过程中产生的聚合物P和栅极隔离层54被选择性刻蚀以暴露出将要形成接触孔处的衬底。结果，形成第二接触孔61。该图案化的栅极隔离层表示为附图标记54A。此后，可额外实施移除图案化的无定形碳层56A的过程。可采用干刻蚀方法和湿刻蚀方法中的一种来实施聚合物P的移除和栅极隔离层54的刻蚀过程。
本发明的实施方案可应用于在无定形碳层之外还使用能够产生聚合物的有机材料作为硬掩模的情况下。
此外，在另一实施方案中，用于硬掩模的氧氮化硅(SiON)层可形成在无定形碳层和氧化物基层上方，同时SiON层可形成厚度为约50-约300。
如上所述，氧化物基层形成在无定形碳层上方，并且利用氟基气体刻蚀氧化物基层。之后，利用图案化的氧化物基层刻蚀无定形碳层，随后刻蚀层间绝缘层。在刻蚀层间绝缘层期间，自然移除图案化无定形碳层上方的图案化氧化物基层，从而不抬高图案化的无定形碳层。因此，可以平稳和有效地进行后续过程。
根据本发明的上述实施方案，当应用氧化物基层替代无定形碳层上方的SiON层而将无定形碳层和SiON层用作自对准接触掩模时，可以防止抬高现象。[1]本申请包含关于在2005年10月12日递交至韩国专利局的韩国专利申请KR2005-000096116和KR2005-0096117的主题，上述专利申请的全部内容通过引用并入本文。
虽然本发明已经相对于特定优选实施方案进行描述，但是本领域技术人员清楚可以进行各种变化和修改，而不偏离如限定在所附权利要求中的本发明精神和范围。

Claims (13)

1.一种形成半导体器件接触孔的方法，包括：
在衬底上方形成多个导电图案；
在衬底上方形成绝缘层以包埋导电图案；
在绝缘层和导电图案上方顺序形成包括无定形碳层和氧化物基层的硬掩模；
选择性刻蚀无定形碳层和氧化物层以形成掩模图案；和
利用掩模图案作为掩模刻蚀绝缘层以形成接触孔。
2.权利要求1的方法，其中硬掩模的形成包括：
在绝缘层和导电图案上方形成无定形碳层；
在无定形碳层上方形成氧化物基层；
在氧化物基层的预定部分上方形成光刻胶图案；
利用光刻胶图案作为刻蚀掩模来选择性刻蚀氧化物基层以形成氧化物基硬掩模；
剥除光刻胶图案；和
利用氧化物基硬掩模来刻蚀无定形碳层以形成无定形碳硬掩模。
3.权利要求2的方法，还包括在形成接触孔之后，移除氧化物基硬掩模和保留无定形碳硬掩模。
4.权利要求2的方法，还包括在形成接触孔之后，移除氧化物基硬掩模和无定形碳硬掩模。
5.权利要求1的方法，其中利用选自高密度等离子体(HDP)法、等离子体增强化学气相沉积(PECVD)法和原子层沉积(ALD)法中的一种方法来形成氧化物基层。
6.权利要求1的方法，其中氧化物基硬掩模形成为具有约100-约1000的厚度。
7.权利要求1的方法，其中无定形碳层形成为具有约300-约2000的厚度。
8.权利要求1的方法，在形成绝缘层之后，还包括平坦化所述绝缘层直至暴露出导电图案的顶部。
9.权利要求8的方法，其中利用接触化学机械抛光(CMP)方法实施平坦化。
10.权利要求1的方法，在形成硬掩模之后，还包括在硬掩模上方形成抗反射涂层。
11.权利要求2的方法，还包括在氧化物基层上方形成SiON基硬掩模层。
12.权利要求11的方法，其中SiON基硬掩模层形成为具有约50-约300的厚度。
13.一种形成半导体器件接触孔的方法，包括：
在衬底上方形成导电图案；
在衬底上方形成绝缘层以包埋导电图案；
在绝缘层和导电图案上方形成包括无定形碳层和氧化物基层的硬掩模；
刻蚀无定形碳层和氧化物层以形成掩模图案；和
利用掩模图案作为掩模来刻蚀绝缘层以形成接触孔。
CNA2006100903437A 2005-10-12 2006-06-29 用于形成半导体器件接触孔的方法 Pending CN1949473A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050096116A KR100824994B1 (ko) 2005-10-12 2005-10-12 반도체 소자의 콘택홀 형성 방법
KR1020050096117 2005-10-12
KR1020050096116 2005-10-12

Publications (1)

Publication Number Publication Date
CN1949473A true CN1949473A (zh) 2007-04-18

Family

ID=38018930

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100903437A Pending CN1949473A (zh) 2005-10-12 2006-06-29 用于形成半导体器件接触孔的方法

Country Status (2)

Country Link
KR (1) KR100824994B1 (zh)
CN (1) CN1949473A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194738A (zh) * 2010-03-15 2011-09-21 中芯国际集成电路制造(上海)有限公司 制作接触孔的方法
CN102299100A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 接触孔的制作方法
CN102509694A (zh) * 2011-10-25 2012-06-20 上海华力微电子有限公司 保留部分无定形碳层的方法
CN103681604A (zh) * 2012-09-07 2014-03-26 中芯国际集成电路制造(上海)有限公司 带有自对准接触孔的半导体器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981398A (en) * 1998-04-10 1999-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask method for forming chlorine containing plasma etched layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194738A (zh) * 2010-03-15 2011-09-21 中芯国际集成电路制造(上海)有限公司 制作接触孔的方法
CN102299100A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 接触孔的制作方法
CN102509694A (zh) * 2011-10-25 2012-06-20 上海华力微电子有限公司 保留部分无定形碳层的方法
CN103681604A (zh) * 2012-09-07 2014-03-26 中芯国际集成电路制造(上海)有限公司 带有自对准接触孔的半导体器件及其制备方法
CN103681604B (zh) * 2012-09-07 2017-11-14 中芯国际集成电路制造(上海)有限公司 带有自对准接触孔的半导体器件及其制备方法

Also Published As

Publication number Publication date
KR20070040595A (ko) 2007-04-17
KR100824994B1 (ko) 2008-04-24

Similar Documents

Publication Publication Date Title
CN1306590C (zh) 采用牺牲金属氧化物层形成双镶嵌金属互连的方法
CN1157763C (zh) 在半导体器件中形成自对准接触的方法
US8247291B2 (en) Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same
CN1976001A (zh) 在半导体器件中形成存储节点接触塞的方法
CN1649126A (zh) 用于在半导体器件中形成互连线的方法及互连线结构
CN1606138A (zh) 能防止湿式清洁过程导致之损坏的半导体装置的制造方法
CN1474436A (zh) 具有自对准节接触孔的半导体器件及其制造方法
CN1797738A (zh) 在半导体器件中形成着落塞接触的方法
CN1941322A (zh) 在快闪存储器件中形成金属线的方法
KR100800680B1 (ko) 반도체 소자의 층간 절연막 형성 방법
CN1873957A (zh) 分离栅极快闪元件与其制造方法
US8309424B2 (en) Methods of forming electrically insulative materials, methods of forming low k dielectric regions, and methods of forming semiconductor constructions
CN1870231A (zh) 制造具有钨栅电极的半导体器件的方法
CN1949473A (zh) 用于形成半导体器件接触孔的方法
CN1959955A (zh) 形成与半导体晶片上的布线层相关联的电隔离的方法
US7575997B2 (en) Method for forming contact hole of semiconductor device
US8399324B2 (en) Semiconductor device and method of fabricating the same
CN1260777C (zh) 制造半导体器件的接触垫的方法
CN1469453A (zh) 电子器件及其制造方法
KR100685734B1 (ko) 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
CN101064283A (zh) 半导体器件的制造方法
CN1661799A (zh) 半导体器件
CN1841698A (zh) 用于制造半导体器件的方法
CN1790662A (zh) 插栓的形成方法与双镶嵌结构的制造方法
CN1519910A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication