KR20070040595A - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR20070040595A
KR20070040595A KR1020050096116A KR20050096116A KR20070040595A KR 20070040595 A KR20070040595 A KR 20070040595A KR 1020050096116 A KR1020050096116 A KR 1020050096116A KR 20050096116 A KR20050096116 A KR 20050096116A KR 20070040595 A KR20070040595 A KR 20070040595A
Authority
KR
South Korea
Prior art keywords
forming
film
contact hole
hard mask
amorphous carbon
Prior art date
Application number
KR1020050096116A
Other languages
English (en)
Other versions
KR100824994B1 (ko
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050096116A priority Critical patent/KR100824994B1/ko
Priority to TW095120888A priority patent/TWI322485B/zh
Priority to US11/455,126 priority patent/US7575997B2/en
Priority to JP2006176144A priority patent/JP5094055B2/ja
Priority to CNA2006100903437A priority patent/CN1949473A/zh
Publication of KR20070040595A publication Critical patent/KR20070040595A/ko
Application granted granted Critical
Publication of KR100824994B1 publication Critical patent/KR100824994B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 폴리머 제거시 하드마스크용 비정질 카본의 손실을 방지하는데 적합한 반도체 소자의 콘택홀 형성 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 콘택홀 형성 방법은 반도체 기판 상부에 절연막을 형성하는 단계; 상기 절연막 상에 버퍼막을 형성하는 단계; 상기 버퍼막의 소정 영역 상에 적어도 비정질 카본을 포함하는 하드마스크를 형성하는 단계; 및 상기 하드마스크로 상기 버퍼막 및 상기 층간절연막을 식각하여 콘택홀 예정 지역의 상기 반도체 기판을 노출시켜 상기 콘택홀을 형성하는 단계를 포함하고, 이에 따라 본 발명은 비정질 카본과 SiON막을 하드마스크로 사용할 때, 버퍼막을 사용하여 콘택 공정시 발생하는 리프팅 현상을 방지하여 공정 불량을 억제하므로써 소자의 수율을 향상시키는 효과를 얻을 수 있다.
비정질 카본, 버퍼막, 콘택홀

Description

반도체 소자의 콘택홀 형성 방법{METHOD FOR FORMING CONTACT HOLE IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도,
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 게이트 전도막
33 : 게이트 하드마스크 34 : 게이트 스페이서막
35 : 층간절연막 36a : 버퍼막
37 : 비정질 카본막 38 : SiON막
39 : 유기반사방지막 40 : 포토레지스트 패턴
41 : 콘택홀
본 발명은 반도체 제조 기술에 관한 것으로, 본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 자기 정렬 콘택(Self Align Contact) 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증대됨에 따라 하드마스크의 필요성이 증대되고 있다. 일반적으로 하드마스크 물질로 폴리실리콘막, 텅스텐막, 질화막과 같은 도전성 또는 절연성의 물질막을 단독 또는 복수의 층으로 사용한다.
그러나, 이러한 물질들은 그 증착 온도가 높기 때문에 피식각층에 대해 물성 변형을 유발하며, 노광 단계에서 하부층과의 오버랩을 위한 정렬(Alignment)시 하드마스크층의 간섭으로 인해 키 형성 공정을 반드시 필요로 한다. 이 때, 키 오픈을 위한 마스크, 식각 공정이 필요하다.
이러한, 문제점을 개선하기 위하여 최근에 도입된 하드마스크용 물질로써 비정질 카본(amorphous Carbon; a-C)을 사용한다. 한편, 비정질 카본은 단독으로 사용할 수 없기 때문에 그 상부에 비정질 카본을 식각하기 위한 하드마스크로서, 통상적으로 SiON막을 사용한다.
한편, 비정질 카본은 증착 온도가 낮은 장점 뿐만 아니라, k 값이 낮아 포토 노광 공정시 키 오픈(Key open) 공정을 필요로 하지 않는다. 이러한, 특성을 갖는 비정질 카본을 하드마스크로 사용함에 따라 100㎚ 이하 급의 반도체 소자 공정 개 발에 있어서, 일련의 연구가 활발하게 진행중에 있다.
일반적으로 비정질 카본을 하드마스크로 사용하여 콘택홀 형성 공정을 살펴보면, 반도체 기판 상부에 층간절연막을 증착한 후 층간절연막 상에 비정질 카본, SiON막 및 반사방지막을 차례로 증착하고 반사방지막 상에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로, 반사방지막 및 SiON막을 패터닝한 후, 패터닝한 반사방지막과 SiON막을 식각 마스크로 비정질 카본을 식각한다.
계속해서, 비정질 카본 마스크로 층간절연막을 선택적으로 식각하여 반도체 기판이 노출되는 콘택홀을 형성한다.
상기와 같은 공정을 진행하면 비정질 카본 하드마스크 상부의 SiON막과 유기 반사방지막이 층간절연막 식각 중에 제거 가능하다.
이에 반하여, 얕은 깊이를 갖는(피식각층의 깊이가 5000Å 이하) 자기 정렬 콘택홀 식각 공정인 경우에는 식각 균일도 및 식각 마진 증대를 위해 도전층 상부의 하드마스크까지 만을 식각하는 터치 CMP(Chemical Mechanical Polishing; 이하 CMP)를 진행을 필요로 하는데, 이 경우에 있어서, 비정질 카본 하드마스크를 증착하고 일련의 자기 정렬 콘택 형성을 위한 식각 과정 중 잔류하는 SiON막이 공정 진행 단계 중에 남아 소자의 불량 현상을 유발하는 문제점이 있는데, 이를 도 1a 내지 도 1d를 통해 알아본다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 게이트 산화막(도시하지 않음), 게이트 전도막(12) 및 게이트 하드마스크(13)가 적층 형성된 다수의 게이트 패턴을 형성한다.
이어서, 게이트 패턴이 형성된 결과물의 표면을 따라 게이트 스페이서막(14)을 증착한다.
계속해서, 게이트 패턴을 포함하는 전면에 층간절연막(15)을 증착하고, 게이트 하드마스크(13) 상의 게이트 스페이서막(14)이 노출되는 타겟으로 평탄화 식각한다.
다음으로, 평탄화된 층간절연막(15) 상에 비정질 카본(16), SiON막(17), 반사방지막(18)을 차례로 증착한다. 이어서, 반사방지막(18) 상에 포토레지스트 패턴(19)을 형성하고, 포토레지스트 패턴(19)을 식각 마스크로 하여 반사방지막(18) 및 SiON막(17)을 식각한다.
도 1b에 도시된 바와 같이, 포토레지스트 패턴(19)을 스트립하고 반사방지막(18) 및 SiON(17)을 마스크로 하여 비정질 카본(16a)을 식각한다. 한편, 비정질 카본 식각 중 반사방지막(18)은 제거된다.
한편, 이후의 공정에서부터 비정질 카본(16)은 식각된 비정질 카본(16a)이라 약칭한다.
도 1c에 도시된 바와 같이, SiON(17)과 식각된 비정질 카본(16a)을 마스크로 사용하여 층간절연막(15)을 식각하여 홀(20)을 형성한다. 이 때, 층간절연막(15a) 식각시 홀(20)의 내측벽에 폴리머(P)가 발생한다.
도 1d에 도시된 바와 같이, O2 플라즈마를 실시하여 폴리머(P)를 제거한다. 한편, O2 플라즈마를 실시함에 따라 폴리머(P)는 제거되지만, 식각된 비정질 카본(16a)이 손상되는 문제가 발생한다.
상술한 바와 같이, 비정질 카본과 SiON막이 적층된 마스크를 사용하여 층간절연막을 식각하여 홀을 형성하는 과정에서 폴리머가 발생하고, 폴리머를 제거하기 위한 O2 플라즈마 공정시 비정질 카본이 손상되어 후속 공정 진행이 어려운 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 폴리머 제거시 하드마스크용 비정질 카본의 손실을 방지하는데 적합한 반도체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 콘택홀 형성 방법은 반도체 기판 상부에 절연막을 형성하는 단계, 상기 절연막 상에 버퍼막을 형성하는 단계, 상기 버퍼막의 소정 영역 상에 적어도 비정질 카본을 포함하는 하드마스크를 형성하는 단계, 및 상기 하드마스크로 상기 버퍼막 및 상기 층간절연막을 식각하여 콘택홀 예정 지역의 상기 반도체 기판을 노출시켜 상기 콘택홀을 형성 하는 단계를 포함한다.
또한, 본 발명은 반도체 기판 상에 다수의 게이트 패턴을 형성하는 단계, 상기 반도체 기판 상에 상기 게이트 패턴을 매립하는 두께로 절연막을 형성하는 단계, 상기 절연막 상에 버퍼막을 형성하는 단계, 상기 버퍼막의 소정 영역 상에 적어도 비정질 카본을 포함하는 하드마스크를 형성하는 단계, 및 상기 하드마스크로 상기 버퍼막 및 상기 층간절연막을 식각하여 상기 게이트 패턴 사이의 상기 반도체 기판을 노출시켜 상기 콘택홀을 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(31) 상에 열산화법으로 게이트 산화막(도시하지 않음)을 성장시키고, 게이트 전도막(32) 및 게이트 하드마스크(33)가 적층 형성된 다수의 게이트 패턴을 형성한다.
이어서, 게이트 패턴이 형성된 결과물의 표면을 따라 게이트 스페이서막(34)을 증착한다.
계속해서, 게이트 패턴을 포함하는 전면에 층간절연막(35)을 증착하고, 게이트 하드마스크(33) 상의 게이트 스페이서막(34)이 노출되는 타겟으로 화학적·기계 적 연마(Chemical Mechanical Polishing; CMP)를 실시하여 게이트 하드마스크(33)가 노출되는 타겟으로 평탄화 식각한다.
층간절연막(35)은 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phospho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등을 이용하며, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용할 수 있다.
다음으로, 평탄화된 층간절연막(35) 상에 버퍼용 산화막(36)을 증착한다. 버퍼용 산화막(36)은 게이트 패턴의 리프팅 현상을 방지하기 위한 막으로 HDP막, 플라즈마강화화학기상증착(PECVD) 또는 원자층증착(ALD)법을 사용하여 형성하고, 200∼1000Å의 두께로 형성한다.
도 2b에 도시된 바와 같이, 버퍼용 산화막(36) 상에 비정질 카본(37), 하드마스크용 SiON막(38) 및 반사방지막(39)을 차례로 증착한다. 이어서, 반사방지막(39)의 소정 영역 상에 포토레지스트 패턴(40)을 형성한다. 이 때, 비정질 카본(37)은 400∼2000Å의 두께로 형성한다.
도 2c에 도시된 바와 같이, 포토레지스트 패턴(40)을 식각 베리어로 하여 반사방지막(39) 및 하드마스크용 SiON(38)막을 식각한다. 이어서, 포토레지스트 패턴(39)을 스트립(Strip)하고, 반사방지막(39a)과 SiON 하드마스크(38a)를 식각 베리어로 콘택홀 예정 지역의 비정질 카본을 식각한다. 이 때, 비정질 카본(37) 하부의 버퍼용 산화막(36)의 소정 두께도 식각된다.
비정질 카본(37a) 식각시 반사방지막은 함께 식각되어 제거되고, SiON 하드마스크(38a)는 제거한다.
한편, 하드마스크용 SiON막은 SiN막을 적용할 수 있으며 200∼1000Å의 두께로 형성한다.
도 2d에 도시된 바와 같이, 식각된 비정질 카본(36a)을 마스크로 사용하여 층간절연막(35)을 식각하여 콘택홀(41)을 형성한다. 이 때, 층간절연막(35)을 식각하면서 콘택홀(41)의 내측벽에 폴리머(P)가 발생한다. 한편, 비정질 카본(36a) 외에도, 폴리머를 발생시킬 수 있는 유기 물질을 사용할 수 있다.
도 2e에 도시된 바와 같이, 게이트 패턴 사이에 형성된 게이트 스페이서(34)를 선택적으로 식각하여 제거하고, 반도체 기판(31)의 콘택홀 예정 영역을 오픈하여 콘택홀(41a)을 형성한다.
상술한 바와 같이, 비정질 카본과 SiON막을 하드마스크로 사용할 때, 비정질 카본 하부에 버퍼막을 적용하여 콘택홀 식각 후 발생하는 폴리머 제거에 따른 비정질 카본의 손실을 방지하여 자기정렬콘택 공정시 발생되는 리프팅 현상과 같은 공정 불량을 개선할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 비정질 카본과 SiON막을 하드마스크로 사용할 때, 버퍼막을 사용하여 콘택 공정시 발생하는 리프팅 현상을 방지하여 공정 불량을 억제하므로써 소자의 수율을 향상시키는 효과를 얻을 수 있다.

Claims (16)

  1. 반도체 기판 상부에 절연막을 형성하는 단계;
    상기 절연막 상에 버퍼막을 형성하는 단계;
    상기 버퍼막의 소정 영역 상에 적어도 비정질 카본을 포함하는 하드마스크를 형성하는 단계; 및
    상기 하드마스크로 상기 버퍼막 및 상기 층간절연막을 식각하여 콘택홀 예정 지역의 상기 반도체 기판을 노출시켜 상기 콘택홀을 형성하는 단계
    를 포함하는 반도체 소자의 콘택홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 콘택홀을 형성하는 단계는,
    상기 절연막 상에 상기 버퍼막, 비정질 카본 및 하드마스크를 차례로 형성하는 단계;
    상기 하드마스크의 소정 영역 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 상기 콘택홀 예정 영역의 상기 하드마스크, 상기 비정질 카본을 차례로 식각하는 단계;
    상기 포토레지스트 패턴을 스트립하는 단계;
    식각된 상기 하드마스크로 상기 비정질 카본을 식각하는 단계;
    식각된 상기 하드마스크를 베리어로 상기 버퍼막의 소정 두께를 식각하는 단계;
    상기 하드마스크를 제거하는 단계; 및
    식각된 상기 비정질 카본을 베리어로 상기 절연막을 선택적으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성 방법.
  3. 제 2 항에 있어서,
    상기 비정질 카본을 베리어로 상기 절연막을 식각하는 단계는,
    상기 콘택홀을 형성한 후에 상기 비정질 카본을 제거하는 단계를 포함하는 반도체 소자의 콘택홀 형성 방법.
  4. 제 1 항에 있어서,
    상기 버퍼막은 상기 버퍼막은 HDP막, PECVD 또는 ALD 법으로 형성된 산화막인 반도체 소자의 콘택홀 형성 방법.
  5. 제 4 항에 있어서,
    상기 버퍼막은 200∼1000Å의 두께로 형성하는 반도체 소자의 콘택홀 형성 방법.
  6. 제 2 항에 있어서,
    상기 비정질 카본은 400∼2000Å의 두께로 형성하는 반도체 소자의 콘택홀 형성 방법.
  7. 제 1 항에 있어서,
    상기 하드마스크는 SiON막 또는 SiN막을 사용하는 반도체 소자의 콘택홀 형성 방법.
  8. 제 7 항에 있어서,
    상기 하드마스크는 200∼1000Å의 두께로 형성하는 반도체 소자의 콘택홀 형성 방법.
  9. 반도체 기판 상에 다수의 게이트 패턴을 형성하는 단계;
    상기 반도체 기판 상에 상기 게이트 패턴을 매립하는 두께로 절연막을 형성하는 단계;
    상기 절연막 상에 버퍼막을 형성하는 단계;
    상기 버퍼막의 소정 영역 상에 적어도 비정질 카본을 포함하는 하드마스크를 형성하는 단계; 및
    상기 하드마스크로 상기 버퍼막 및 상기 층간절연막을 식각하여 상기 게이트 패턴 사이의 상기 반도체 기판을 노출시켜 상기 콘택홀을 형성하는 단계
    를 포함하는 반도체 소자의 콘택홀 형성 방법.
  10. 제 9 항에 있어서,
    상기 콘택홀을 형성하는 단계는,
    상기 절연막 상에 상기 버퍼막, 비정질 카본 및 하드마스크를 차례로 형성하는 단계;
    상기 하드마스크의 소정 영역 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 상기 콘택홀 예정 영역의 상기 하드마스크, 상기 비정질 카본을 차례로 식각하는 단계;
    상기 포토레지스트 패턴을 스트립하는 단계;
    식각된 상기 하드마스크로 상기 비정질 카본을 식각하는 단계;
    식각된 상기 하드마스크를 베리어로 상기 버퍼막의 소정 두께를 식각하는 단 계;
    상기 하드마스크를 제거하는 단계; 및
    식각된 상기 비정질 카본을 베리어로 상기 절연막을 선택적으로 식각하여 상기 게이트 패턴 사이의 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성 방법.
  11. 제 10 항에 있어서,
    상기 비정질 카본을 베리어로 상기 절연막을 식각하는 단계는,
    상기 콘택홀을 형성한 후에 상기 비정질 카본을 제거하는 단계를 포함하는 반도체 소자의 콘택홀 형성 방법.
  12. 제 9 항에 있어서,
    상기 버퍼막은 상기 버퍼막은 HDP막, PECVD 또는 ALD 법으로 형성된 산화막인 반도체 소자의 콘택홀 형성 방법.
  13. 제 12 항에 있어서,
    상기 버퍼막은 200∼1000Å의 두께로 형성하는 반도체 소자의 콘택홀 형성 방법.
  14. 제 9 항에 있어서,
    상기 비정질 카본은 400∼2000Å의 두께로 형성하는 반도체 소자의 콘택홀 형성 방법.
  15. 제 9 항에 있어서,
    상기 하드마스크는 SiON막 또는 SiN막을 사용하는 반도체 소자의 콘택홀 형성 방법.
  16. 제 15 항에 있어서,
    상기 하드마스크는 200∼1000Å의 두께로 형성하는 반도체 소자의 콘택홀 형성 방법.
KR1020050096116A 2005-10-12 2005-10-12 반도체 소자의 콘택홀 형성 방법 KR100824994B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050096116A KR100824994B1 (ko) 2005-10-12 2005-10-12 반도체 소자의 콘택홀 형성 방법
TW095120888A TWI322485B (en) 2005-10-12 2006-06-13 Method for forming contact hole of semiconductor device
US11/455,126 US7575997B2 (en) 2005-10-12 2006-06-15 Method for forming contact hole of semiconductor device
JP2006176144A JP5094055B2 (ja) 2005-10-12 2006-06-27 半導体素子のコンタクトホール形成方法
CNA2006100903437A CN1949473A (zh) 2005-10-12 2006-06-29 用于形成半导体器件接触孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096116A KR100824994B1 (ko) 2005-10-12 2005-10-12 반도체 소자의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20070040595A true KR20070040595A (ko) 2007-04-17
KR100824994B1 KR100824994B1 (ko) 2008-04-24

Family

ID=38018930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096116A KR100824994B1 (ko) 2005-10-12 2005-10-12 반도체 소자의 콘택홀 형성 방법

Country Status (2)

Country Link
KR (1) KR100824994B1 (ko)
CN (1) CN1949473A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194738A (zh) * 2010-03-15 2011-09-21 中芯国际集成电路制造(上海)有限公司 制作接触孔的方法
CN102299100B (zh) * 2010-06-23 2014-05-14 中芯国际集成电路制造(上海)有限公司 接触孔的制作方法
CN102509694B (zh) * 2011-10-25 2015-04-01 上海华力微电子有限公司 保留部分无定形碳层的方法
CN103681604B (zh) * 2012-09-07 2017-11-14 中芯国际集成电路制造(上海)有限公司 带有自对准接触孔的半导体器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981398A (en) * 1998-04-10 1999-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask method for forming chlorine containing plasma etched layer

Also Published As

Publication number Publication date
CN1949473A (zh) 2007-04-18
KR100824994B1 (ko) 2008-04-24

Similar Documents

Publication Publication Date Title
TW200534389A (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US7365000B2 (en) Method for fabricating semiconductor device
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
US7575997B2 (en) Method for forming contact hole of semiconductor device
KR100824994B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100832015B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR20080074486A (ko) 반도체 소자의 소자 분리막 형성 방법
US11062952B2 (en) Method of forming a semiconductor structure by sacrificial layers and spacer
US7537990B2 (en) Method of manufacturing semiconductor devices
KR20100026223A (ko) 반도체 장치 제조방법
KR100677990B1 (ko) 반도체 소자의 제조 방법
KR20090071771A (ko) 반도체 소자의 소자 분리막 제조 방법
KR100723769B1 (ko) 플래쉬 메모리소자의 제조방법
KR100772532B1 (ko) 반도체 소자 제조 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR20090030507A (ko) 반도체 소자의 제조방법
KR100746612B1 (ko) 반도체 소자의 리세스 채널용 트렌치 형성방법
KR20050104078A (ko) 반도체소자의 스토리지노드콘택홀 형성 방법
KR20000044889A (ko) 반도체 소자의 비트라인 플러그 형성 방법
KR20080074341A (ko) 반도체 소자의 게이트 형성 방법
KR20050041382A (ko) 반도체 장치의 트랜치 홀 제조방법
KR20070034780A (ko) 반도체 소자의 제조방법
KR20060038598A (ko) 반도체 소자의 제조 방법
KR20070087380A (ko) 낸드 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee