KR20060038598A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20060038598A
KR20060038598A KR1020040087691A KR20040087691A KR20060038598A KR 20060038598 A KR20060038598 A KR 20060038598A KR 1020040087691 A KR1020040087691 A KR 1020040087691A KR 20040087691 A KR20040087691 A KR 20040087691A KR 20060038598 A KR20060038598 A KR 20060038598A
Authority
KR
South Korea
Prior art keywords
film
pecvd
forming
semiconductor device
polymer film
Prior art date
Application number
KR1020040087691A
Other languages
English (en)
Inventor
구자춘
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040087691A priority Critical patent/KR20060038598A/ko
Publication of KR20060038598A publication Critical patent/KR20060038598A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 포토레지스트 패턴형성시 발생하는 얼라인(align) 및 오버레이(Overlay) 불량을 방지함과 동시에 공정을 단순화시킬 수 있는 반도체 소자의 제조 방법에 관한 것으로, 기판 상에 피식각층을 형성하는 단계; 상기 피시각층 상에 하드마스크용 폴리머막 및 PECVD막을 차례로 형성하는 단계; 상기 폴리머막 및 PECVD막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 PECVD막 및 폴리머막을 차례로 식각하여 PECVD막/폴리머막의 적층구조로된 하드마스크를 형성하는 단계; 및 상기 하드마스크를 식각마스크로 상기 절연막을 선택적으로 식각하여 소정의 패턴을 형성하는 단계를 포함한다.
PECVD막, 오버레이(Overlay), 얼라인(Align)

Description

반도체 소자의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 제조 방법을 도시한 공정단면도이다.
도 2a 내지 도 2c는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 도시한 공정단면도
*도면의 주요 부분에 대한 부호의 설명*
20 : 기판 21 : 제1절연막
22 : 플러그 23 : 제2절연막
24a : 폴리머막 24b : PECVD막
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 포토레지스트 패턴형성시 발생하는 얼라인(align) 및 오버레이(Overlay) 불량을 방지함과 동시에 공 정을 단순화시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 제조공정 중 게이트전극 또는 랜딩플러그콘택과 같은 패턴을 형성하기 위해서 피시각층 상에 포토레지스트 패턴을 형성하게 되는데, 포토레지스트의 두께가 5000Å이하로 낮아짐에 따라 하드마스크의 도입이 필수적이다.
도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 제조 방법을 도시한 공정단면도이다.
도 1a를 참조하면, 기판(10) 상에 층간절연막(11)을 형성한 후, 층간절연막(11) 상에 비정질실리콘막, 폴리실리콘막, 텅스텐막 등으로 된 하드마스크용 절연막(12)을 형성한다.
이어서, 하드마스크용 절연막(12) 상에 소정의 패턴형성을 위한 포토레지스트 패턴(13)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(13)을 식각마스크로 하드마스크용 절연막(12)을 식각하여 하드마스크(12a)를 형성한 후, 하드마스크(12a)를 식각마스크로 층간절연막(11)을 식각하여 소정의 패턴을 형성한다.
상기와 같은 종래기술에 따른 반도체 소자의 제조 방법은 피식각층을 식각하기 위해 하드마스크를 도입하고 있는데, 하드마스크용 절연막으로 주로 사용되는 폴리실리콘막 또는 텅스텐막 등은 가시광선영역(400∼750nm)에서 광흡수율(k)이 0.2이상이 되어 포토레지스트 패턴 형성시 얼라인(align) 및 오버레이(Overlay) 불량을 유발하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 포토레지스트 패턴형성시 발생하는 얼라인(align) 및 오버레이(Overlay) 불량을 방지함과 동시에 공정을 단순화시킬 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명은 기판 상에 피식각층을 형성하는 단계; 상기 피시각층 상에 하드마스크용 폴리머막 및 PECVD막을 차례로 형성하는 단계; 상기 폴리머막 및 PECVD막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 PECVD막 및 폴리머막을 차례로 식각하여 PECVD막/폴리머막의 적층구조로된 하드마스크를 형성하는 단계; 및 상기 하드마스크를 식각마스크로 상기 절연막을 선택적으로 식각하여 소정의 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
또한, 본 발명은 기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막을 관통하여 기판과 접속되며, 상기 제1절연막과 평탄화된 플러그를 형성하는 단계; 상기 제1절연막 상에 제2절연막을 형성하는 단계; 상기 제2절연막 상에 하드마스크용 폴리머막 및 PECVD막을 차례로 형성하는 단계; 상기 폴리머막 및 PECVD막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 PECVD막 및 폴리머막을 차례로 식각하여 PECVD막/폴리머막의 적층구조로된 하드마 스크를 형성하는 단계; 및 상기 하드마스크를 식각마스크로 상기 제2절연막을 선택적으로 식각하여 플러그를 노출시키는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명의 기술적 사상의 특징은 피식각층 상에 PECVD막/폴리머막의 적층구조로 된 하드마스크용 절연막을 형성한 후, 하드마스크용 절연막 상에 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 식각마스크로 하드마스크용 절연막을 식각하여 하드마스크를 형성한 후, 하드마스크를 식각마스크로 피식각층을 식각하여 소정의 패턴을 형성한다. 소정의 패턴은 양각패턴 또는 음각패턴일 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2c는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 도시한 공정단면도로서, 특히 스토리지노드 콘택홀형성 공정을 도시한 단면도이다.
도 2a를 참조하면, 기판(20) 상에 복수의 게이트전극 패턴(G1, G2)을 형성한 후, 복수의 게이트전극 패턴(G1, G2)이 형성된 영역 이외의 기판(20) 상에 제1절연막(21)을 형성한다. 이어서, 복수의 게이트전극 패턴(G1, G2) 상부가 노출되는 타겟으로 제1절연막(21)을 평탄화한다. 이어서, 제1절연막(21)을 관통하여 복수의 게이트전극 패턴(G1, G2) 사이의 기판(20)과 접속되며, 복수의 게이트전극 패턴(G1, G2)과 평탄화된 플러그(22)를 형성한다. 이어서, 제1절연막(21) 상에 제2절연막(22)을 형성한 후, 제2절연막(23)을 화학적기계적연마하여 평탄화한다.
이어서, 도 2b에 도시된 바와 같이, 제2절연막(23) 상에 스핀코팅(Spin Coating)방식을 이용하여 하드마스크용 폴리머막(24a)을 형성한다. 폴리머막(24a)은 광흡수율(k)이 0.15이하인 물질로 형성하는 것이 바람직하다.
폴리머막(24a)은 500Å 내지 5000Å의 두께로 형성하는 것이 바람직하며, 폴리머막(24a)을 형성하는 단계 후, 폴리머막(24a)의 경화 및 식각선택비를 높이기 위해 300℃ 내지 500℃의 온도로 열처리하는 공정이 추가될 수 있다.
또한, 광흡수율을 낮추기 위해 폴리머막(24a) 상에 실리콘리치성 물질막(도면에 도시되지 않음)을 10Å 내지 50Å의 두께로 형성하는 공정을 더 추가할 수 있다.
이어서, 하드마스크용 폴리머막(24a) 상에 하드마스크용 PECVD막(24b)을 형성한다. PECVD막(24b)은 산화막, 질화막, 산화질화막 중 선택된 어느 하나 이상을 포함하는 막으로 50Å 내지 2000Å의 두께로 형성하는 것이 바람직하다.
여기서, PECVD막(24b) 형성시 실리콘성분이 포함된 가스를 함께 주입하여 PECVD막(24b)에 실리콘성분이 1％ 내지 20％로 포함되도록 하여 광흡수율이 0.1 내지 0.6이 되도록 할 수 있다.
이어서, 하드마스크용 PECVD막(24b) 상에 콘택홀 형성을 위한 포토레지스트 패턴(25)을 형성한다.
이어서, 도 2c에 도시된 바와 같이, 포토레지스트 패턴(25)을 식각마스크로 하드마스크용 PECVD막(24b) 및 폴리머막(24a)을 차례로 식각하여 PECVD막(24b)/폴리머막(24a)의 적층구조로된 하드마스크(24)를 형성한다.
이어서, 하드마스크를(24)를 식각마스크로 피식각층을 차례로 식각하여 플러그(22)를 노출시키는 콘택홀(C)을 형성시킨다. 여기서, 식각후 잔류하는 폴리머막(24a)은 포토레지스트 제거 및 세정공정에서 함께 제거되어 별도의 제거공정이 필요 없다.
전술한 바와 같이 이루어지는 본 발명은, 하드마스크용 절연막을 광흡수율(k)이 낮은 폴리머막을 이용하여 형성함으로써, 하드마스크용 절연막의 두께가 증가되더라도 포토레지스트 패턴 형성시 얼라인(align) 및 오버레이(Overlay) 불량을 방지할수 있다.
또한, 하드마스크 형성후, 추가로 키(Key)부분의 하드마스크용 절연막을 제거하는 공정 및 피식각층 식각후, 폴리머를 별도로 제거하는 공정을 생략할 수 있어 공정을 단순화시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의해야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진자라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예를 들어, 본 발명의 바람직한 실시예에서는 스토리지노드 콘택홀 형성공정을 일예로 설명하였으나, 게이트전극, 비트라인, 스토리지라인등의 금속배선 형성시에도 적용가능하며, 콘택홀의 경우도 랜딩플러그 콘택, 스토리지라인 콘택, 메탈 콘택등 다양하게 적용할 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은, 광흡수율이 낮은 폴리머를 하드마스크용 절연막에 적용하여 포토레지스트 패턴 형성시 발생하는 얼라인(align) 및 오버레이(Overlay) 불량을 방지함과 동시에 공정을 단순화 시킬수 있어, 반도체 소자의 수율 및 생산성을 향상시킬 수 있다.

Claims (10)

  1. 기판 상에 피식각층을 형성하는 단계;
    상기 피시각층 상에 하드마스크용 폴리머막 및 PECVD막을 차례로 형성하는 단계;
    상기 폴리머막 및 PECVD막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 PECVD막 및 폴리머막을 차례로 식각하여 PECVD막/폴리머막의 적층구조로된 하드마스크를 형성하는 단계; 및
    상기 하드마스크를 식각마스크로 상기 절연막을 선택적으로 식각하여 소정의 패턴을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 PECVD막은 산화막, 질화막, 산화질화막 중 선택된 어느 하나 이상을 포함하는 반도체 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 PECVD막을 50Å 내지 2000Å의 두께로 형성하는 반도체 소자의 제조 방 법.
  4. 제3항에 있어서,
    상기 PECVD막은 실리콘성분이 1％ 내지 20％로 포함된 반도체 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 PECVD막은 광흡수율이 0.1 내지 0.6인 반도체 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 폴리머막을 500Å 내지 5000Å의 두께로 형성하는 반도체 소자의 제조 방법.
  7. 제6항에 있어서,
    상기 폴리머막을 형성하는 단계 후, 상기 폴리머막을 300℃ 내지 500℃의 온도로 열처리하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  8. 제1항에 있어서,
    상기 PECVD막을 형성하는 단계 전, 실리콘리치성 물질막을 10Å 내지 50Å의 두께로 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  9. 제1항에 있어서,
    상기 소정의 도전패턴은 양각패턴 또는 음각패턴인 반도체 소자의 제조 방법.
  10. 기판 상에 제1절연막을 형성하는 단계;
    상기 제1절연막을 관통하여 기판과 접속되며, 상기 제1절연막과 평탄화된 플러그를 형성하는 단계;
    상기 제1절연막 상에 제2절연막을 형성하는 단계;
    상기 제2절연막 상에 하드마스크용 폴리머막 및 PECVD막을 차례로 형성하는 단계;
    상기 폴리머막 및 PECVD막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 PECVD막 및 폴리머막을 차례로 식각하여 PECVD막/폴리머막의 적층구조로된 하드마스크를 형성하는 단계; 및
    상기 하드마스크를 식각마스크로 상기 제2절연막을 선택적으로 식각하여 플러그를 노출시키는 단계
    를 포함하는 반도체 소자의 제조 방법.
KR1020040087691A 2004-10-30 2004-10-30 반도체 소자의 제조 방법 KR20060038598A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040087691A KR20060038598A (ko) 2004-10-30 2004-10-30 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087691A KR20060038598A (ko) 2004-10-30 2004-10-30 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060038598A true KR20060038598A (ko) 2006-05-04

Family

ID=37146077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087691A KR20060038598A (ko) 2004-10-30 2004-10-30 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060038598A (ko)

Similar Documents

Publication Publication Date Title
KR100340879B1 (ko) 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법
KR100329773B1 (ko) 에프램 소자 제조 방법
KR100824994B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20060038598A (ko) 반도체 소자의 제조 방법
KR100832015B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR101183640B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
KR20030075745A (ko) 반도체 소자의 금속게이트 형성방법
KR100314810B1 (ko) 대머신 게이트를 적용한 반도체 소자 제조방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100844935B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR20040007991A (ko) 반도체소자의 비트라인 형성방법
KR20010096346A (ko) 버퍼산화막을 이용한 반도체소자 평탄화방법
KR100483204B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100744105B1 (ko) 콘택 플러그의 형성 방법
KR20020087557A (ko) 플래시 메모리 셀의 플로팅 게이트 형성 방법
JPH10242275A (ja) 半導体装置の製造方法
KR20060038597A (ko) 반도체 소자의 패턴 형성 방법
KR20060002182A (ko) 반도체소자의 형성방법
KR20040039981A (ko) 반도체 소자의 캐패시터 제조방법
KR20050111199A (ko) 반도체 소자의 형성 방법
KR20030057715A (ko) 반도체 소자의 제조방법
KR20000025638A (ko) 반도체 소자의 콘택 형성 방법
KR20060077493A (ko) 반도체 소자의 비트라인 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid