CN102299100A - 接触孔的制作方法 - Google Patents

接触孔的制作方法 Download PDF

Info

Publication number
CN102299100A
CN102299100A CN2010102180778A CN201010218077A CN102299100A CN 102299100 A CN102299100 A CN 102299100A CN 2010102180778 A CN2010102180778 A CN 2010102180778A CN 201010218077 A CN201010218077 A CN 201010218077A CN 102299100 A CN102299100 A CN 102299100A
Authority
CN
China
Prior art keywords
layer
reflecting layer
etching
contact hole
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102180778A
Other languages
English (en)
Other versions
CN102299100B (zh
Inventor
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010218077.8A priority Critical patent/CN102299100B/zh
Publication of CN102299100A publication Critical patent/CN102299100A/zh
Application granted granted Critical
Publication of CN102299100B publication Critical patent/CN102299100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种接触孔的制作方法，包括：在衬底上依次形成导电层、刻蚀停止层、介电层、收缩层、第一抗反射层、第二抗反射层和带有图案的光刻胶层；以所述光刻胶层作为掩膜，对所述第二抗反射层进行刻蚀；以所述光刻胶层和所述第二抗反射层为掩膜，对所述第一抗反射层进行刻蚀；以所述光刻胶层、所述第二抗反射层和所述第一抗反射层为掩膜，对所述收缩层进行刻蚀；以所述收缩层为掩膜，对所述介电层进行刻蚀；去除所述光刻胶层、所述第二抗反射层、所述第一抗反射层和所述收缩层，完成接触孔的制作。根据本发明的方法，能够有效地改善接触孔的尺寸均匀性和顶视轮廓，从而提高器件的电学性能均匀性，提高良品率。

Description

接触孔的制作方法
技术领域
本发明涉及半导体器件制造工艺，特别涉及一种接触孔的制作方法。
背景技术
半导体集成电路的制作是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，缩小制作在小面积的晶片上。其中，各个组件必须通过适当的内连导线来进行电连接，才能发挥所期望的功能。在半导体工艺中，器件与电路之间通常存在欧姆接触。在理想的欧姆接触中，接触电阻(Rc)应当尽可能地低。
在超高速MOS大规模集成电路中为降低源/漏极和栅极的薄膜电阻和寄生电阻，通常采用自对准硅化物(Salicide)工艺。在自对准技术中，在由形成于半导体衬底上的杂质扩散层构成的源/漏区和由多晶硅构成的栅极上，使金属与例如Si的半导体反应生成硅化物(即，金属硅化物)。在MOS器件中，经常采用金属硅化物来得到良好的低电阻接触。金属硅化物层分别设置在源/漏区和栅极上，可以用来提供位于金属线与衬底上的源/漏区、栅极之间的接触面。金属硅化物可以降低金属接触与下方结构之间的表面电阻，降低上层互连结构的接触孔和晶体管各极的接触电阻。
然而，接触电阻还与很多因素有关，其中影响较大的是接触孔的尺寸和形状。因为接触电阻与接触孔尺寸的平方成反比，因此，接触孔的尺寸以及圆形轮廓的完整性会影响最终的接触电阻。进一步，尺寸的均匀性和圆形轮廓的完整性会影响接触电阻的均匀性。如果接触电阻的均匀性较差，会使器件的电学性能不均匀，并使器件在不同环境下运行速度不一致，甚至会造成良品率下降等诸多问题。
图1A-1D是传统方法形成接触孔的工艺流程中各个步骤所获得器件的剖视图。如图1A所示，在已经制造了半导体器件，例如MOS晶体管和金属硅化物，的前端器件层100上形成刻蚀停止层101。在刻蚀停止层101上形成介电层102。该层起到绝缘的用途，用来隔离器件与之后形成的金属互连层。在介电层102上形成有机材料层103。在有机材料层103上形成底部抗反射涂层(BARC)104。在底部抗反射涂层104上涂覆带有图案的光刻胶层105。然后，如图1B所示，以光刻胶层105作为掩膜，对底部抗反射涂层104进行刻蚀，接下来，如图1C所示，以光刻胶层105和底部抗反射涂层104作为掩膜，对有机材料层103进行刻蚀。然后，如图1D所示，以有机材料层103为掩膜，对介电层102进行刻蚀，并停止在刻蚀停止层101的上表面。最后，去除光刻胶层105、底部抗反射涂层104和有机材料层103，完成接触孔的制作。
实践中发现，采用传统工艺形成的接触孔的均匀性较差，即位于晶片上不同区域的接触孔的尺寸差异较大。另外，理想的接触孔顶视轮廓应为规则的圆形，刻蚀后形成的接触孔的顶视轮廓呈不规则形状。这会对器件的电学性能产生不利影响，降低器件的稳定性，甚至会影响良品率。
于是，目前急需一种改进的接触孔的制作方法，以改善接触孔的尺寸均匀性和顶视轮廓，从而提高器件的电学性能均匀性，提高良品率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提出一种接触孔的制作方法，包括：在衬底上依次形成导电层、刻蚀停止层、介电层、收缩层、第一抗反射层、第二抗反射层和带有图案的光刻胶层；以所述光刻胶层作为掩膜，对所述第二抗反射层进行刻蚀；以所述光刻胶层和所述第二抗反射层为掩膜，对所述第一抗反射层进行刻蚀；以所述光刻胶层、所述第二抗反射层和所述第一抗反射层为掩膜，对所述收缩层进行刻蚀；以所述收缩层为掩膜，对所述介电层进行刻蚀；去除所述光刻胶层、所述第二抗反射层、所述第一抗反射层和所述收缩层，完成接触孔的制作。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，所述第一抗反射层的厚度为200-1000埃，所述第二抗反射层的厚度为200-800埃。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，所述第一抗反射层的厚度为300-500埃，所述第二抗反射层的厚度为300-500埃。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，所述第二抗反射层与所述第一抗反射层的厚度比例为1∶2-1∶1.5。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，所述第二抗反射层与所述第一抗反射层的厚度比例为1∶1。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，所述第一抗反射层的材料为SiON、氧化硅或正硅酸乙酯中的一种或多种。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，所述第一抗反射层为SiON。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，所述第二抗反射层为含硅的底部抗反射层。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，所述收缩层为无定形碳。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，对所述第一抗反射层进行刻蚀的过程中通入CF4、CHF3、CH2F2和C4F6中的一种或多种。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，对所述第一抗反射层进行刻蚀的过程中通入CF4。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，对所述收缩层进行刻蚀的过程中通入N2和H2。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，所述N2的流速为100-400sccm，所述H2的流速为200-800sccm。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，所述N2的流速为200-400sccm，所述H2的流速为500-700sccm。
根据本发明的另一方面，所述制作接触孔的方法的特征在于，对所述收缩层进行刻蚀的过程中通入SO2、O2和He。
根据本发明的方法，能够有效地改善接触孔的尺寸均匀性和顶视轮廓，从而提高器件的电学性能均匀性，提高良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A至图1D是传统方法形成接触孔的工艺流程中各个步骤所获得器件的剖视图；
图2A至图2F是根据本发明一个实施方式制作接触孔的工艺流程中各个步骤所获得器件的剖视图；
图3为根据传统方法形成的接触孔的顶视图；
图4为根据本发明一个实施方式所述的方法形成的接触孔的顶视图；
图5是根据本发明一个实施方式制作接触孔的制造工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明的接触孔的制作工艺。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
参照图2A至图2F，示出根据本发明一个实施例制作接触孔的工艺流程中各个步骤所获得器件的剖视图。
首先，如图2A所示，先提供衬底200，衬底200上已经形成了半导体器件，例如MOS晶体管。衬底200可以是单晶硅、多晶硅或非晶硅；衬底200也可以是硅、锗、砷化镓或者硅锗化合物；衬底200还可以具有外延层或外延层上硅结构；衬底200还可以是其它半导体材料，这里不再一一列举。
在衬底200上形成导电层201，所述导电层201可以是源极区或源极区和其上的金属硅化物层的叠层结构；也可以是漏极区或漏极区和其上的金属硅化物层的叠层结构；也可以是栅极或栅极和其上的金属硅化物的叠层结构。所述金属硅化物可以是镍化硅(NiSi)、钴化硅(CoSi)中的一种或其组合。所述金属硅化物还可以是掺杂有导电金属的镍化硅(NiSi)、钴化硅(CoSi)中的一种或其组合，其中掺杂的金属可以是铂(Pt)等。金属硅化物层能够得到良好的低电阻接触，降低互连结构的接触孔与晶体管各极的接触电阻。
在所述导电层201上形成刻蚀停止层202，其厚度可以约为200～600埃，刻蚀停止层202一般采用氮化硅材料，其与随后要形成的介电层相比，具有低得多的刻蚀速率，以防止过刻蚀的发生，保护硅片表面不受损坏。
在刻蚀停止层202上形成介电层203。其形成方法可以是化学气相沉积法(CVD)或旋转涂布法(SOC)，其厚度可以约为3000-4000埃。介电层203的材料可以是掺杂硅玻璃、二氧化硅或低介电常数材料等等。该层起到绝缘的用途，用来隔离器件与之后形成的金属互连层。
在介电层203上形成收缩层204，其厚度可以约为1500-2500埃。收缩层204的材料可以是在刻蚀过程中容易形成聚合物的物质，例如是选用无定形碳、氮化硅等中的一种或多种，优选的收缩层材料为无定形碳，以便缩小该层的尺寸，从而缩小接触孔的CD。
在收缩层204上形成第一抗反射层205，该层的材料可以是SiON、氧化硅或正硅酸乙酯(TEOS)中的一种或多种，优选地为SiON。第一抗反射层205的厚度大约为200-1000埃，优选地约为300-500埃，更优选地为约400埃。为了提高SiON的抗反射效果，在第一抗反射层205上还形成有第二抗反射层206，以便使曝光显影后的接触孔获得很好的圆整度与均匀性。第二抗反射层206的材料可以选择含硅的底部抗反射(Si-BARC)材料，其厚度可以约为200-800埃，优选地约为300-500埃，更优选地为约400埃。第二抗反射层206与第一抗反射层205之间的厚度比例为1∶2-1∶1.5，优选地约为1∶1。接着，在第二抗反射层206上涂覆带有图案的光刻胶层207。
接着，如图2B所示，以光刻胶层207作为掩膜，对第二抗反射层206进行刻蚀，以形成第一开口210，第一开口210具有显影后关键尺寸(第一尺寸)。由于受到每一代技术节点的光刻机曝光极限的限制，所述第一尺寸要大于预计要形成的接触孔的关键尺寸。
然后，如图2C所示，以光刻胶层207和第二抗反射层206为掩膜，经由第一开口210对第一抗反射层205进行刻蚀。所述刻蚀可以选用干法刻蚀，刻蚀气体包含CF4、CHF3、CH2F2和C4F6中的一种或多种，优选的刻蚀气体为CF4。根据本发明的一个优选实施方式，CF4的流速大约为50-300sccm，其中，sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(1cm3/min)的流量。
然后，如图2D所示，以光刻胶层207、第二抗反射层206和第一抗反射层205为掩膜，对收缩层204进行刻蚀。所述刻蚀可以选用干法刻蚀，刻蚀气体可以包含N2和H2。刻蚀气体还可以包含SO2、O2和He。刻蚀气体的种类和其中各种气体的具体流速与收缩层的材料和收缩层的厚度等因素有关。根据本发明的一个优选实施方式，收缩层204的厚度大约为1500-2500埃，收缩层204的材料为无定形碳，选用的刻蚀气体包含N2和H2，其中N2的流速约为100-400sccm，优选地约为200-400sccm，更优选地为约300sccm；H2的流速约为200-800sccm，优选地约为500-700sccm，更优选地为约600sccm。由于刻蚀过程中收缩层的材料与刻蚀气体反应生成聚合物堆积在开口区的侧壁上，这些聚合物能够阻止刻蚀气体对收缩层的横向刻蚀，因此在收缩层204中形成具有渐缩倾斜侧壁的第二开口220，第二开口220的底部具有刻蚀后关键尺寸(第二尺寸)。
接着，如图2E所示，以收缩层204为掩膜，经由第二开口220对介电层203进行刻蚀，并停止在刻蚀停止层202的上表面。
最后，如图2F所示，去除剩余的光刻胶层207、第二抗反射层206、第一抗反射层205和收缩层204，完成接触孔的制作。
利用关键尺寸扫描电镜(CD-SEM)，通过对多条线宽和器件结构的侧面进行分析，可以获取晶片上关键尺寸(CD)的信息、刻蚀偏差以及3-sigma值。刻蚀偏差为关键尺寸的最大值与最小值之差。3-sigma值是晶片上各点CD方差的三倍，用来表征晶片上器件的关键尺寸均匀度(CDU)。检测结果表明，采用本发明的上述实施方式所述的方法制作的接触孔的刻蚀偏差约为6.3nm，3-sigma值约为4.7nm。采用传统方法形成的接触孔的刻蚀偏差约为10.1nm，而3-sigma值约为6.0nm，因此与传统方法相比，根据本发明的上述实施方式所述的方法形成的接触孔的关键尺寸均匀度有较明显地改善。
利用扫描电子显微镜对根据传统方法和本发明的上述实施方式所述的方法形成的接触孔的顶视轮廓进行检测。图3为根据传统方法形成的接触孔的顶视图。图4为根据本发明的上述实施方式所述的方法形成的接触孔的顶视图。两者对比可以看出，根据本发明方法形成的接触孔基本都呈现标准的圆形，圆整度较高。本发明的上述实施方式所述的方法克服了光刻技术的限制，改善了器件的电学性能均匀性，提高了良品率。
本发明的上述实施方式能同时改善接触孔的关键尺寸均匀度和圆整度，其原因可能在于：接触孔圆整度和关键尺寸均匀性较差有可能是由传统的Si-BARC层在蚀刻过程中容易变形而引起的。在本发明中，减少了Si-BARC层的厚度，并将SiON设置在Si-BARC层下方，这样，SiON可起到对Si-BARC层的防护作用，同时又可以在不过分增厚抗反射层的情况下维持原有的抗反射效果。因此，可提高接触孔的圆整度和关键尺寸均匀性，弥补Si-BARC的缺陷，且不会导致其他不利后果。
图5的流程图示出了根据本发明一个实施方式制作接触孔的制造工艺流程图。在步骤501中，先提供形成有半导体器件的衬底；在衬底上形成导电层；在导电层上形成刻蚀停止层；在刻蚀停止层上形成介电层；在介电层上形成收缩层；在收缩层上形成第一抗反射层；在第一抗反射层上形成第二抗反射层；在第二抗反射层上涂覆带有图案的光刻胶层。在步骤502中，以光刻胶层作为掩膜，对第二抗反射层进行刻蚀，以形成第一开口。在步骤503中，以光刻胶层和第二抗反射层为掩膜，经由第一开口对第一抗反射层进行刻蚀。在步骤504中，以光刻胶层、第二抗反射层和第一抗反射层为掩膜，对收缩层进行刻蚀，形成具有渐缩倾斜侧壁的第二开口。在步骤505中，以收缩层为掩膜，经由第二开口对介电层进行刻蚀，并停止在刻蚀停止层的上表面。在步骤506中，去除剩余的光刻胶层、第二抗反射层、第一抗反射层和收缩层，完成接触孔的制作。
具有根据如上所述的实施例制造的接触孔的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)、射频电路或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (17)

1.一种接触孔的制作方法，包括：
在衬底上依次形成导电层、刻蚀停止层、介电层、收缩层、第一抗反射层、第二抗反射层和带有图案的光刻胶层；
以所述光刻胶层作为掩膜，对所述第二抗反射层进行刻蚀；
以所述光刻胶层和所述第二抗反射层为掩膜，对所述第一抗反射层进行刻蚀；
以所述光刻胶层、所述第二抗反射层和所述第一抗反射层为掩膜，对所述收缩层进行刻蚀；
以所述收缩层为掩膜，对所述介电层进行刻蚀；以及
去除所述光刻胶层、所述第二抗反射层、所述第一抗反射层和所述收缩层，完成接触孔的制作。
2.如权利要求1所述的方法，其特征在于，所述第一抗反射层的厚度为200-1000埃，所述第二抗反射层的厚度为200-800埃。
3.如权利要求2所述的方法，其特征在于，所述第一抗反射层的厚度为300-500埃，所述第二抗反射层的厚度为300-500埃。
4.如权利要求2所述的方法，其特征在于，所述第二抗反射层与所述第一抗反射层的厚度比例为1∶2-1∶1.5。
5.如权利要求4所述的方法，其特征在于，所述第二抗反射层与所述第一抗反射层的厚度比例为1∶1。
6.如权利要求1所述的方法，其特征在于，所述第一抗反射层的材料为SiON、氧化硅或正硅酸乙酯中的一种或多种。
7.如权利要求1所述的方法，其特征在于，所述第一抗反射层为SiON。
8.如权利要求1所述的方法，其特征在于，所述第二抗反射层为含硅的底部抗反射层。
9.如权利要求1所述的方法，其特征在于，所述收缩层为无定形碳。
10.如权利要求1所述的方法，其特征在于，对所述第一抗反射层进行刻蚀的过程中通入CF4、CHF3、CH2F2和C4F6中的一种或多种。
11.如权利要求1所述的方法，其特征在于，对所述第一抗反射层进行刻蚀的过程中通入CF4。
12.如权利要求1所述的方法，其特征在于，对所述收缩层进行刻蚀的过程中通入SO2、O2和He。
13.如权利要求1所述的方法，其特征在于，对所述收缩层进行刻蚀的过程中通入N2和H2。
14.如权利要求13所述的方法，其特征在于，所述N2的流速为100-400sccm，所述H2的流速为200-800sccm。
15.如权利要求14所述的方法，其特征在于，所述N2的流速为200-400sccm，所述H2的流速为500-700sccm。
16.一种包含通过如权利要求1所述的方法制造的接触孔的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和射频电路。
17.一种包含通过如权利要求1所述的方法制造的接触孔的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。
CN201010218077.8A 2010-06-23 2010-06-23 接触孔的制作方法 Active CN102299100B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010218077.8A CN102299100B (zh) 2010-06-23 2010-06-23 接触孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010218077.8A CN102299100B (zh) 2010-06-23 2010-06-23 接触孔的制作方法

Publications (2)

Publication Number Publication Date
CN102299100A true CN102299100A (zh) 2011-12-28
CN102299100B CN102299100B (zh) 2014-05-14

Family

ID=45359415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010218077.8A Active CN102299100B (zh) 2010-06-23 2010-06-23 接触孔的制作方法

Country Status (1)

Country Link
CN (1) CN102299100B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903972A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种小尺寸图形的制作方法
CN104733380A (zh) * 2015-03-30 2015-06-24 上海华力微电子有限公司 接触孔的形成方法
CN107978525A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109256335A (zh) * 2017-07-13 2019-01-22 长鑫存储技术有限公司 一种半导体结构的图形形成方法
CN109545144A (zh) * 2018-11-27 2019-03-29 武汉华星光电半导体显示技术有限公司 一种显示面板的亮度调整方法及装置
CN110867409A (zh) * 2019-11-25 2020-03-06 上海华力集成电路制造有限公司 接触孔的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
US20030219988A1 (en) * 2002-05-22 2003-11-27 Applied Materials, Inc. Ashable layers for reducing critical dimensions of integrated circuit features
CN1949473A (zh) * 2005-10-12 2007-04-18 海力士半导体有限公司 用于形成半导体器件接触孔的方法
CN101140870A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体器件栅极结构的形成方法
CN101154586A (zh) * 2006-09-27 2008-04-02 联华电子股份有限公司 接触孔的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
US20030219988A1 (en) * 2002-05-22 2003-11-27 Applied Materials, Inc. Ashable layers for reducing critical dimensions of integrated circuit features
CN1949473A (zh) * 2005-10-12 2007-04-18 海力士半导体有限公司 用于形成半导体器件接触孔的方法
CN101140870A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体器件栅极结构的形成方法
CN101154586A (zh) * 2006-09-27 2008-04-02 联华电子股份有限公司 接触孔的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903972A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种小尺寸图形的制作方法
CN104733380A (zh) * 2015-03-30 2015-06-24 上海华力微电子有限公司 接触孔的形成方法
CN104733380B (zh) * 2015-03-30 2018-05-29 上海华力微电子有限公司 接触孔的形成方法
CN107978525A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107978525B (zh) * 2016-10-21 2021-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109256335A (zh) * 2017-07-13 2019-01-22 长鑫存储技术有限公司 一种半导体结构的图形形成方法
CN109256335B (zh) * 2017-07-13 2020-08-04 长鑫存储技术有限公司 一种半导体结构的图形形成方法
CN109545144A (zh) * 2018-11-27 2019-03-29 武汉华星光电半导体显示技术有限公司 一种显示面板的亮度调整方法及装置
US11302250B2 (en) 2018-11-27 2022-04-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method and device for luminance adjustment for display panel
CN110867409A (zh) * 2019-11-25 2020-03-06 上海华力集成电路制造有限公司 接触孔的制造方法

Also Published As

Publication number Publication date
CN102299100B (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
CN102299100B (zh) 接触孔的制作方法
US7838356B2 (en) Gate dielectric first replacement gate processes and integrated circuits therefrom
US7659561B2 (en) Methods of fabricating semiconductor devices and structures thereof
US8765491B2 (en) Shallow trench isolation recess repair using spacer formation process
US20040126986A1 (en) Improved deep isolation trenches
KR20160064936A (ko) 반도체 장치의 제조 방법
EP3913659A1 (en) Back end of line integration for self-aligned vias
US20090050867A1 (en) Feature formed beneath an existing material during fabrication of a semiconductor device and electronic systems comprising the semiconductor device
CN102194738A (zh) 制作接触孔的方法
US20180374759A1 (en) Boundary spacer structure and integration
CN108010835B (zh) 一种半导体器件及其制作方法、电子装置
US20200243538A1 (en) Integrated Assemblies Which Include Metal-Containing Interconnects to Active-Region Pillars, and Methods of Forming Integrated Assemblies
CN106298676A (zh) 半导体元件的制作方法
US20190371905A1 (en) Semiconductor device with reduced gate height budget
CN107919282A (zh) 一种半导体器件及其制造方法和电子装置
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
US20220246727A1 (en) Apparatuses including passing word lines comprising a band offset material, and related methods and systems
US20100029055A1 (en) Method of manufacturing a dual contact trench capacitor.
CN107293476B (zh) 一种半导体电容器及其制作方法和电子装置
CN114242788A (zh) 一种埋栅晶体管及其制造方法、半导体存储器件
CN107482008B (zh) 一种半导体器件及其制作方法、电子装置
US6495425B1 (en) Memory cell structure integrating self aligned contact structure with salicide gate electrode structure
CN105632909B (zh) 一种半导体器件及其制造方法、电子装置
US20230240064A1 (en) Memory device having memory cell with reduced protrusion
US8642475B2 (en) Integrated circuit system with reduced polysilicon residue and method of manufacture thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130106

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130106

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant