CN101140870A

CN101140870A - 金属氧化物半导体器件栅极结构的形成方法

Info

Publication number: CN101140870A
Application number: CNA2006100307937A
Authority: CN
Inventors: 张海洋; 刘乒; 马擎天; 陈海华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-09-04
Filing date: 2006-09-04
Publication date: 2008-03-12
Anticipated expiration: 2026-09-04
Also published as: CN100468636C

Abstract

本发明提供了一种金属氧化物半导体器件栅极结构的形成方法，包括：在半导体衬底上形成电介质层；在所述电介质层上形成多晶硅层；在所述多晶硅层上形成堆栈层并定义栅极的位置；利用所述堆栈层为掩膜刻蚀所述多晶硅层形成栅极。本发明的方法能够制造外形轮廓良好的栅极，且无需形成硬掩膜，特别适合于线宽特征尺寸在65nm以下的栅极的制造。

Description

金属氧化物半导体器件栅极结构的形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种金属氧化物半导体器件栅极结构的形成方法。

背景技术

多晶硅是制造栅极的优选材料，其具有特殊的耐热性以及较高的刻蚀成图精确姓。栅极的制造方法首先需在半导体衬底上形成一层栅极氧化硅，然后在栅极氧化层上沉积多晶硅层，随后涂布具有流动性的底部防反射层(BARC)和光刻胶，图案化光刻胶层后刻蚀多晶硅层形成栅极。图1至图4为说明现有栅极制造方法的剖面示意图。如图1所示，在衬底100上生长一层栅极氧化层110，在栅极氧化层110上沉积多晶硅层120，然后对多晶硅层进行刻蚀以便形成栅极。在这个过程中首先需在多晶硅层表面形成BARC层130，然后再涂布光刻胶以使显影后的图形更清晰。对光刻胶进行图案化后，以光刻胶图形140为掩膜刻蚀多晶硅层形成栅极。

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、高集成度方向发展，半导体器件的栅极变得越来越细且长度变得较以往更短。在制造工艺进入65nm工艺节点之后，栅极的最小特征尺寸已经达到65nm以下，甚至达到40nm。在此条件下，光刻胶图形140的宽度要与栅极宽度相适应，且为了刻蚀工艺的要求需要具有高而窄的形貌特征。然而，如图2所示，高而窄的光刻胶图形140在长时间削减和刻蚀过程中易出现物理形貌倒塌的现象。若为了避免倒塌现象而降低光刻胶图形140的高度，那么在后续刻蚀过程中，由于光刻胶量不足，光刻胶很快被刻蚀尽，从而对具有流动性且失去光刻胶保护的BARC层130造成不规则的削减刻蚀，如图3所示。如果以外形轮廓不规则的BARC层作为掩膜继续刻蚀多晶硅层120，则会导致栅极170形状轮廓不规则，如图4所示。

申请号为200410093459的中国专利申请公开了一种可以减小栅特征尺寸的栅极制造方法，其采用两步削减刻蚀工艺，第一步是对光刻胶和抗反射层进行削减，再通过各向异性刻蚀形成自对准硬掩膜，然后在光刻胶与有机抗反射层的保护下对硬掩膜进行各向同性的横向刻蚀，完成第二步削减，形成小于90纳米的硬掩膜。其虽然解决了光刻胶在长时间的削减工艺中损耗过大带来的一系列尺寸偏移、物理形貌倒塌等工艺问题，但是这种两步削减的制造栅极的工艺方法需要形成由氮化硅组成的硬掩膜，这无疑增加了工艺复杂程度，而且硬掩膜的去除使用磷酸，容易对搀杂的栅极造成腐蚀。

为解决上述问题，目前所采取的一种措施是采用多层刻蚀掩膜技术，典型的为三层多晶硅刻蚀掩膜。图5为采用多层刻蚀掩膜的器件剖面图。如图5所示，三层刻蚀掩膜包括在多晶硅层120表面形成的含碳附着层130(A-Carbon)；在其上形成的氮化硅或氮氧化硅层131；在所述氮化硅或氮氧化硅层131表面旋涂(spin on)形成的抗反射层132(BARC)，含碳附着层130有利于提高氮化硅或氮氧化硅层131的附着能力。通过光刻工艺形成图案化的光致抗蚀剂图形140，然后利用光致抗蚀剂图形140和三层刻蚀掩膜(抗反射层132、氮化硅或氮氧化硅层131和含碳附着层130)为掩膜刻蚀多晶硅层形成栅极。该方法虽然能够得到外形轮廓较好的栅极，但是含碳附着层130在刻蚀过程中易对衬底表面造成污染，形成介质层缺陷；同时，由于氮化硅或氮氧化硅层131质地较硬，导致刻蚀难度增加，刻蚀时间加长，降低了生产效率。

发明内容

本发明提供了一种金属氧化物半导体器件栅极结构的形成方法，能够获得外形轮廓良好的栅极结构，而且工艺简单，适合65nm以下工艺节点器件的高效率制造。

本发明的一个目的在于提供一种金属氧化物半导体器件栅极结构的形成方法，包括：

在半导体衬底上形成电介质层；

在所述电介质层上形成多晶硅层；

在所述多晶硅层上形成堆栈层并定义栅极的位置；

利用所述堆栈层为掩膜刻蚀所述多晶硅层形成栅极。

所述堆栈层结构包括：

在所述多晶硅层上形成的第一抗反射层；

在所述第一抗反射层上形成的第二抗反射层；

在所述第二抗反射层上形成的光致抗蚀剂层。

所述第一抗反射层为富硅聚合物，利用旋涂(spin-on)工艺形成，厚度为100nm～2000nm。所述富硅聚合物为布鲁尔科技有限公司商标为GF系列产品。所述第二抗反射层为硅基抗反射层(Si-BARC)，厚度为50nm～500nm。所述光致抗蚀剂层的厚度为500nm～2000nm。对所述光致抗蚀剂层进行包括曝光、显影的光刻工艺以定义栅极的位置。所述方法还包括灰化去除所述第一抗反射层的步骤。

本发明的另一个目的在于提供一种金属氧化物半导体器件栅极结构的形成方法，包括：

在半导体衬底上形成电介质层；

在所述电介质层上形成多晶硅层；

在所述多晶硅层上形成第一抗反射层；

在所述第一抗反射层上形成的第二抗反射层；

在所述第二抗反射层上形成的光致抗蚀剂层；

图案化所述光致抗蚀剂层以定义栅极的位置；

依次刻蚀所述光致抗蚀剂层、第二抗反射、第一抗反射层和多晶硅层。

所述第一抗反射层为富硅聚合物，利用旋涂(spin-on)工艺形成，厚度为100nm～2000nm。所述富硅聚合物为布鲁尔科技有限公司商标为GF系列产品。所述第二抗反射层为硅基抗反射层(Si-BARC)，50nm～500nm。所述光致抗蚀剂层的厚度为500nm～2000nm。所述方法还包括利用灰化工艺去除所述第一抗反射层的步骤。

与现有技术相比，本发明具有以下优点：

1、本发明的栅极制造方法在多晶硅层和光刻胶层之间形成了由抗反射层-硅基抗反射层(Si-BARC)-光刻胶组成的三层堆栈掩膜结构，简化了刻蚀工艺。堆栈层作为刻蚀多晶硅栅极的多层刻蚀掩膜。由于采用了这种堆栈层结构，堆栈层结构的厚度保证了在多晶硅刻蚀的过程中始终存在刻蚀栅极的掩膜，使得光刻胶层无需涂布的过厚，即使光刻胶图形非常窄，例如达到40nm，也可以避免了光刻胶图形倒塌的问题。而且硅基抗反射层的材料质地细腻，抗反射层采用富硅聚合物，硬度较高，这两种材料的刻蚀选择性均较好，有利于线宽特征尺寸在65nm以下形成外形轮廓良好的半导体器件栅极。

2、由于本发明的栅极制造方法采用堆栈层结构与光刻胶层一起作为刻蚀多晶硅栅极的掩膜，且堆栈层结构的厚度足以满足作为栅极刻蚀掩膜的需要，因此无需形成硬掩膜，避免了因使用磷酸去除硬掩膜而易对栅极造成腐蚀的问题。

3、多晶硅表面的抗反射层去除简便，利用氧气灰化等方法很容易去除，有利于形成外形轮廓良好的栅极。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。

图1至图5为说明现有栅极制造方法的剖面示意图；

图6至图10为根据本发明实施例的栅极结构形成方法的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

本发明提供的金属氧化物半导体器件栅极结构的形成方法特别适用于特征尺寸在65nm及以下的半导体器件栅极的制造。所述半导体器件不仅是MOS晶体管，还可以是CMOS(互补金属氧化物半导体器件)中的PMOS晶体管和NMOS晶体管。

图6至图10为根据本发明实施例的栅极结构形成方法的剖面示意图。首先如图6所示，图6示出了采用本发明金属氧化物半导体器件栅极结构的形成方法需要在半导体衬底上形成的三层堆栈掩膜结构。本发明的金属氧化物半导体器件首先在半导体衬底100上形成电介质层110。衬底100可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。

本发明的栅极特征尺寸在65nm以下，电介质层110作为栅极电介质层，其材料优选为高介电常数(高K)材料。可以作为形成高K栅极电介质层的材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成电介质层110的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。电介质层110的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺，优选为原子层沉积工艺。在这样的工艺中，衬底100和电介质层110之间会形成光滑的原子界面，可以形成理想厚度的栅极介质层。本发明方法中，栅极的线宽在65nm以下，电介质层110优选的厚度在10-20之间。值得注意的是，在不同的情况中，电介质层110可以采用不同的材料和不同的厚度。

然后，在电介质层110上形成多晶硅层120。多晶硅层120的材料为多晶硅或搀杂金属杂质的多晶硅，金属杂质至少包括一种金属(例如钛、钽、钨等)以及金属硅化物。形成多晶硅层120的方法包括原子层沉积(ALD)、化学气相淀积(CVD)、物理气相淀积(PVD)、等离子体增强型化学气相淀积(PECVD)工艺。多晶硅层120的成膜厚度为800～1200，优选为1000。

在接下来的工艺步骤中，本发明的方法在多晶硅层120上形成了堆栈层180。堆栈层180包括三层，即在所述多晶硅120上形成的第一抗反射层150；在所述第一抗反射层150上形成的第二抗反射层160，以及图案化的光致抗蚀剂层140。第一抗反射层150为富硅聚合物，优选为布鲁尔科技有限公司商标为GF系列产品，优选GF315或GF320。该GF层150可利用旋涂(spin-on)工艺形成，厚度为100nm～2000nm，优选为1700nm。本发明方法在GF层150表面仍利用旋涂(spin-on)工艺形成第二抗反射层160，其厚度在50nm～500nm之间，优选为300nm。本发明方法的第二抗反射层160的材料为Si-BARC，其硬度和细腻程度均较高，十分有利于提高刻蚀选择比。

随后，在上述Si-BARC层表面形成光致抗蚀剂层，厚度为500nm～2000nm，优选为1950nm。利用常规光刻工艺例如曝光、显影、清洗等工艺图案化光致抗蚀剂层，以形成定义栅极位置的图形140。

本发明的金属氧化物半导体器件栅极结构的形成方法在多晶硅层120表面形成了由GF层150、Si-BARC层160和光刻胶图形140组成的三层堆栈掩膜结构180。由于采用了这种多层堆栈掩膜结构，堆栈层结构的厚度保证了在多晶硅刻蚀的过程中始终存在刻蚀栅极的掩膜，使得光刻胶层无需涂布的过厚，即使光刻胶图形140非常窄，例如只有40nm，也可以避免光刻胶图形倒塌的问题，有利于线宽特征尺寸在65nm以下的栅极的制造。

图案化光刻胶形成图形140之后，刻蚀所述堆栈掩膜层180和多晶硅层120形成栅极。在这个过程中，在反应室内，采用等离子体刻蚀工艺对上述各层进行刻蚀。在刻蚀期间，刻蚀的方向性可以通过控制等离子源的偏置功率和阴极(也就是衬底)偏压功率来实现。通过控制偏压功率可以控制堆栈掩膜层180和多晶硅层120的刻蚀时间。在本实施例中，反应室内通入刻蚀剂气体流量50-400sccm，衬底温度控制在20℃和90℃之间，腔体压力为4-80mTorr等离子源输出功率50W-2000W。刻蚀剂采用气体混合物，混合气体可以包括比如SF6、CHF3、CF4、氯气Cl₂、氧气O₂、氮气N₂、氦气He和氧气O₂的混合气体，或者氦气-氧气He-O₂，以及惰性气体或其混合气体(比如氢气Ar、氖气Ne、氦气He等等)，或其组合。这种刻蚀剂对于堆栈掩膜层180和多晶硅层120而言，具有很高的刻蚀选择性。

以光刻胶图形140为掩膜，首先对堆栈掩膜层180中的第二抗反射层160，也就是Si-BARC层进行刻蚀。在刻蚀Si-BARC层160的同时，光刻胶图形140也被刻蚀，从而使光刻胶图形140的厚度减薄，如图7所示。

继续以剩余的光刻胶图形140和Si-BARC层也就是第二抗反射层160为掩膜，刻蚀第一抗反射层也就是GF层150。在刻蚀这两层时，光刻胶图形140已被刻蚀尽，Si-BARC层160也被刻蚀而减薄，如图8所示。

继续以剩余的Si-BARC层160、GF层150为掩膜，刻蚀多晶硅层120。在刻蚀多晶硅层120的过程中，剩余的Si-BARC层160首先被刻蚀尽，然后刻蚀GF层150。本发明方法中形成的硬度较高的GF层150能够减缓对其自身的刻蚀，不会出现多晶硅层120尚未被刻蚀完而GF层150已经被刻蚀掉从而使多晶硅层120被过刻蚀的现象。在多晶硅层120被刻蚀完毕形成栅极170的时候，Si-BARC层160已被刻蚀掉，而且还可能剩余少量的GF层150，如图9所示。

剩余的部分GF层150可以采用氧气(O₂)等离子灰化工艺去除，进而得到外形轮廓良好的栅极170，如图10所示。

本发明的方法通过形成上述堆栈掩膜层保证了在多晶硅刻蚀的过程中始终存在刻蚀栅极的掩膜，使得光刻胶层无需涂布的过厚，即使光刻胶图形非常窄，例如达到40nm，也可以避免了光刻胶图形倒塌的问题，有利于线宽特征尺寸在65nm以下的栅极的制造。由于本发明方法的堆栈掩膜层结构的掩膜作用，且堆栈掩膜层的厚度足以满足作为栅极刻蚀掩膜的需要，因此无需形成硬掩膜，避免了因使用磷酸去除硬掩膜而易对栅极造成腐蚀的问题。多晶硅表面的抗反射层去除简便，利用氧气灰化等方法很容易去除，有利于形成外形轮廓良好的栅极。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种金属氧化物半导体器件栅极结构的形成方法，包括：

在半导体衬底上形成电介质层；

在所述电介质层上形成多晶硅层；

在所述多晶硅层上形成堆栈层并定义栅极的位置；

利用所述堆栈层为掩膜刻蚀所述多晶硅层形成栅极。

2.如权利要求1所述的方法，其特征在于，所述堆栈层结构包括：

在所述多晶硅层上形成的第一抗反射层；

在所述第一抗反射层上形成的第二抗反射层；

在所述第二抗反射层上形成的光致抗蚀剂层。

3.如权利要求2所述的方法，其特征在于：所述第一抗反射层为富硅聚合物，利用旋涂工艺形成，厚度为100nm～2000nm。

4.如权利要求3所述的方法，其特征在于：所述富硅聚合物为布鲁尔科技有限公司商标为GF系列产品。

5.如权利要求2所述的方法，其特征在于：所述第二抗反射层为硅基抗反射层，厚度为50nm～500nm。

6.如权利要求2所述的方法，其特征在于：所述光致抗蚀剂层的厚度为500nm～2000nm。

7.如权利要求1或2所述的方法，其特征在于：对所述光致抗蚀剂层进行包括曝光、显影的光刻工艺以定义栅极的位置。

8.如权利要求7所述的方法，其特征在于：所述方法还包括灰化去除所述第一抗反射层的步骤。

9.一种金属氧化物半导体器件栅极结构的形成方法，包括：

在半导体衬底上形成电介质层；

在所述电介质层上形成多晶硅层；

在所述多晶硅层上形成第一抗反射层；

在所述第一抗反射层上形成的第二抗反射层；

在所述第二抗反射层上形成的光致抗蚀剂层；

图案化所述光致抗蚀剂层以定义栅极的位置；

10.如权利要求9所述的方法，其特征在于：所述第一抗反射层为富硅聚合物，利用旋涂工艺形成，厚度为100nm～2000nm。

11.如权利要求10所述的方法，其特征在于：所述富硅聚合物为布鲁尔科技有限公司商标为GF系列产品。

12.如权利要求9所述的方法，其特征在于：所述第二抗反射层为硅基抗反射层，50nm～500nm。

13.如权利要求9所述的方法，其特征在于：所述光致抗蚀剂层的厚度为500nm～2000nm。

14.如权利要求9所述的方法，其特征在于：所述方法还包括利用灰化工艺去除所述第一抗反射层的步骤。