CN102446752B

CN102446752B - 一种形成侧墙的方法及由该方法形成存储单元

Info

Publication number: CN102446752B
Application number: CN201110322309.9A
Authority: CN
Inventors: 俞柳江; 李全波
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2011-10-21
Filing date: 2011-10-21
Publication date: 2014-02-05
Anticipated expiration: 2031-10-21
Also published as: CN102446752A

Abstract

本发明提供一种形成侧墙的方法，包括以下步骤，在具有栅极结构和源漏预制备区域的半导体衬底上形成所述栅极结构的侧墙；对形成的侧墙进行刻蚀，形成下宽上窄形侧墙；以预定离子对所述源漏预制备区域进行重掺杂，以形成源漏区，且使用于重掺杂的所述预定离子渗入所述侧墙底部。本发明提供的方法在侧墙刻蚀工艺中，通过调整刻蚀后的侧墙形貌来调整源漏重掺杂注入离子的分布，可提高了漏端沟道中的纵向电场，增大了衬底电流，提高了浮体效应存储单元的写入速度，又不会带来严重的短沟道效应，使得器件性能得以保持。

Description

一种形成侧墙的方法及由该方法形成存储单元

技术领域

本发明涉及半导体制备领域，尤其涉及一种形成侧墙的刻蚀工艺，以及由该方法形成的浮体效应存储单元（Floating Body Cell，FBC）的结构。

背景技术

嵌入式动态存储技术的发展已经使得大容量DRAM在目前的系统级芯片（SOC）中非常普遍。大容量嵌入式动态存储器（eDRAM）给SOC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态存储器（eDRAM）的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难。其制作工艺与CMOS超大规模集成电路工艺非常不兼容，限制了它在嵌入式系统芯片（SOC）中的应用。

浮体效应存储单元（Floating Body Cell，FBC）是一种有希望替代eDRAM的动态存储器。FBC是利用浮体效应（Floating Body Effect，FBE）的动态随机存储器单元。其原理是利用绝缘体上硅（Silicon On Insulator，即SOI）器件中氧埋层（BOX）的隔离作用所带来的浮体效应，将被隔离的浮体（Floating Body）作为存储节点，来实现写“1”和写“0”。以常见的NMOS为例，在栅极（G）和漏极（D）端加正偏压，器件导通，由于横向电场作用，电子在漏极附近与硅原子碰撞电离，产生电子空穴对，一部分空穴被纵向电场扫入衬底，形成衬底电流。由于有氧埋层的存在，衬底电流无法释放，使得空穴在浮体积聚。定义为第一种存储状态，可定义为写“1”。写“0”的情况时，在栅极上施加正偏压，在漏极上施加负偏压，通过PN结正向偏置，空穴从浮体发射出去，定义为第二种存储状态。由于衬底电荷的积聚，会改变器件的阈值电压（Vt），可以通过电流的大小感知这两种状态造成阈值电压的差异，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，使得其工艺流程完全与CMOS工艺兼容，同时可以构成密度更高的存储器，因此有希望替代现有的传统eDRAM应用于嵌入式系统芯片中。

浮体效应存储单元在写“1”时，即载流子在衬底积聚的过程中，写“1”的速度是由衬底电流的大小决定的。提高浮体效应存储单元的衬底电流，就可以提高浮体效应存储单元的写入速度，从而提高浮体效应存储单元的性能。

在CMOS器件制备工艺中，减小侧墙的宽度，可以减小漏端重掺杂（Plus）离子与器件沟道的距离，从而增强沟道中的纵向电场强度，增大衬底电流。但是，单纯的减小侧墙宽度，会带来器件严重的短沟道效应（Short Channel Effect， SCE），使得器件的阈值电压难以控制，降低了器件的性能。

发明内容

本发明针对现在常规存在的问题，调整源漏重掺杂注入离子的分布来提高漏端沟道中的纵向电场，增大衬底电流，提高浮体效应存储单元的写入速度，且不会带来严重的短沟道效应，使得器件性能能正常工作。

为了实现上述目的本发明提供一种形成侧墙的方法，包括以下步骤，

在具有栅极结构和源漏预制备区域的半导体衬底上形成所述栅极结构的侧墙；对形成的侧墙进行刻蚀，形成下宽上窄形侧墙；以预定离子对所述源漏预制备区域进行重掺杂，以形成源漏区，且使用于重掺杂的所述预定离子渗入所述侧墙底部。

在上述提供的方法中，所述的半导体衬底设有浅沟槽隔离结构。

在上述提供的方法中，所述的栅极和半导体衬底之间设有氧埋层。

在上述提供的方法中，所述的半导体衬底由硅衬底、覆盖在硅衬底上的氧埋层和覆盖在氧埋层上的顶层硅组成。

在上述提供的方法中，所述的刻蚀分为第一阶段刻蚀、第二阶段刻蚀和第三阶段刻蚀；所述第一阶段刻蚀的工艺参数为压力4~8mt、源功率600~700w、偏压功率450~500v、CF4 25~30sccm、O2 25~30sccm、Ar 100~150sccm；所述第二阶段刻蚀的工艺参数为压力10~15mt、源功率200~300w、偏压功率400~450v、CHF₃ 60~70sccm、O₂ 40~50sccm、Ar 100~150sccm；所述第三阶段刻蚀的工艺参数为压力20~25mt、源功率200~300w、偏压功率400~450v、CHF₃ 60~70sccm、O₂ 40~50sccm。

本发明另外一个目的在于提供一种由该形成侧墙方法所形成的结构，包括：一半导体衬底，以及其设置上半导体衬底上的栅极结构和源漏区，所述源漏区的两侧设有STI结构；所述栅极结构两侧设有侧墙，所述侧墙为下宽上窄形。

在上述提供的结构中，所述的栅极和半导体衬底之间设有氧埋层。

在上述提供的结构中，所述的侧墙侧面为直角三角形。直角三角形形貌的侧墙能挡住大部分注入的离子，只有部分能量较高的离子可以穿透侧墙，漏端重掺杂区域不会向沟道方向移动，器件短沟道效应不会增强

本发明提供的方法在侧墙刻蚀工艺中，通过调整刻蚀后的侧墙形貌来调整源漏重掺杂注入离子的分布，提高了漏端沟道中的纵向电场，增大了衬底电流，提高了浮体效应存储单元的写入速度，又不会带来严重的短沟道效应，使得器件性能得以保持。

附图说明

图1是通过本发明提供的方法所形成的侧墙结构。

图中1为栅极结构，2为侧墙，3为重掺杂漏区，4为漏极，5为氧埋层，6为轻掺杂漏区。

具体实施方式

本发明提供一种形成侧墙的方法，该方法包括：在具有栅极结构和源漏预制备区域的半导体衬底上形成所述栅极结构的侧墙；对形成的侧墙进行刻蚀，形成下宽上窄形侧墙；以预定离子对所述源漏预制备区域进行重掺杂，以形成源漏区，且使用于重掺杂的所述预定离子渗入所述侧墙底部。

本发明在通常的侧墙刻蚀工艺后，增加一部侧墙形貌修正的刻蚀工艺，改进后的侧墙形貌，形成一直角三角形的侧墙。在源漏重掺杂注入时，有部分能量较高的离子，会穿过侧墙较薄的区域，注入到衬底之中。这部分离子的注入深度，与其穿过的侧墙厚度相关，因此最终在衬底的分布如图1中3所示的分布情况。

由于漏端附近沟道的掺杂浓度有所增加，因此在器件工作时，漏端沟道中的纵向电场增加，当器件在写“1”时，载流子被更强的纵向电场扫入衬底，从而增大了衬底电流，提高了浮体效应存储单元的写入速度。此外，由于只有部分能量较高的离子可以穿透侧墙，大部分注入的离子仍然会被侧墙挡住，所以漏端的重掺杂区域不会向沟道方向移动，所以器件的短沟道效应不会增强，器件的性能得以保持。

下面通过实施例来进一步说明本发明，以便更好理解本发明创造的内容，但是下述实施例并不限制本发明的保护范围。

先在具有栅极结构1和源漏预制备区域的半导体衬底上形成侧墙2，半导体衬底从下到上是由硅衬底、氧埋层5和绝缘体上硅组成。

使用Lam Kiyo 腔体对侧墙2刻蚀，刻蚀步骤分成三阶段。第一阶段刻蚀先去除大部分的侧墙，第一阶段刻蚀的工艺参数为压力4~8mt、源功率600~700w、偏压功率450~500v、CF₄ 25~30sccm、O₂ 25~30sccm、Ar 100~150sccm。第二阶段刻蚀和第三阶段刻蚀用于调整侧墙形貌成直角形状。第二阶段刻蚀的工艺参数为压力10~15mt、源功率200~300w、偏压功率400~450v、CHF₃ 60~70sccm、O₂ 40~50sccm、Ar 100~150sccm。第三阶段刻蚀的工艺参数为压力20~25mt、源功率200~300w、偏压功率400~450v、CHF₃ 60~70sccm、O₂ 40~50sccm。刻蚀后，侧墙的侧面为下宽上窄的直角形。

用预定离子对源漏预制备区域4进行重掺杂，从而形成源漏区，用于重掺杂的所述预定离子渗入侧墙底部。即形成了具有浮体效应存储单元的结构，结构如图1所示。

本发明提供的方法调整源漏重掺杂注入离子的分布，可提高了漏端沟道中的纵向电场，增大了衬底电流，提高了浮体效应存储单元的写入速度，又不会带来严重的短沟道效应。

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims

1.一种形成侧墙的方法，其特征在于，包括以下步骤，

在具有栅极结构和源漏预制备区域的半导体衬底上形成所述栅极结构的侧墙；

对形成的侧墙进行刻蚀，形成下宽上窄形侧墙；

以预定离子对所述源漏预制备区域进行重掺杂，以形成源漏区，且使用于重掺杂的所述预定离子渗入所述侧墙底部；其中，所述侧墙侧面为直角三角形；

其中，所述刻蚀分为第一阶段刻蚀、第二阶段刻蚀和第三阶段刻蚀；

所述第一阶段刻蚀的工艺参数为压力4～8mt、源功率600～700w、偏压功率450～500v、CF₄25～30sccm、O₂25～30sccm、Ar100～150sccm；

所述第二阶段刻蚀的工艺参数为压力10～15mt、源功率200～300w、偏压功率400～450v、CHF₃60～70sccm、O₂40～50sccm、Ar100～150sccm；

所述第三阶段刻蚀的工艺参数为压力20～25mt、源功率200～300w、偏压功率400～450v、CHF₃60～70sccm、O₂40～50sccm。

2.根据权利要求1所述的方法，其特征在于，所述半导体衬底设有浅沟槽隔离结构。

3.根据权利要求1所述的方法，其特征在于，所述栅极和半导体衬底之间设有氧埋层。

4.根据权利要求1所述的方法，其特征在于，所述半导体衬底由硅衬底、覆盖在硅衬底上的氧埋层和覆盖在氧埋层上的顶层硅组成。

5.一种由权利要求1所述方法所形成的结构，其特征在于，包括：

一半导体衬底，以及其设置上半导体衬底上的栅极结构和源漏区，所述源漏区的两侧设有STI结构；

所述栅极结构两侧设有侧墙，所述侧墙为下宽上窄形，且所述侧墙侧面为直角三角形。

6.根据权利要求5所述的结构，其特征在于，所述栅极和半导体衬底之间设有氧埋层。