CN102394228B - 提高浮体效应存储单元写入速度的方法及半导体器件 - Google Patents
提高浮体效应存储单元写入速度的方法及半导体器件 Download PDFInfo
- Publication number
- CN102394228B CN102394228B CN2011103662062A CN201110366206A CN102394228B CN 102394228 B CN102394228 B CN 102394228B CN 2011103662062 A CN2011103662062 A CN 2011103662062A CN 201110366206 A CN201110366206 A CN 201110366206A CN 102394228 B CN102394228 B CN 102394228B
- Authority
- CN
- China
- Prior art keywords
- side wall
- substrate
- source electrode
- spacer material
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提出一种能够提高浮体效应存储单元写入速度的制造方法及中间过渡半导体器件，属于半导体制造技术领域。本发明的核心为：沉积侧墙材料，对侧墙材料进行倾角等离子体表面处理，使得侧墙材料的顶部以及靠近源极的侧部的表面特性被改变，而靠近漏极的侧部未发生改变；对侧墙材料进行刻蚀，形成侧墙，且靠近源极的侧墙的宽度大于靠近漏极的侧墙的宽度；以侧墙为掩模，进行重掺杂以及退火工艺，形成源极以及漏极，且漏极的掺杂离子离沟道距离被拉近，源极的掺杂离子与沟道和衬底的距离被拉远。本发明一方面提高了漏极沟道中的纵向电场，增大了衬底电流，另一方面降低了积聚载流子从源极的泄漏速度，从而提高了浮体效应存储单元的写入速度。
Description
技术领域
本发明涉及半导体制造技术领域，尤其是一种能够提高浮体效应存储单元写入速度的制造方法及中间过渡半导体器件。
背景技术
嵌入式动态存储技术的发展已经使得大容量的动态随机存取存储器(Dynamic Random Access Memory，即DRAM)在目前的系统级芯片(System ona Chip，即SoC)中非常普遍。大容量嵌入式动态随机存取存储器给SoC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态随机存取存储器(embbeded Dynamic Random Access Memory，即eDRAM)的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难。其制作工艺与CMOS超大规模集成电路工艺非常不兼容，限制了它在嵌入式系统芯片(SoC)中的应用。
浮体效应存储单元(Floating Body Cell，即FBC)是一种有希望替代eDRAM的动态随机存取存储器。FBC是利用浮体效应(Floating Body Effect，即FBE)的动态随机存储器单元，其原理是利用绝缘体上硅(Silicon on Insulator，即SOI)器件中氧埋层(BOX)的隔离作用所带来的浮体效应，将被隔离的浮体(FloatingBody)作为存储节点，实现写“1”和写“0”。
图1A～1B是FBC的工作原理示意图。在图1A中以NMOS为例，在栅极(G)和漏极(D)端加正偏压，器件导通，由于横向电场作用，电子在漏极附近与硅原子碰撞电离，产生电子空穴对，一部分空穴被纵向电场扫入衬底，形成衬底电流，由于有氧埋层的存在，衬底电流无法释放，使得空穴在浮体积聚，定义为第一种存储状态，可定义为写“1”。写“0”的情况如图1B所示，在栅极上施加正偏压，在漏极上施加负偏压，通过PN结正向偏置，空穴从浮体发射出去，定义为第二种存储状态。由于衬底电荷的积聚，会改变器件的阈值电压(Vt)，可以通过电流的大小感知这两种状态造成阈值电压的差异，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，使得其工艺流程完全与CMOS工艺兼容，同时可以构成密度更高的存储器，因此有希望替代现有的传统eDRAM应用于嵌入式系统芯片中。
浮体效应存储单元在写“1”时，载流子一边在衬底积聚，一边会从源极慢慢的泄漏，发明人认为，浮体效应存储单元的写入(“1”)的速度还有待提高。
发明内容
本发明的目的是提高浮体效应存储单元的写入速度。
本发明首先提出一种能够提高浮体效应存储单元的写入速度的制作方法，包括以下步骤：
步骤一：提供底层硅，所述底层硅上形成有埋氧层，所述埋氧层上形成有衬底，所述衬底上依次形成有栅氧化层以及栅极，所述栅极下方的衬底中形成沟道，在所述栅极与栅氧化层表面以及衬底表面沉积侧墙材料；
步骤二：对所述侧墙材料进行倾斜角度的等离子体表面处理，等离子体的引入方向与源极位置的衬底表面的夹角小于90度，而与漏极位置衬底表面的夹角大于90度，从而使得侧墙材料的顶部以及靠近源极位置的侧部的表面特性被改变，而靠近漏极位置的侧部的表面特性未发生改变；
步骤三：对侧墙材料进行刻蚀，表面特性被改变的侧墙材料相比表面特性未发生改变的侧墙材料具有较低的刻蚀速率，在栅极与栅氧化层两侧形成侧墙，且靠近源极位置的侧墙的宽度大于靠近漏极位置的侧墙的宽度；
步骤四：以所述侧墙为掩模，进行重掺杂以及退火工艺，在栅极两侧的衬底中形成源极以及漏极。
本发明其次还提出一种浮体效应存储单元的中间半导体器件，包括底层硅，形成在底层硅上的埋氧层，形成在埋氧层上的衬底，依次形成在衬底上的栅氧化层以及栅极，沉积在栅极与栅氧化层表面以及衬底表面的侧墙材料，其中：侧墙材料的顶部以及靠近源极位置的侧部的表面特性被改变，而靠近漏极位置的侧部的表面特性未发生改变。
本发明通过在侧墙材料表面采用倾斜角度的等离子体处理，使得侧墙材料的顶部以及靠近源极位置的侧部的表面特性被改变、更难去除，而靠近漏极位置的侧部的表面特性未发生改变。由此，经过侧墙刻蚀工艺后，漏端的侧墙宽度减小，而源端的侧墙宽度增大，在接下来的源漏重掺杂注入和退火工艺后，漏端的掺杂离子离沟道距离被拉近，源端的掺杂离子与沟道和衬底的距离被拉远，一方面提高了漏端沟道中的纵向电场，增大了衬底电流，另一方面降低了积聚载流子从源端的泄漏速度，从而提高了浮体效应存储单元的写入速度。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1A为向浮体效应存储单元写“1”的过程；
图1B为向浮体效应存储单元写“0”的过程；
图2A～2C为传统浮体效应存储单元的侧墙形成过程示意图；
图3A～3D为本发明的浮体效应存储单元的侧墙形成过程示意图。
具体实施方式
通常工艺中，浮体效应存储单元的侧墙形成(沉积与刻蚀)过程如图2A～2C所示。
首先是侧墙材料沉积，沉积后器件的截面如图2A所示。图中的浮体效应存储单元包括底层硅10，所述底层硅10例如为绝缘体上硅；形成在底层硅10之上埋氧层20；形成在埋氧层20之上的衬底30，所述的衬底30可以为硅衬底，当然在某些场合下，锗衬底、硅锗衬底或者其它半导体材料也能适用；形成在衬底30中的浅沟隔离槽31(shallow trench isolation，即STI)，用于将各个浮体效应存储单元隔离开；依次形成在衬底30上的栅氧化层41以及栅极42，位于栅极42下方的衬底30中的沟道；形成在栅极42两侧的衬底30中的源极轻掺杂区43以及漏极轻掺杂区45；沉积在所述栅极42与栅氧化层41表面以及衬底30表面的侧墙材料470，所述侧墙材料470对称分布在栅极42的两个相对的侧面。
接下来，采用各向异性的干法刻蚀工艺，对侧墙材料470进行回刻，回刻完成后在栅极42与栅氧化层41的两个相对的侧面上形成对称的侧墙47，如图2B所示。
然后是源、漏重掺杂以及退火工艺，以所述侧墙47为掩模，对衬底30进行重掺杂，形成源极44与漏极46，如图2C所示。在本实施方式中，源极44与漏极46中的掺杂离子距离器件沟道的距离d，由侧墙47的宽度所决定。
再回到图1A，可知对浮体效应存储单元写“1”的速度是由衬底电流的大小和积聚的载流子从源极泄漏的速度共同决定的。通过提高浮体效应存储单元的衬底电流，就可以提高浮体效应存储单元的写入速度。此外，减少衬底积聚的载流子从源极泄漏，也可以达到提高浮体效应存储单元写入速度的目的。基于以上理论，发明人对现有浮体效应存储单元提出改进，使其具有减小的漏极侧墙宽度与增大的源极侧墙宽度，进而提高存储单元写入速度。所采用的工艺流程如图3A～3D所示。
步骤一，参见图3A，制备中间过渡器件，包括底层硅10，形成在底层硅10上的埋氧层20，形成在埋氧层20上的衬底30，形成在衬底30中的浅沟隔离槽31(可选)，依次形成在衬底30上的栅氧化层41以及栅极42，位于栅极42下方的衬底30中的沟道，形成在栅极42两侧的衬底30中的源极轻掺杂区43以及漏极轻掺杂区45(可选)。在所述栅氧化层41与栅极42的表面以及衬底30的表面沉积侧墙材料470，沉积侧墙材料470时，反应物的引入方向与衬底30表面垂直，此时侧墙材料470对称的分布在栅极42的相对两个侧壁。
所述侧墙材料470可以为单层材料，例如为单层的氧化硅、氮化硅，或者氮氧化硅；也可以为多个单层叠加而成的复合层，例如氮化硅-氧化硅的叠层、氧化硅-氮化硅的叠层，或者氧化硅-氮化硅-氧化硅的叠层。
步骤二，参见图3B，对所述侧墙材料470进行相对于衬底30表面垂直方向倾斜角度的等离子体表面处理，等离子体的引入方向与源极位置的衬底30表面的夹角小于90度，而与漏极位置衬底30表面的夹角大于90度。参见图3B中侧墙材料470的填充块的位置，等离子体的引入方向向源极位置倾斜，侧墙材料470的顶部以及靠近源极位置的侧部的表面特性被改变、比原先较难去除，同时靠近漏极位置的侧部的表面特性未发生改变。
上述侧墙材料470的最外层可以为氧化硅，那么可以采用氮的等离子体进行表面处理。相应的，采用的反应气体为含氮气体，常用的为一氧化二氮N2O或者氨气NH3等。功率控制在500至1200瓦特之间，反应温度介于300℃至500℃之间，反应压力介于3至6托耳，氮离子的注入能量为5～20KeV，剂量1×1013～5×1015cm-2。在本实施例中，通过向氧化硅表面注入氮离子，形成氮氧化硅层，由于不需要改变全部厚度的氧化硅的特性，因此采用低注入能量、低剂量使得氮氧化硅层仅在氧化硅的表面形成很薄的一层。同时，等离子体与衬底成5度～60度的注入角度。
步骤三，对侧墙材料470进行干法刻蚀，在栅极42与栅氧化层41的两侧形成侧墙471、472，刻蚀后器件的截面如图3C所示。刻蚀的过程中，采用表面特性被改变的侧墙材料470相比表面特性未发生改变的侧墙材料470具有较低的刻蚀速率。刻蚀开始时，图3B右侧的侧墙材料470相比左侧刻蚀速度更快，然而当右侧的侧墙材料470被去除1/4～3/4厚度时，左侧的阴影部分被完全去除，之后左右两侧的侧墙材料470具有相同的去除速率。最终使得靠近漏极位置的侧墙472宽度会减小，靠近源极位置的侧墙471宽度会增大。靠近源极位置的侧墙471宽度约为靠近漏极位置的侧墙472的宽度的1.1～3倍。
具体而言，当侧墙材料470的最外层为氧化硅、且注入离子为氮时，通常采用氟化碳氢化合物与O2的混合刻蚀气体，当然，刻蚀气体中还可以含有Ar或者He等缓冲气体，其中氟化碳氢化合物常用的包括CHF3、CH3CHF2，所述氟化碳氢化合物还可以用含有碳以及氟的气体(例如CxFy)或者其它含有碳、氟与氢的气体(例如CxFy与H2的混合气体，或者CxHzFy，其中x、y、z为自然数)替代。众所周知，通过在刻蚀气体中加入O2，可提高对氧化硅以及氮氧化硅对硅的刻蚀选择比，并且当O2的含量较低时，可以获得氧化硅相对氮氧化硅的高的刻蚀选择比，例如大于15；然而当O2的含量继续增加时，可以获得氮氧化硅相对氧化硅的高的选择比，例如大于20。例如当采用C5F8的流量为9～12sccm，O2的流量为10～15sccm，Ar流量750sccm左右时，可以获得氧化硅相对氮氧化硅10以上的刻蚀选择比，从而形成图3C所示的侧墙形状。
步骤四，以所述侧墙471、472为掩模，进行重掺杂以及退火工艺，在栅极42两侧的衬底30中形成源极44以及漏极46。由于掺杂离子与器件沟道的距离由侧墙的宽度所决定，因此重掺杂后，漏极46的掺杂离子与器件沟道的距离被拉近，源极44的掺杂离子与器件沟道的距离被拉远，即源极的掺杂离子与衬底之间的距离也被拉远，如图3D所示。
因此，参考图3D所示，一方面，由于漏极46的掺杂离子与器件沟道的距离被拉近，从而提高了漏极沟道中的纵向电场，由横向电场加速的载流子碰撞产生的电子空穴对，空穴会在更强的纵向电场作用下被扫入衬底30，增大了衬底电流；另一方面，源极44的掺杂离子与器件衬底30的距离被拉远，从而降低了积聚载流子从源极44的泄漏速度。所以，本发明通过改进侧墙形成工艺，提高了浮体效应存储器单元的写入速度。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种提高浮体效应存储单元写入速度的制造方法，包括以下步骤：
步骤一：提供底层硅，所述底层硅上形成有埋氧层，所述埋氧层上形成有衬底，所述衬底上依次形成有栅氧化层以及栅极，所述栅极下方的衬底中形成沟道，在所述栅极与栅氧化层表面以及衬底表面沉积侧墙材料；
步骤二：对所述侧墙材料进行倾斜角度的等离子体表面处理，等离子体的引入方向与源极位置的衬底表面的夹角小于90度，而与漏极位置衬底表面的夹角大于90度，从而使得侧墙材料的顶部以及靠近源极位置的侧部的表面特性被改变，而靠近漏极位置的侧部的表面特性未发生改变；
步骤三：对侧墙材料进行刻蚀，表面特性被改变的侧墙材料相比表面特性未发生改变的侧墙材料具有较低的刻蚀速率，在栅极与栅氧化层两侧形成侧墙，且靠近源极位置的侧墙的宽度大于靠近漏极位置的侧墙的宽度；
步骤四：以所述侧墙为掩模，进行重掺杂以及退火工艺，在栅极两侧的衬底中形成源极以及漏极。
2.如权利要求1所述的方法，其特征在于：步骤一中，所述衬底中还形成浅沟隔离槽。
3.如权利要求1所述的方法，其特征在于：步骤一中，栅极两侧的衬底中还形成源极轻掺杂区以及漏极轻掺杂区。
4.如权利要求1所述的方法，其特征在于：步骤二中，反应物等离子体的引入方向与源极位置的衬底表面的夹角为5度～60度。
5.如权利要求1所述的方法，其特征在于：步骤三中，所述靠近源极位置的侧墙的宽度为靠近漏极位置的侧墙的宽度的1.1～3倍。
6.如权利要求1所述的方法，其特征在于：所述侧墙材料为氧化硅。
7.如权利要求6所述的方法，其特征在于：步骤二中，采用氮的等离子体对侧墙材料进行表面处理。
8.如权利要求7所述的方法，其特征在于：氮离子的注入能量为5～20KeV，剂量1×1013～5×1015cm-2。
9.如权利要求8所述的方法，其特征在于：步骤三中，氮氧化硅与氧化硅的刻蚀选择比大于10。
10.一种半导体器件，包括底层硅，形成在底层硅上的埋氧层，形成在埋氧层上的衬底，依次形成在衬底上的栅氧化层以及栅极，沉积在栅极与栅氧化层表面以及衬底表面的侧墙材料，其特征在于：侧墙材料的顶部以及靠近源极位置的侧部的表面特性被改变，而靠近漏极位置的侧部的表面特性未发生改变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103662062A CN102394228B (zh) | 2011-11-17 | 2011-11-17 | 提高浮体效应存储单元写入速度的方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103662062A CN102394228B (zh) | 2011-11-17 | 2011-11-17 | 提高浮体效应存储单元写入速度的方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102394228A CN102394228A (zh) | 2012-03-28 |
| CN102394228B true CN102394228B (zh) | 2013-11-13 |
Family
ID=45861486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103662062A Active CN102394228B (zh) | 2011-11-17 | 2011-11-17 | 提高浮体效应存储单元写入速度的方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102394228B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610501A (zh) * | 2012-03-23 | 2012-07-25 | 上海华力微电子有限公司 | 提高浮体效应存储单元写入速度的侧墙刻蚀方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168999B1 (en) * | 1999-09-07 | 2001-01-02 | Advanced Micro Devices, Inc. | Method for fabricating high-performance submicron mosfet with lateral asymmetric channel and a lightly doped drain |
| CN1815742A (zh) * | 2004-12-15 | 2006-08-09 | 台湾积体电路制造股份有限公司 | 存储单元和形成一存储单元的方法 |
| CN101771051A (zh) * | 2009-12-25 | 2010-07-07 | 中国科学院上海微系统与信息技术研究所 | 一种浮体动态随机存储器的单元结构及其制作工艺 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040031996A1 (en) * | 2002-08-16 | 2004-02-19 | Brian Li Chi Nan | Semiconductor device and method for forming |
-
2011
- 2011-11-17 CN CN2011103662062A patent/CN102394228B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168999B1 (en) * | 1999-09-07 | 2001-01-02 | Advanced Micro Devices, Inc. | Method for fabricating high-performance submicron mosfet with lateral asymmetric channel and a lightly doped drain |
| CN1815742A (zh) * | 2004-12-15 | 2006-08-09 | 台湾积体电路制造股份有限公司 | 存储单元和形成一存储单元的方法 |
| CN101771051A (zh) * | 2009-12-25 | 2010-07-07 | 中国科学院上海微系统与信息技术研究所 | 一种浮体动态随机存储器的单元结构及其制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102394228A (zh) | 2012-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100699890B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| US20080211023A1 (en) | Semiconductor memory device and manufacturing method of semiconductor memory device | |
| CN1713396A (zh) | 垂直晶体管及其制造方法 | |
| CN102468303B (zh) | 半导体存储单元、器件及其制备方法 | |
| JP2007266569A (ja) | 半導体記憶装置およびその製造方法 | |
| CN102446770A (zh) | 一种提高浮体动态随机存储单元写入速度的方法及结构 | |
| CN102543828B (zh) | 一种soi硅片的制备方法 | |
| CN102394228B (zh) | 提高浮体效应存储单元写入速度的方法及半导体器件 | |
| CN102446750A (zh) | 提高附体动态随机存储单元写入速度的侧墙刻蚀方法 | |
| CN102969268B (zh) | 绝缘体上硅硅片及浮体动态随机存储器单元的制造方法 | |
| CN102446927B (zh) | 提高写入速度的浮体动态随机存储器单元及其制作方法 | |
| CN102543881B (zh) | 提高浮体效应存储单元写入速度的方法 | |
| CN102437123B (zh) | 一种提高浮体动态随机存储器单元写入速度的注入方法及结构 | |
| CN102437124B (zh) | 提高浮体效应存储单元写入速度的方法及半导体器件 | |
| CN102637730B (zh) | 基于埋层n型阱的异质结1t-dram结构及其形成方法 | |
| US8232149B2 (en) | SOI device having an increasing charge storage capacity of transistor bodies and method for manufacturing the same | |
| CN102437125A (zh) | 提高浮体效应存储单元写入速度的方法及存储单元 | |
| CN102856357B (zh) | 基于埋层n型阱的异质结1t-dram结构及其制备方法 | |
| CN102446858B (zh) | 一种提高浮体动态随机存储器单元性能的栅氧预清洗方法 | |
| TWI838924B (zh) | 半導體記憶裝置的製造方法 | |
| CN102446959B (zh) | 基于埋层n型阱的异质结1t-dram的制备方法 | |
| CN102446752B (zh) | 一种形成侧墙的方法及由该方法形成存储单元 | |
| CN102437036B (zh) | 一种提高浮体动态随机存储器单元性能的栅刻蚀方法 | |
| CN102446928B (zh) | 提高写入速度的浮体动态随机存储器单元及其制作方法 | |
| CN102412253A (zh) | 浮体效应存储器件用soi硅片及制造方法、存储器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |