CN102543828B - 一种soi硅片的制备方法 - Google Patents

一种soi硅片的制备方法 Download PDF

Info

Publication number
CN102543828B
CN102543828B CN201110341093.0A CN201110341093A CN102543828B CN 102543828 B CN102543828 B CN 102543828B CN 201110341093 A CN201110341093 A CN 201110341093A CN 102543828 B CN102543828 B CN 102543828B
Authority
CN
China
Prior art keywords
silicon
silicon chip
buried regions
soi wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110341093.0A
Other languages
English (en)
Other versions
CN102543828A (zh
Inventor
俞柳江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110341093.0A priority Critical patent/CN102543828B/zh
Publication of CN102543828A publication Critical patent/CN102543828A/zh
Application granted granted Critical
Publication of CN102543828B publication Critical patent/CN102543828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种制备SOI硅片的方法,在制备SOI硅片的工艺中,采用氢氟酸等溶液对键合硅片的表面进行预处理,适当增加键合硅片的表面粗糙度,使得在键合过程中,在氧埋层与衬底之间形成更多的界面悬挂键,从而可以更有效的俘获电子,使得PMOS结构的浮体效应存储器单元的数据保持性能得到提高。

Description

一种SOI硅片的制备方法
技术领域
本发明涉及一种半导体硅片的制备方法,尤其涉及一种能够提高浮体动态随机存储器单元数据保持性能的SOI硅片的制备方、所述方法制备的SOI硅片、以及所述SOI硅片在制备的浮体动态随机存储器单元。
背景技术
嵌入式动态存储技术的发展已经使得大容量DRAM在目前的系统级芯片(SOC)中非常普遍。大容量嵌入式动态存储器(eDRAM)给SOC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态存储器(eDRAM)的每个存储单元除了晶体管之外,还需要一个深沟槽电容器结构,电容器的深沟槽使得存储单元的高度比其宽度大很多,造成制造工艺困难。其制作工艺与CMOS超大规模集成电路工艺非常不兼容,限制了它在嵌入式系统芯片(SOC)中的应用。
浮体效应存储单元(Floating Body Cell,即FBC)是一种有希望替代eDRAM的动态存储器。FBC是利用浮体效应(Floating Body Effect,即FBE)的动态随机存储器单元,其原理是利用绝缘体上硅(Silicon on Insulator,即SOI)器件中氧埋层(BOX)的隔离作用所带来的浮体效应,将被隔离的浮体(Floating Body)作为存储节点,实现写“1”和写“0”。以NMOS为例,在栅极(G)和漏极(D)端加正偏压,器件导通,由于横向电场作用,电子在漏极附近与硅原子碰撞电离,产生电子空穴对,一部分空穴被纵向电场扫入衬底,形成衬底电流,由于有氧埋层的存在,衬底电流无法释放,使得空穴在浮体积聚,定义为第一种存储状态,可定义为写“1”;写“0”的情况下,在栅极上施加正偏压,在漏极上施加负偏压,通过PN结正向偏置,空穴从浮体发射出去,定义为第二种存储状态。由于衬底电荷的积聚,会改变器件的阈值电压(Vt),可以通过电流的大小感知这两种状态造成阈值电压的差异,即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器,使得其工艺流程完全与CMOS工艺兼容,同时可以构成密度更高的存储器,因此有希望替代现有的传统eDRAM应用于嵌入式系统芯片中。
浮体效应存储单元即可以采用NMOS结构,也可以采用PMOS结构。相对于NMOS结构的浮体效应存储器单元,PMOS结构的浮体效应存储器单元在数据保持(Data Retention) 方面的性能要差很多。这是由于,对于PMOS结构的扶梯效应存储器单元,在写“1”的时候,衬底积聚的载流子是电子,由于电子的有效质量远小于空穴,且电子的迁移率要大于空穴,所以衬底积聚的电子,更容易从源端泄漏,造成PMOS结构的浮体效应存储器单元在数据保持方面的性能下降。
发明内容
针对浮体效应存储器单元在数据保持性能下降的问题,本发明提供了一种能够提高浮体动态随机存储器单元数据保持性能的SOI硅片(绝缘体上硅)的制备方、所述方法制备的SOI硅片、以及所述SOI硅片在制备的浮体动态随机存储器单元。采用该方法制备的SOI硅片,可以提高浮体动态随机存储器单元(Floating Body Cell,即FBC)的数据保持时间。
本发明的第一个目的是提供一种制备所述SOI硅片的方法,步骤包括:
步骤1,提供第一硅片,并对第一硅片进行氢离子注入,在所述第一硅片中形成富氢埋层;提供第二硅片,并在第二硅片的表面形成二氧化硅薄膜;
步骤2,对第一硅片表面进行预处理形成粗糙表面;
步骤3,将第一硅片的粗糙表面和第二硅片的二氧硅薄膜接触,将第一硅片和第二硅片进行键合;
步骤4,对键合后的第一硅片和第二硅片进行加热,第一硅片从富氢埋层处分离;
步骤5,退火,将键合第二硅片的部分进行化学化学机械抛光去除剩余富氢埋层,得到SOI硅片。
其中,步骤2中所述预处理为使用含氢氟酸的溶液进行处理。所述含氢氟酸的溶液进行预处理的时间优选为30s。
本发明所述含氢氟酸的溶液可以是氢氟酸水溶液、含HF和HNO3的混合酸溶液等。
本发明的第二个目的是提供一种上述方法制备的SOI硅片,包括底层硅、底层硅上覆盖的二氧化硅埋层以及二氧化硅埋层上覆盖的硅衬底,所述硅衬底与二氧化硅埋层之间的接触面为粗糙面。
本发明的第三个目的是提供一种上述SOI硅片的应用,所述SOI硅片优选应用于制备65nm浮体动态随机存储器。
本发明的第四个目的是提供一种应用上述SOI硅片制备的浮体动态随机存储器,包括底层硅、底层硅上覆盖的二氧化硅埋层以及二氧化硅埋层上覆盖的硅衬底,所述硅衬底与二氧化硅埋层之间的接触面为粗糙面。
所述衬底上表面有栅极,栅极两侧的衬底内有源区和漏区;以所述栅极为中心,在源区、漏区的外侧为浅沟槽。
其中,所述浅沟槽底部接触二氧化硅埋层。
本发明在制备SOI硅片的工艺中,采用氢氟酸等溶液对键合硅片的表面进行预处理,适当增加键合硅片的表面粗糙度,使得在键合过程中,在二氧化硅埋层与衬底之间形成更多的界面悬挂键,从而可以更有效的俘获电子,使得PMOS结构的浮体效应存储器单元的数据保持性能得到提高。
附图说明
图1为本发明所述第一硅片结构示意图;
图2为本发明第二硅片结构示意图;
图3为本发明制备SOI硅片流程图,其中:
图3A为第一硅片表面预处理后结构示意图;
图3B为第一硅片和第二硅片键合后结构示意图;
图3C为加热使第一硅片在富氢埋层处分离结构示意图
图4为本发明制备的SOI硅片结构示意图;
图5为本发明制备的浮体动态随机存储单元结构示意图。
具体实施方式
本发明提供了一种能够提高浮体动态随机存储器单元数据保持性能的SOI硅片(绝缘体上硅)的制备方、所述方法制备的SOI硅片、以及所述SOI硅片在制备的浮体动态随机存储器单元。在制备SOI硅片的工艺中,采用氢氟酸等溶液对键合硅片的表面进行预处理,适当增加键合硅片的表面粗糙度,使得在键合过程中,在二氧化硅埋层与衬底之间形成更多的界面悬挂键,从而可以更有效的俘获电子,使得PMOS结构的浮体效应存储器单元的数据保持性能得到提高。
下面参照附图,通过具体实施例对本发明进行详细的介绍和描述,以使更好的理解本发明,但是下述实施例并不限制本发明范围。
步骤1,提供第一硅片和第二硅片
如图1所示,提供第一硅片1,并对第一硅片1进行氢离子注入,形成富氢埋层10,富氢埋层10的深度可根据需要由注入能量控制。
如图2所示,提供第二硅片2,在第二硅片2上覆盖一层二氧化硅薄膜20。
步骤2,对第一硅片表面预处理
市购氢氟酸用200倍体积去离子水稀释,对第一硅片1的表面进行预处理30s,氢氟酸可以与硅反应生成气态物质四氟化硅,因此可以使第一硅片1的表面上部分硅被除去,从而增加第一硅片1的表面粗糙度,在第一硅片表面形成粗糙面11,如图3A所示。
步骤3,键合
如图3B所示,将第一硅片1的粗糙面11与第二硅片2的二氧化硅薄膜20接触贴合,进行键合。
由于第一块硅片1表面粗糙度适当增加,在第一硅片1与第二硅片2的键合的过程中,会在第一硅片1的表面与第二硅片2的二氧化硅薄膜20的界面处形成更多的硅悬挂键,在最终的SOI硅片中,二氧化硅埋层与衬底之间的悬挂键密度增加。
步骤4,加热分离第一硅片
如图3C所示,对键合后的第一硅片1和第二硅片2进行加热,第一硅片1中的富氢埋层10发生断层,将第一硅片分为衬底11和衬底表面富氢层101,以及下料硅片12和下料硅片表面富氢层102。
步骤5,得到SOI硅片
退火,去除富氢层101,并将衬底11进行表面进行平坦化,得到SOI硅片。
如图4所示,本发明制备的SOI硅片结构包括衬底11、二氧化硅埋层201、底层硅2,衬底11与二氧化硅埋层201接触的面为粗糙面,与普通的SOI硅片的区别在于,在二氧化硅埋层201与硅衬底11的界面处,悬挂键的面密度较大。
本发明应用上述方法制备的SOI硅片,可用于65nm浮体动态随机存储器制备工艺中,进行PMOS浮体效应存储单元的制备,如图5所示,制备出的PMOS浮体效应存储单元结构如下:
在底层硅2的上表面覆盖有二氧化硅埋层201,二氧化硅埋层201的上方覆盖有衬底11,衬底11与二氧化硅埋层的接触面为粗糙面101。
衬底1的上表面制备有栅极4,栅极4两侧的衬底中分别为源区51和漏区52,栅极4的侧壁上还形成有侧墙41。
以栅极4为中心,源区51和漏区52的外侧分别形成一个浅沟槽(STI)6。
由于用氢氟酸对第一硅片1的表面进行的预处理,提高了SOI 硅片的二氧化硅埋层201和衬底11之间的悬挂键的面密度,当衬底积聚电子时,电子有一定几率与这些悬挂键进行复合,使得电子在衬底的保持时间延长,降低了电子从源端泄露的速度,因此提高了PMOS结构浮体效应存储单元的数据保持性能。
以上对本发明的具体实施例进行了详细描述,但其只是作为范例,本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言,任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此,在不脱离本发明的精神和范围下所作的均等变换和修改,都应涵盖在本发明的范围内。

Claims (6)

1.一种制备SOI硅片的方法,其特征在于,步骤包括:
步骤1,提供第一硅片,并对第一硅片进行氢离子注入,在所述第一硅片中形成富氢埋层;提供第二硅片,并在第二硅片的表面形成二氧化硅薄膜;
步骤2,对第一硅片表面进行预处理形成粗糙表面;
步骤3,将第一硅片的粗糙表面和第二硅片的二氧硅薄膜接触,将第一硅片和第二硅片进行键合;
步骤4,对键合后的第一硅片和第二硅片进行加热,第一硅片从富氢埋层处剥离;
步骤5,退火,将键合第二硅片的部分进行化学化学机械抛光去除剩余富氢埋层,得到SOI硅片;
其中,步骤2中所述预处理为使用含氢氟酸的溶液进行处理,所述含氢氟酸溶液为氢氟酸用200倍体积的去离子水稀释而成,所述预处理使键合过程中增加更多的界面悬挂键。
2.根据权利要求1所述的方法,其特征在于,所述预处理时间控制在30s。
3.一种如权利要求1所述方法制备的SOI硅片,其特征在于,包括底层硅、底层硅上覆盖的二氧化硅埋层以及二氧化硅埋层上覆盖的硅衬底,所述硅衬底与二氧化硅埋层之间的接触面为粗糙面。
4.一种如权利要求3所述的SOI硅片的应用,其特征在于,所述SOI硅片用于制备65nm浮体动态随机存储器。
5.一种应用如权利要求4所述的SOI硅片的应用,其特征在于,包括底层硅、底层硅上覆盖的二氧化硅埋层以及二氧化硅埋层上覆盖的硅衬底,所述硅衬底与二氧化硅埋层之间的接触面为粗糙面;
衬底上表面有栅极,栅极两侧的衬底内有源区和漏区;以所述栅极为中心,在源区、漏区的外侧为浅沟槽。
6.根据权利要求5所述的SOI硅片的应用,其特征在于,所述浅沟槽底部接触二氧化硅埋层。
CN201110341093.0A 2011-11-02 2011-11-02 一种soi硅片的制备方法 Active CN102543828B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110341093.0A CN102543828B (zh) 2011-11-02 2011-11-02 一种soi硅片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110341093.0A CN102543828B (zh) 2011-11-02 2011-11-02 一种soi硅片的制备方法

Publications (2)

Publication Number Publication Date
CN102543828A CN102543828A (zh) 2012-07-04
CN102543828B true CN102543828B (zh) 2014-12-10

Family

ID=46350383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110341093.0A Active CN102543828B (zh) 2011-11-02 2011-11-02 一种soi硅片的制备方法

Country Status (1)

Country Link
CN (1) CN102543828B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
CN108022934A (zh) * 2016-11-01 2018-05-11 沈阳硅基科技有限公司 一种薄膜的制备方法
CN107611131B (zh) * 2017-08-23 2019-03-19 长江存储科技有限责任公司 3d nand闪存结构中晶圆的叠合连接工艺
CN108365083B (zh) * 2018-02-07 2022-03-08 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2919427B1 (fr) * 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
储佳、马向阳、杨德仁、阙端麟.硅片表面微粗糙度的研究进展.《半导体技术》.2000,第25卷(第5期), *
硅片表面微粗糙度的研究进展;储佳、马向阳、杨德仁、阙端麟;《半导体技术》;20001130;第25卷(第5期);第3页第1栏倒数第2段 *

Also Published As

Publication number Publication date
CN102543828A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102169882B (zh) 半导体存储器器件及其制造方法
CN102543828B (zh) 一种soi硅片的制备方法
CN101771051B (zh) 一种浮体动态随机存储器的单元结构及其制作工艺
JP2008177273A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
CN102376711B (zh) 半导体存储器器件及其制造方法
CN102246294A (zh) 具有结场效应晶体管装置结构的低功率存储器装置
WO2012062125A1 (zh) 半导体存储单元、器件及其制备方法
TW451425B (en) Manufacturing method for memory cell transistor
WO2010074948A2 (en) Integrated circuit, 1t-1c embedded memory cell containing same, and method of manufacturing 1t-1c memory cell for embedded memory application
CN109755246B (zh) 一种半导体器件及其制作方法
CN102969268B (zh) 绝缘体上硅硅片及浮体动态随机存储器单元的制造方法
CN101771052B (zh) 一种浮体动态随机存储器的单元结构及其制作工艺
CN102446858B (zh) 一种提高浮体动态随机存储器单元性能的栅氧预清洗方法
CN103208495B (zh) 半导体装置及其制造方法
CN108054120A (zh) 改善soi器件浮体效应的工艺方法
CN102446750A (zh) 提高附体动态随机存储单元写入速度的侧墙刻蚀方法
CN102446958B (zh) 绝缘体上碳硅-锗硅异质结1t-dram结构及形成方法
CN102543881B (zh) 提高浮体效应存储单元写入速度的方法
CN102637730B (zh) 基于埋层n型阱的异质结1t-dram结构及其形成方法
CN102446927B (zh) 提高写入速度的浮体动态随机存储器单元及其制作方法
CN102437125A (zh) 提高浮体效应存储单元写入速度的方法及存储单元
CN102543882B (zh) 形成绝缘体上碳硅-锗硅异质结1t--dram结构的方法及形成结构
CN102969267B (zh) 绝缘体上硅硅片及浮体动态随机存储器单元的制造方法
CN102437124B (zh) 提高浮体效应存储单元写入速度的方法及半导体器件
CN102412253A (zh) 浮体效应存储器件用soi硅片及制造方法、存储器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant