CN108054120A - 改善soi器件浮体效应的工艺方法 - Google Patents

改善soi器件浮体效应的工艺方法 Download PDF

Info

Publication number
CN108054120A
CN108054120A CN201711329262.2A CN201711329262A CN108054120A CN 108054120 A CN108054120 A CN 108054120A CN 201711329262 A CN201711329262 A CN 201711329262A CN 108054120 A CN108054120 A CN 108054120A
Authority
CN
China
Prior art keywords
soi
floater effect
soi substrate
improve
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711329262.2A
Other languages
English (en)
Inventor
孙玉红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201711329262.2A priority Critical patent/CN108054120A/zh
Publication of CN108054120A publication Critical patent/CN108054120A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明的提供一种改善SOI器件浮体效应的工艺方法，包括：提供SOI衬底；于所述SOI衬底表面沉积衬垫氧化层；对所述SOI衬底进行半导体离子注入，并对所述SOI衬底进行热退火工艺。本发明在所述顶层硅内靠近所述埋氧层的界面处形成复合中心，改善浮体效应，并且，不需要额外的光罩，工艺简单。

Description

改善SOI器件浮体效应的工艺方法
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及一种改善SOI器件浮体效应的工艺方法。
背景技术
SOI(Silicon On Insulator)是指绝缘体上硅技术。在SOI技术中，器件仅制造于表层很薄的硅膜中，器件与衬底之间由一层隐埋氧化层隔开，正是这种结构使得SOI技术具有了体硅无法比拟的优点。寄生电容小，使得SOI器件拥有高速度和低功耗。SOI CMOS器件的全介质隔离彻底消除了体硅CMOS器件的寄生闩锁效应，SOI全介质隔离使得SOI技术集成密度高以及抗辐照特性好。SOI技术广泛应用于射频、高压、抗辐照等领域。随着器件尺寸的不断缩小，SOI技术极有可能替代体硅成为Si技术的首选。
SOI MOS根据有源体区是否耗尽分为部分耗尽SOI MOS(PD-SOI)和全耗尽SOI MOS(FD-SOI)。一般来说全耗尽SOI MOS顶层硅膜会比较薄，薄膜SOI硅片成本高，另一方面全耗尽SOI MOS阈值电压不易控制。因此目前普遍采用的还是部分耗尽SOI MOS。
部分耗尽SOI MOS的有源体区并未完全耗尽，使得体区处于悬空状态，碰撞电离产生的电荷无法迅速移走，这会导致SOI MOS特有的浮体效应。对于SOI NMOS沟道电子在漏端碰撞电离产生的电子-空穴对，空穴流向体区，SOI MOS浮体效应导致空穴在体区积累，从而抬高体区电势，使得SOI NMOS的阈值电压降低继而漏电流增加，导致器件的输出特性曲线Id-Vd有翘曲现象，这一现象称为Kink效应。Kink效应对器件和电路性能以及可靠性产生诸多不利的影响，在器件设计时应尽量抑制。对SOI PMOS，由于空穴的电离率比较低，碰撞电离产生的电子-空穴对远低于SOI NMOS，因此SOI PMOS中的Kink效应不明显。
为了解决部分耗尽SOI NMOS的浮体效应，现有技术中采用以下方法：在形成阱区时，进行锗离子注入，在阱区中形成复合中心；在形成栅极后，进行氩离子注入，形成复合中心。本发明为了抑制SOI器件中的浮体效应，提出一种新的工艺方法。
发明内容
本发明的目的在于提供一种改善SOI器件浮体效应的工艺方法，以解决现有技术中SOI器件中存在浮体效应的技术问题。
为解决上述技术问题，本发明提供一种改善SOI器件浮体效应的工艺方法，包括：
提供SOI衬底；
于所述SOI衬底表面沉积衬垫氧化层；
对所述SOI衬底进行半导体离子注入，并对所述SOI衬底进行热退火工艺。
进一步的，所述SOI衬底包括依次层叠的硅衬底、埋氧层及顶层硅，所述半导体离子注入至顶层硅内且靠近所述埋氧层的界面处。
进一步的，所述顶层硅内靠近所述埋氧层的界面处形成复合中心。
进一步的，所述半导体离子注入为硅离子、锗离子或氩离子注入。
进一步的，所述半导体离子注入的浓度为1×1014～1×1016atom/cm3。
进一步的，进行热退火工艺的温度为700℃～1000℃。
进一步的，所述衬垫氧化层为氧化硅，厚度为10nm～20nm。
进一步的，进行热退火工艺之后还包括：于所述SOI衬底上进行CMOS工艺。
与现有技术相比，本发明的改善SOI器件浮体效应的工艺方法具有以下有益效果：
本发明的改善SOI器件浮体效应的工艺方法包括：提供SOI衬底；于所述SOI衬底表面沉积衬垫氧化层；对所述SOI衬底进行半导体离子注入，并对所述SOI衬底进行热退火工艺。本发明中，器件形成之前在所述顶层硅内靠近所述埋氧层的界面处形成复合中心，改善浮体效应，对器件性能影响小，并且，不需要额外的光罩，工艺简单。
附图说明
图1为本发明一实施例中的改善SOI器件浮体效应的工艺方法的流程图；
图2为本发明一实施例中SOI衬底的示意图；
图3为本发明一实施例中形成衬垫氧化层的示意图；
图4为本发明一实施例中进行离子注入的示意图。
具体实施方式
下面将结合示意图对本发明的改善SOI器件浮体效应的工艺方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种改善SOI器件浮体效应的工艺方法包括：提供SOI衬底；于所述SOI衬底表面沉积衬垫氧化层；对所述SOI衬底进行半导体离子注入，并对所述SOI衬底进行热退火工艺。本发明中，器件形成之前在所述顶层硅内靠近所述埋氧层的界面处形成复合中心，改善浮体效应，对器件性能影响小，并且，不需要额外的光罩，工艺简单。
以下结合附图对本发明的提高SOI器件浮体效应的工艺方法进行具体说明，图1为工艺方法的方法流程图，图2～4为各步骤对应的示意图，本发明的工艺方法包括如下步骤：
执行步骤S1，提供SOI衬底，所述SOI衬底包括依次层叠的硅衬底101、埋氧层102及顶层硅103。其中，所述埋氧层102为氧化硅，厚度为100nm～500nm。
执行步骤S2，于所述SOI衬底表面沉积衬垫氧化层104，所述衬垫氧化层104为氧化硅，厚度为100nm～200nm。该衬垫氧化层的作用为防止后续离子注入和退火工艺过程中在SOI衬底的顶层硅中形成缺陷，导致MOS器件栅氧出现可靠性问题。
执行步骤S3，对所述SOI衬底进行半导体离子注入105，所述半导体离子注入105至顶层硅103内靠近埋氧层102的界面处。本实施例中，所述半导体离子注入105为硅离子(Si)、锗离子(Ge)、氩离子(Ar)等离子注入，但本发明的离子并不限于。所述半导体离子注入的浓度为1×1014～1×1016atom/cm3。接着，对所述SOI衬底进行热退火工艺。使得所述顶层硅103内靠近所述埋氧层102的界面处形成复合中心，从而改善SOI衬底上形成器件的浮体效应。其中，进行热退火工艺的温度为700℃～1000℃。
进一步的，进行热退火工艺之后还包括：于所述SOI衬底上进行CMOS工艺，例如，在衬垫氧化层上形成氮化硅层；刻蚀氮化硅层、顶层硅，形成沟槽，并填充介质层，形成浅沟槽隔离结构；形成栅极、阱区、源极和漏极等工艺，此为本领域技术人员所公知的，在此不做赘述。本发明的工艺方法与现有的CMOS工艺兼容，并且不需要额外的光罩，工艺简单。
综上所述，本发明提供一种改善SOI器件浮体效应的工艺方法包括：提供SOI衬底；于所述SOI衬底表面沉积衬垫氧化层；对所述SOI衬底进行半导体离子注入，并对所述SOI衬底进行热退火工艺。本发明中，器件形成之前在所述顶层硅内靠近所述埋氧层的界面处形成复合中心，改善浮体效应，对器件性能影响小，并且，不需要额外的光罩，工艺简单。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种改善SOI器件浮体效应的工艺方法，其特征在于，包括：
提供SOI衬底；
于所述SOI衬底表面沉积衬垫氧化层；
对所述SOI衬底进行半导体离子注入，并对所述SOI衬底进行热退火工艺。
2.如权利要求1所述的改善SOI器件浮体效应的工艺方法，其特征在于，所述SOI衬底包括依次层叠的硅衬底、埋氧层及顶层硅，所述半导体离子注入至顶层硅内且靠近所述埋氧层的界面处。
3.如权利要求2所述的改善SOI器件浮体效应的工艺方法，其特征在于，所述顶层硅内靠近所述埋氧层的界面处形成复合中心。
4.如权利要求1所述的改善SOI器件浮体效应的工艺方法，其特征在于，所述半导体离子注入为硅离子、锗离子或氩离子注入。
5.如权利要求1所述的改善SOI器件浮体效应的工艺方法，其特征在于，所述半导体离子注入的浓度为1×1014～1×1016atom/cm3。
6.如权利要求1所述的改善SOI器件浮体效应的工艺方法，其特征在于，进行热退火工艺的温度为700℃～1000℃。
7.如权利要求1所述的改善SOI器件浮体效应的工艺方法，其特征在于，所述衬垫氧化层为氧化硅，厚度为10nm～20nm。
8.如权利要求1所述的改善SOI器件浮体效应的工艺方法，其特征在于，进行热退火工艺之后还包括：于所述SOI衬底上进行CMOS工艺。
CN201711329262.2A 2017-12-13 2017-12-13 改善soi器件浮体效应的工艺方法 Pending CN108054120A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711329262.2A CN108054120A (zh) 2017-12-13 2017-12-13 改善soi器件浮体效应的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711329262.2A CN108054120A (zh) 2017-12-13 2017-12-13 改善soi器件浮体效应的工艺方法

Publications (1)

Publication Number Publication Date
CN108054120A true CN108054120A (zh) 2018-05-18

Family

ID=62132431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711329262.2A Pending CN108054120A (zh) 2017-12-13 2017-12-13 改善soi器件浮体效应的工艺方法

Country Status (1)

Country Link
CN (1) CN108054120A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290148A (zh) * 2020-02-19 2020-06-16 联合微电子中心有限责任公司 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构
CN111739838A (zh) * 2020-06-23 2020-10-02 中国科学院上海微系统与信息技术研究所 一种抗辐射的soi材料的制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846161A (ja) * 1994-07-29 1996-02-16 Mitsubishi Materials Corp Ｓｏｉ基板及びその製造方法
CN1339820A (zh) * 2000-08-17 2002-03-13 三星电子株式会社 防止半导体层弯曲的方法和用该方法形成的半导体器件
US6512244B1 (en) * 2001-05-07 2003-01-28 Advanced Micro Devices, Inc. SOI device with structure for enhancing carrier recombination and method of fabricating same
US7482252B1 (en) * 2003-12-22 2009-01-27 Advanced Micro Devices, Inc. Method for reducing floating body effects in SOI semiconductor device without degrading mobility
CN101916741A (zh) * 2010-07-09 2010-12-15 中国科学院上海微系统与信息技术研究所 一种绝缘体上应变硅制备方法
CN101916726A (zh) * 2010-07-06 2010-12-15 中国科学院上海微系统与信息技术研究所 抑制浮体效应的soi mos器件结构的制作方法
CN102427052A (zh) * 2011-11-03 2012-04-25 上海新傲科技股份有限公司 具有高效复合中心的soi材料衬底及其制备方法
CN102969278A (zh) * 2011-08-31 2013-03-13 上海华力微电子有限公司 提高数据保持能力的浮体动态随机存储器单元制造方法
US20130134518A1 (en) * 2011-11-28 2013-05-30 International Business Machines Corporation Noble gas implantation region in top silicon layer of semiconductor-on-insulator substrate
CN103646909A (zh) * 2013-12-24 2014-03-19 中国科学院上海微系统与信息技术研究所 Goi结构的制备方法
CN104934479A (zh) * 2015-05-11 2015-09-23 中国科学院半导体研究所 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法
CN104992972A (zh) * 2015-05-14 2015-10-21 中国科学院半导体研究所 基于soi衬底的横向纳米线叉指结构晶体管及制备方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846161A (ja) * 1994-07-29 1996-02-16 Mitsubishi Materials Corp Ｓｏｉ基板及びその製造方法
CN1339820A (zh) * 2000-08-17 2002-03-13 三星电子株式会社 防止半导体层弯曲的方法和用该方法形成的半导体器件
US6512244B1 (en) * 2001-05-07 2003-01-28 Advanced Micro Devices, Inc. SOI device with structure for enhancing carrier recombination and method of fabricating same
US7482252B1 (en) * 2003-12-22 2009-01-27 Advanced Micro Devices, Inc. Method for reducing floating body effects in SOI semiconductor device without degrading mobility
CN101916726A (zh) * 2010-07-06 2010-12-15 中国科学院上海微系统与信息技术研究所 抑制浮体效应的soi mos器件结构的制作方法
CN101916741A (zh) * 2010-07-09 2010-12-15 中国科学院上海微系统与信息技术研究所 一种绝缘体上应变硅制备方法
CN102969278A (zh) * 2011-08-31 2013-03-13 上海华力微电子有限公司 提高数据保持能力的浮体动态随机存储器单元制造方法
CN102427052A (zh) * 2011-11-03 2012-04-25 上海新傲科技股份有限公司 具有高效复合中心的soi材料衬底及其制备方法
US20130134518A1 (en) * 2011-11-28 2013-05-30 International Business Machines Corporation Noble gas implantation region in top silicon layer of semiconductor-on-insulator substrate
CN103646909A (zh) * 2013-12-24 2014-03-19 中国科学院上海微系统与信息技术研究所 Goi结构的制备方法
CN104934479A (zh) * 2015-05-11 2015-09-23 中国科学院半导体研究所 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法
CN104992972A (zh) * 2015-05-14 2015-10-21 中国科学院半导体研究所 基于soi衬底的横向纳米线叉指结构晶体管及制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HUA-FANG WEI ET AL: ""Improvement of Radiation Hardness in Fully-Depleted SOI n-MOSFETs Using Ge-Implantation"", 《IEEE TRANSACTIONS ON NUCLEAR SCIENCE》 *
MASATADA HORIUCHI ET AL: "BESS:A Source Structure that Fully Suppresses the Floating Body Effects in SOI CMOSFET’s", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290148A (zh) * 2020-02-19 2020-06-16 联合微电子中心有限责任公司 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构
CN111739838A (zh) * 2020-06-23 2020-10-02 中国科学院上海微系统与信息技术研究所 一种抗辐射的soi材料的制备方法
CN111739838B (zh) * 2020-06-23 2023-10-31 中国科学院上海微系统与信息技术研究所 一种抗辐射的soi材料的制备方法

Similar Documents

Publication Publication Date Title
JP5528667B2 (ja) 半導体装置および半導体装置の制御方法
US7592209B2 (en) Integration of a floating body memory on SOI with logic transistors on bulk substrate
US8048753B2 (en) Charging protection device
JP3427114B2 (ja) 半導体デバイス製造方法
US6617202B2 (en) Method for fabricating a full depletion type SOI device
US20060097316A1 (en) Semiconductor structure and method for integrating SOI devices and bulk devices
US8324035B2 (en) Manufacturing method of SOI MOS device eliminating floating body effects
US10103174B2 (en) Semiconductor-on-insulator (SOI) device and related methods for making same using non-oxidizing thermal treatment
CN101621009B (zh) 一种制作部分耗尽soi器件体接触结构的方法
CN108054120A (zh) 改善soi器件浮体效应的工艺方法
CN102593057B (zh) 具有埋入掺杂层的完全耗尽soi器件
CN101621064B (zh) 一种绝缘体上硅器件及其制备方法
CN101221957A (zh) 双栅全耗尽soi cmos器件及其制备方法
CN102969268B (zh) 绝缘体上硅硅片及浮体动态随机存储器单元的制造方法
JP2006269535A (ja) 半導体記憶装置および半導体記憶装置の製造方法
CN103187280A (zh) 鳍式场效应晶体管的制作方法
CN110517985B (zh) 一种提高高压器件抗辐照性能的方法
CN102446958B (zh) 绝缘体上碳硅-锗硅异质结1t-dram结构及形成方法
US20220076992A1 (en) Semiconductor structure for digital and radiofrequency applications
CN101859783B (zh) 一种抗总剂量辐照的soi器件及其制造方法
JP5745006B2 (ja) 半導体装置および半導体装置の制御方法
CN106328651B (zh) 一种用于soi工艺的介质隔离结构及其方法
JP4093072B2 (ja) 半導体装置およびその製造方法
JP6467472B2 (ja) 半導体装置
JP6203915B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180518

RJ01 Rejection of invention patent application after publication