CN101859783B - 一种抗总剂量辐照的soi器件及其制造方法 - Google Patents

一种抗总剂量辐照的soi器件及其制造方法 Download PDF

Info

Publication number
CN101859783B
CN101859783B CN2010101644718A CN201010164471A CN101859783B CN 101859783 B CN101859783 B CN 101859783B CN 2010101644718 A CN2010101644718 A CN 2010101644718A CN 201010164471 A CN201010164471 A CN 201010164471A CN 101859783 B CN101859783 B CN 101859783B
Authority
CN
China
Prior art keywords
layer
silicon chip
soi device
total dose
dose radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101644718A
Other languages
English (en)
Other versions
CN101859783A (zh
Inventor
刘�文
郝志华
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2010101644718A priority Critical patent/CN101859783B/zh
Publication of CN101859783A publication Critical patent/CN101859783A/zh
Application granted granted Critical
Publication of CN101859783B publication Critical patent/CN101859783B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种抗总剂量辐照的SOI器件及其制造方法，属于电子技术领域。本发明的SOI器件包括衬底层，埋氧层和顶层，所述埋氧层中包括和衬底层材料相同的牺牲层，所述埋氧层在所述牺牲层中产生固定负电荷。所述衬底层和牺牲层的材料同为P型硅，所述埋氧层的材料为二氧化硅。本发明的SOI器件通过在硅片上依次形成第一SiO2层，牺牲层，第二SiO2层，和硅膜衬底层而制造。本发明可用于航天、军事、核电和高能物理等与总剂量辐照相关的行业中。

Description

一种抗总剂量辐照的SOI器件及其制造方法
技术领域
本发明涉及集成电路，尤其涉及一种新型的抗总剂量辐照的SOI器件及其制造方法，属于电子技术领域。
背景技术
集成电路技术正越来越广泛的被应用于航天、军事、核电和高能物理等与总剂量辐照相关的行业中。而且随着集成电路集成度的不断提高，半导体器件的尺寸日益减小，浅槽隔离技术正以其优良的器件隔离性能成为集成电路中器件之间电学隔离的主流技术。但是由于总剂量辐照粒子对于器件中二氧化硅氧化层的损伤，会在SOI器件的氧化层内产生大量的固定正电荷。在SOI器件中，用二氧化硅材料制作的埋氧层中的这些固定正电荷会引起器件的衬底反型，并带来诸如亚阈值斜率变坏、器件可靠性变差等较坏影响，对CMOS集成电路的可靠性产生较大的负面影响，并且埋氧层中的固定正电荷的存在还会引起衬底的载流子反型，这些反型载流子在源漏偏压的作用下形成较大的源漏导通电流，使得器件在栅压远小于阈值电压即关态的时候仍然存在较大的源漏导通电流，增大了CMOS集成电路的功耗，并引起一系列的可靠性问题。如何提高SOI器件的抗总剂量辐照特性，以改善整个CMOS集成电路的抗辐照特性，成为现阶段亟待解决的一个总剂量辐照可靠性问题。
因此，如果能够在不改变SOI器件埋氧结构优势的前提下提出一种可以大幅度减弱埋氧层中固定正电荷对器件阈值电压的影响的新型器件结构，消除总剂量辐照对SOI器件的不良影响，提高CMOS集成电路的可靠性，将会对整个集成电路的抗辐照加固具有重大的意义。
发明内容
本发明的目的是提供一种可以减少总剂量辐照后阈值漂移的SOI器件，以及该器件的制造方法。
本发明在现有的SOI器件的结构基础上，在通常由二氧化硅材料制作的埋氧层中增加一层与衬底层材料相同的牺牲层，利用牺牲层材料对辐照后的埋氧层中存在的固定正电荷产生钳制作用，从而减弱辐照后SOI器件所产生的阈值电压漂移，改善器件的亚阈值斜率，减小关态电流，并最终达到减小CMOS集成电路功耗，提高CMOS集成电路可靠性的目的。
具体来说，本发明提供一种抗总剂量辐照的SOI器件，该SOI器件包括衬底层，埋氧层和顶层，所述埋氧层中包括和衬底层材料相同的牺牲层，所述埋氧层在所述牺牲层中产生固定负电荷。
所述牺牲层的厚度优选在10nm到20nm的范围内；所述衬底层和所述牺牲层之间的埋氧层的厚度优选在20nm到30nm的范围内；顶层和所述牺牲层之间的埋氧层的厚度优选在50nm到60nm的范围内。衬底层和牺牲层的材料优选为常规使用的P型硅，由硅制成的衬底层在本发明中也称为硅膜衬底层。所述埋氧层的材料优选为常规使用的二氧化硅。
本发明的新型抗总剂量辐照SOI工艺结构利用埋氧层材料中的正电荷能在牺牲层材料中感应产生负电荷的特性，将埋氧层材料中因辐照产生的大量固定正电荷的电场限制在这一牺牲层上。埋氧层中的正电荷在牺牲层中产生的大量固定负电荷的存在大大减弱了浅槽隔离结构中埋氧层材料对硅膜衬底层材料的反型作用，并增大了埋氧层中大量固定正电荷与衬底之间的距离，而与衬底相接的一薄层二氧化硅埋氧层材料因为很薄(比如20纳米至30纳米)，里面产生的固定正电荷的量非常少，对衬底的影响可以忽略。这一结构设计可以起到抑制甚至抵消埋氧层材料内固定正电荷对硅膜衬底中载流子的镜像感生作用，抑制硅膜衬底的载流子反型，使得寄生晶体管的导通载流子大幅度减少甚至降低为零，从而大幅度降低SOI器件的关态泄漏电流，使集成电路的抗辐照性能得到较大幅度的提升。
图1a，b分别显示了常规SOI器件和本发明SOI器件在埋氧层中形成的电荷类型以及硅膜衬底中形成反型载流子浓度对比。可以看到辐照后常规SOI器件的埋氧层中产生了大量的固定正电荷，这些正电荷导致硅膜衬底中产生了很多的负电荷的反型载流子，是形成SOI器件关态泄漏电流的主要原因。而本发明的新型SOI器件则由于牺牲层的存在，大大抑制了埋氧层中固定正电荷的反型作用，将电场钳制在牺牲层中，并且在牺牲层中产生的负电荷也很好的抑制了正电荷的镜像反型作用，在很大程度上遏制了反型载流子的形成，降低了器件关态电流和集成电路的静态功耗。
图2给出了分别采用传统SOI器件和本发明SOI器件的集成电路中的NMOS晶体管器件导通电流比较。从图中可以看出，在栅压小于零的时候采用传统SOI器件的NMOS晶体管就已经存在很大的电流，这种大电流在器件还未进入工作状态的时候就已经存在，给CMOS集成电路造成很大的功率损耗，并在很大程度上降低了CMOS集成电路的应用可靠性。而采用本发明SOI器件的NMOS晶体管在关态时电流非常小，几乎为零，对电路性能的影响可以忽略，大大增强了CMOS集成电路的可靠性，降低了CMOS集成电路的功率损耗。
此外，本发明还提供了SOI器件的制造方法，该方法包括：
a)在硅片B上形成第一SiO2层，其厚度一般为50-60nm；
b)在硅片A上注入H+离子，形成的H+离子层将硅片A分成第一部分和第二部分；将硅片A和硅片B键合，通过热处理使硅片A的第二部分在H+离子处气泡剥离，对硅片A的第一部分的表面作表面处理；硅片A的第二部分的厚度一般为10-20nm；
c)在硅片A的第一部分的表面形成第二SiO2层，其厚度一般为20-30nm；
d)在硅片C上注入H+离子，形成的H+离子层将硅片C分成第一部分和第二部分；将硅片C和第二SiO2层键合，通过热处理使硅片C的第二部分在H+离子处气泡剥离，对硅片C的第一部分的表面作表面处理。
除此之外，本发明的抗总剂量辐照工艺结构的另一特点是所采用的P型硅牺牲层材料具有与传统的CMOS工艺完全兼容的特点，并保留了传统的SOI工艺结构在集成电路隔离方面具有的所有技术优势，制造工艺步骤非常简单。
和现有技术相比，本发明所提出的新型的SOI器件可以大大增强集成电路的抗总剂量辐照性能，对于减少总剂量辐照下集成电路的功耗和增强集成电路的可靠性具有重大意义，在集成电路抗总剂量辐照加固技术应用中，有着明显的优势和广泛的应用前景。
附图说明
图1显示常规SOI器件和本发明SOI器件经总剂量辐照后的对比图，图1a表示常规SOI器件，图1b表示本发明SOI器件；
图2显示常规SOI器件和本发明SOI器件的反型载流子浓度比较图；
图3-图9显示实施例的SOI器件制备方法各步骤的示意图。
其中：
1-顶层；2-埋氧层；3-衬底层；4-牺牲层；
11-硅片B；12-硅片A；21-第一SiO2层；22-第二SiO2层；31-硅膜衬底层；41-硅片A的第一部分；42-硅片A的第二部分；6-H+层。
具体实施方式
下面通过一个具体的制备实施例结合附图对本发明作进一步描述。
本实施例制备根据本发明的SOI器件，制备方法主要包括如下步骤：
1)准备种子硅片A 12和种子硅片B11。如图3所示，通过热氧化方法在硅片B11的表面上形成一层二氧化硅，即第一SiO2层21，其厚度约为50-60nm。
2)如图4所示，从硅片A12的表面注入H+离子，以在硅片A12中形成H+层6，注入射程取决于SOI的顶部硅膜厚度。
3)如图5所示，将硅片A12与硅片B11经清洗和亲水处理后做低温键合。
4)如图6所示，对键合片进行热处理(400℃-600℃)，使硅片A12在H+分布的峰值处气泡剥离，其中硅片A的第一部分41留在第一SiO2层21上，构成SOI结构中的牺牲层，其厚度约为10-20nm，剥离下来的硅片A的第二部分42经抛光后可以继续使用。
5)如图7所示，剥离后的键合片经1100℃高温下再退火，以进一步增加键合强度。由于剥离后硅片表面(即硅片A的第一部分41的表面)不够平整，对退火后的该表面进行化学机械抛光(CMP)，以适应器件制备的要求。
6)如图8所示，通过热氧化生长方法在硅片A的第一部分41的表面上形成一层二氧化硅，即第二SiO2层22，其厚度由SOI材料的埋氧层总厚度来决定，一般为20-30nm。
7)如图9所示，在第二SiO2层22的表面上，运用步骤2)-步骤5)的方法，通过另一种子硅片C(或者直接使用硅片A的第二部分42)作为转移片，形成一层平整的硅层，即SOI结构的硅膜衬底层31，厚度适应器件制备的要求。
至此，已形成本发明的SOI器件，硅片B11构成顶层，第一SiO2层21和第二SiO2层22共同构成埋氧层，其中夹有作为牺牲层的硅片A的第一部分41，第二SiO2层22上的Si层31构成硅膜衬底层。在此基础上，按照标准SOI集成电路的工艺流程可以进一步制备SOI集成电路，如图1b所示。

Claims (10)

1.一种抗总剂量辐照的SOI器件，该SOI器件包括衬底层，埋氧层和顶层，其特征在于，所述埋氧层中包括和衬底层材料相同的牺牲层，所述埋氧层在所述牺牲层中产生固定负电荷。
2.如权利要求1所述的抗总剂量辐照的SOI器件，其特征在于，所述牺牲层的厚度在10nm到20nm的范围内。
3.如权利要求1所述的抗总剂量辐照的SOI器件，其特征在于，所述衬底层和所述牺牲层之间的埋氧层的厚度在20nm到30nm的范围内。
4.如权利要求1所述的抗总剂量辐照的SOI器件，其特征在于，所述顶层和所述牺牲层之间的埋氧层的厚度在50nm到60nm的范围内。
5.如权利要求1-4任意一项所述的抗总剂量辐照的SOI器件，其特征在于，所述衬底层和牺牲层的材料为P型硅，所述埋氧层的材料为二氧化硅。
6.一种抗总剂量辐照的SOI器件的制造方法，包括下列步骤：
a)在硅片B上形成第一SiO2层；
b)在硅片A上注入H+离子，形成的H+离子层将硅片A分成第一部分和第二部分；将硅片A和硅片B键合，通过热处理使硅片A的第二部分在H+离子处气泡剥离，对硅片A的第一部分的表面作表面处理；
c)在硅片A的第一部分的表面形成第二SiO2层；
d)在硅片C上注入H+离子，形成的H+离子层将硅片C分成第一部分和第二部分；将硅片C和第二SiO2层键合，通过热处理使硅片C的第二部分在H+离子处气泡剥离，对硅片C的第一部分的表面作表面处理。
7.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法，其特征在于，第一SiO2层的厚度在50nm到60nm的范围内。
8.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法，其特征在于，硅片A的第一部分的厚度在10nm到20nm的范围内。
9.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法，其特征在于，第二SiO2层的厚度在20nm到30nm的范围内。
10.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法，其特征在于，在步骤b)中，通过在400℃到600℃的温度下进行的热处理使硅片A的第二部分在H+离子处气泡剥离，在1100℃进行高温退火，然后对硅片A的第一部分的表面进行化学机械抛光处理。
CN2010101644718A 2010-04-30 2010-04-30 一种抗总剂量辐照的soi器件及其制造方法 Active CN101859783B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101644718A CN101859783B (zh) 2010-04-30 2010-04-30 一种抗总剂量辐照的soi器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101644718A CN101859783B (zh) 2010-04-30 2010-04-30 一种抗总剂量辐照的soi器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101859783A CN101859783A (zh) 2010-10-13
CN101859783B true CN101859783B (zh) 2012-05-30

Family

ID=42945555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101644718A Active CN101859783B (zh) 2010-04-30 2010-04-30 一种抗总剂量辐照的soi器件及其制造方法

Country Status (1)

Country Link
CN (1) CN101859783B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375205B (zh) * 2014-10-28 2016-11-23 北京空间飞行器总体设计部 微小空间碎片探测用探测器探头及其传感器制备方法
CN112379240B (zh) * 2020-11-13 2024-04-05 中国科学院新疆理化技术研究所 一种抗辐射加固soi材料的总剂量辐射性能评估方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1624921A (zh) * 2003-10-29 2005-06-08 国际商业机器公司 使用硅－硅直接晶片键合、在具有不同晶向的混合衬底上的cmos
CN1649160A (zh) * 2003-12-19 2005-08-03 株式会社瑞萨科技 半导体装置及其制造方法
CN1851929A (zh) * 2006-06-01 2006-10-25 电子科技大学 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件
CN1862822A (zh) * 2005-05-10 2006-11-15 国际商业机器公司 利用双掩埋氧化物绝缘体上硅晶片的嵌入硅锗及其形成方法
CN101409293A (zh) * 2008-11-28 2009-04-15 西安电子科技大学 Poly-SiGe栅三维应变CMOS集成器件及其制作方法
CN101604631A (zh) * 2009-06-19 2009-12-16 上海新傲科技股份有限公司 一种具有绝缘埋层的半导体衬底的制备方法
CN101621064A (zh) * 2009-08-03 2010-01-06 中国科学院微电子研究所 一种绝缘体上硅器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211711A1 (en) * 2002-03-28 2003-11-13 Hirofumi Seki Wafer processing method and ion implantation apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1624921A (zh) * 2003-10-29 2005-06-08 国际商业机器公司 使用硅－硅直接晶片键合、在具有不同晶向的混合衬底上的cmos
CN1649160A (zh) * 2003-12-19 2005-08-03 株式会社瑞萨科技 半导体装置及其制造方法
CN1862822A (zh) * 2005-05-10 2006-11-15 国际商业机器公司 利用双掩埋氧化物绝缘体上硅晶片的嵌入硅锗及其形成方法
CN1851929A (zh) * 2006-06-01 2006-10-25 电子科技大学 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件
CN101409293A (zh) * 2008-11-28 2009-04-15 西安电子科技大学 Poly-SiGe栅三维应变CMOS集成器件及其制作方法
CN101604631A (zh) * 2009-06-19 2009-12-16 上海新傲科技股份有限公司 一种具有绝缘埋层的半导体衬底的制备方法
CN101621064A (zh) * 2009-08-03 2010-01-06 中国科学院微电子研究所 一种绝缘体上硅器件及其制备方法

Also Published As

Publication number Publication date
CN101859783A (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
JP4521542B2 (ja) 半導体装置および半導体基板
JPWO2005036638A1 (ja) 半導体基板、半導体装置及び半導体基板の作製方法
TWI499033B (zh) 充電保護裝置
US7977167B2 (en) Method of producing a field effect transistor arrangement
CN102214694B (zh) 异质金属堆叠栅SSGOI pMOSFET器件结构
US10256340B2 (en) High-voltage semiconductor device and method for manufacturing the same
CN101859783B (zh) 一种抗总剂量辐照的soi器件及其制造方法
KR20050013163A (ko) 재결합 영역을 갖는 ｓｏｉ 전계 효과 트랜지스터 요소 및그 제조 방법
CN101859782B (zh) 抗总剂量辐照的soi器件及其制造方法
CN101764102A (zh) 一种具有垂直栅结构的soi cmos器件的制作方法
CN103022139B (zh) 带有绝缘埋层的半导体结构及其制备方法
CN109524355B (zh) 一种半导体器件的结构和形成方法
CN101859781A (zh) 抗总剂量辐照的soi器件及其制造方法
CN101221957A (zh) 双栅全耗尽soi cmos器件及其制备方法
CN102832250B (zh) 一种分割环栅的抗辐照n型mosfet
CN102969268B (zh) 绝缘体上硅硅片及浮体动态随机存储器单元的制造方法
US20210375618A1 (en) Method for Forming a Semiconductor Structure Having a Porous Semiconductor Layer in RF Devices
CN108054120A (zh) 改善soi器件浮体效应的工艺方法
CN102790052B (zh) 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法
JP4667865B2 (ja) 異なる再結合中心密度を有する結晶性半導体層を備えた電界効果トランジスタ及びその形成方法
US20120056273A1 (en) Semiconductor device and method of manufacturing the same
CN109560065A (zh) 一种带体接触的半导体器件结构和形成方法
CN109545785B (zh) 一种半导体器件结构和制备方法
CN218241854U (zh) 基于背栅控制的增强型器件
TW477074B (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20130523

Owner name: BEIJING UNIV.

Effective date: 20130523

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130523

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Haidian District the Summer Palace Road,, No. 5, Peking University

Patentee before: Peking University