CN101604631A - 一种具有绝缘埋层的半导体衬底的制备方法 - Google Patents

一种具有绝缘埋层的半导体衬底的制备方法 Download PDF

Info

Publication number
CN101604631A
CN101604631A CNA2009100535053A CN200910053505A CN101604631A CN 101604631 A CN101604631 A CN 101604631A CN A2009100535053 A CNA2009100535053 A CN A2009100535053A CN 200910053505 A CN200910053505 A CN 200910053505A CN 101604631 A CN101604631 A CN 101604631A
Authority
CN
China
Prior art keywords
semiconductor
layer
insulating buried
buried layer
support substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100535053A
Other languages
English (en)
Inventor
魏星
王湘
李显元
张苗
王曦
林成鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Shanghai Simgui Technology Co Ltd filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CNA2009100535053A priority Critical patent/CN101604631A/zh
Publication of CN101604631A publication Critical patent/CN101604631A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

一种具有绝缘埋层的半导体衬底的制备方法，包括如下步骤：提供键合衬底，所述键合衬底包括剥离层、第一半导体层以及腐蚀停止层；提供第二半导体支撑衬底；在第一半导体层或者第二半导体支撑衬底表面形成绝缘埋层，或者在第一半导体层和第二半导体支撑衬底的表面均形成绝缘埋层；将第二半导体支撑衬底与键合衬底键合；采用选择性腐蚀工艺除去剥离层和腐蚀停止层。本发明的优点在于，利用带有腐蚀停止层的多层结构键合衬底同支撑衬底相键合，以获得混合晶向衬底；由于采用了腐蚀停止层控制减薄工艺，因此该混合晶向衬底顶层半导体厚度均匀。

Description

一种具有绝缘埋层的半导体衬底的制备方法
【技术领域】
本发明涉及半导体器件领域，尤其涉及一种具有绝缘埋层的半导体衬底的制备方法。
【背景技术】
在过去的几十年中，硅基CMOS器件性能的每次提升主要是依靠器件尺寸的减小所带来的，主要包括减小沟道长度，栅氧厚度和阈值电压。但是，集成电路的特征尺寸在1999年开始缩小到亚100纳米，进入纳米技术时代，随着芯片集成度的进一步提高，即器件特征尺寸的进一步缩小将会面临大量来自传统工作模式、传统材料乃至传统器件物理基础等方面的问题，因此必须在器件物理、材料、器件结构、关键工艺、集成技术等基础研究领域寻求突破。
特别是目前随着VLSI技术进入65nm节点及其以下，器件的功耗越来越成为一个限制性的因素，要进一步提高芯片的集成度和运行速度，现有的体硅材料和工艺正接近它们的物理极限，在进一步减小集成电路的特征尺寸方面遇到了严峻的挑战，必须在材料和工艺上有新的重大突破。为了突破这一限制，研究人员不断提出和研究新的器件结构和材料，例如FinFETs，垂直的MOSFETs，高k绝缘材料或金属栅。此外，也可以通过包括全局应变或者沟道应变在内的应变工程来提高载流子的迁移率从而提升器件性能，例如在90nm技术中引入了由薄膜沉淀、沟道隔离、源漏硅化物材料等制备的工艺至应变硅沟道。此外，由新沟道材料例如Ge所带来的高迁移率也在加紧研究。另一方面，也可以通过基于衬底和沟道晶向的优化来提升载流子的迁移率，该方法即混合晶向技术(hybrid orientation technology)。
在目前的半导体技术中，CMOS电路主要是制作在具有(100)晶面的硅衬底上，这是因为在(100)晶面上具有小的氧化物-界面电荷密度以及最高的电子迁移率。但是，空穴的迁移率在(100)晶片上较低，这就使得在(100)晶片上制备的pMOSFETs的驱动电流约为nMOSFETs的一半，虽然传统上使用更大的pMOSFETs可以来平衡nMOSFETs，实际上这增大了栅和寄生电容。有报道称在(100)衬底通过将沟道方向从<110>转移至<100>晶向可以改善pFET的性能，但是更多的工作主要是集中在改变表面晶向的努力上，比如采用(110)或者(111)衬底可以带来更多的空穴迁移率的提升。人们发现空穴迁移率在(110)晶片的<110>晶向上具有最大值，该值是空穴在(100)晶片上的迁移率的两倍以上。但是，即使在不考虑沟道方向的情况下，该晶面方向完全不适用于制造nFET。混合晶向技术基于衬底和沟道晶向的优化来提升载流子的迁移率从而达到提升器件性能的目的，即可以通过在(110)区域制备pMOS在(100)区域制备nMOS以实现器件性能的提升。因此，目前制备出可用于混合晶向技术的全局混合晶向SOI衬底是该技术的一个关键。
目前，SOI材料的制备技术主要有注氧隔离技术(SIMOX)、键合及背面腐蚀技术(BESOI)。其中，由于键合及背面腐蚀技术具有工艺简单、成本低等优点，并且其能够实现不同晶向硅片之间的硅层转移，但是通过研磨或者腐蚀的办法减薄顶层硅，顶层硅的厚度均匀性很难得到精确控制。如P.B.Mumola等在顶层硅厚度为1±0.3μm键合减薄SOI材料的基础上，采用计算机控制局部等离子减薄的特殊办法，将顶层硅减薄到0.1μm，平整度仅能控制在±0.01μm，这也就限制了键合减薄SOI材料在对顶层硅厚度均匀性要求高等方面的应用。而采用SIMOX技术制备的SOI材料，虽然具有优异的顶层硅厚度均匀性，但由于受到注入剂量和能量的限制，埋氧层最大厚度很难超过400nm，并且SIMOX工艺是利用高温退火，促进氧在硅片内部聚集成核而形成连续埋氧层，但是埋氧层中存在的针孔使其绝缘性能不如热氧化形成的SiO2，击穿电压仅6MV/cm左右，这些缺点限制了SIMOX材料在厚埋层(大于400nm)方面的应用，并且由于注氧隔离技术所制备的SOI衬底仅在同一片晶片上完成，顶层硅和支撑衬底必具有同一晶面方向，这样注氧隔离技术无法用于制备顶层硅和支撑衬底晶向不同的全局混合晶向SOI衬底。
【发明内容】
本发明所要解决的技术问题是，提供一种具有绝缘埋层的半导体衬底的制备方法，能够制备顶层半导体层与支撑衬底具有不同晶向的半导体衬底结构，且顶层半导体层的厚度均匀。
为了解决上述问题，本发明提供了一种具有绝缘埋层的半导体衬底的制备方法，包括如下步骤：提供键合衬底，所述键合衬底包括剥离层、第一半导体层以及设置于剥离层与第一半导体层之间的腐蚀停止层，所述第一半导体层表面具有第一晶面，腐蚀停止层的材料即与剥离层的材料不相同，也与第一半导体层的材料不相同；提供第二半导体支撑衬底，所述第二半导体支撑衬底表面具有第二晶面；在第一半导体层或者第二半导体支撑衬底表面形成绝缘埋层，或者在第一半导体层和第二半导体支撑衬底的表面均形成绝缘埋层；将第二半导体支撑衬底与键合衬底键合，键合后的第一半导体层与腐蚀停止层被键合衬底与第二半导体支撑衬底所夹持；采用选择性腐蚀工艺除去剥离层，腐蚀工艺停止于腐蚀停止层；采用选择性腐蚀工艺除去腐蚀停止层，腐蚀工艺停止于第一半导体层。
作为可选的技术方案，所述第一半导体层、剥离层以及第二半导体支撑衬底的材料为单晶硅，所述腐蚀停止层的材料为氧化硅。
作为可选的技术方案，所述绝缘埋层的材料为亲水材料，优选为氧化硅，所述氧化硅采用热氧化方法制备。
作为可选的技术方案，所述第一晶面为(100)晶面，第二晶面为(110)晶面。
作为可选的技术方案，所述第一晶面为(110)晶面，第二晶面为(100)晶面。
作为可选的技术方案，所形成的绝缘埋层的总厚度大于50nm。
本发明的优点在于，利用带有腐蚀停止层的多层结构键合衬底同支撑衬底相键合，以获得混合晶向衬底；由于采用了腐蚀停止层控制减薄工艺，因此该混合晶向衬底顶层半导体厚度均匀。
本发明的进一步优点还在于，控制绝缘埋层的厚度大于50nm，可以进一步保证其在后续工艺中绝缘性能的稳定，并有效隔离上、下具有不同晶向的晶体的晶格之间的失配应力，避免产生额外的位错。并且在选择氧化硅材料作为绝缘衬底的情况下，由于氧化硅是在硅衬底表面采用热氧化方法制备的，因此绝缘性能较注入形成的氧化硅为佳。
【附图说明】
附图1所示是本发明提供的具有绝缘埋层的半导体衬底的制备方法具体实施方式的实施步骤示意图；
附图2至附图7所示是本发明提供的具有绝缘埋层的半导体衬底的制备方法具体实施方式的实施工艺示意图。
【具体实施方式】
下面结合附图对本发明提供的具有绝缘埋层的半导体衬底的制备方法具体实施方式做详细说明。
附图1所示是本具体实施方式的实施步骤示意图，包括如下步骤：步骤S10，提供键合衬底，所述键合衬底包括剥离层、第一半导体层以及设置于剥离层与第一半导体层之间的腐蚀停止层，所述第一半导体层表面具有第一晶面，腐蚀停止层的材料即与剥离层的材料不相同，也与第一半导体层的材料不相同；步骤S11，提供第二半导体支撑衬底，所述第二半导体支撑衬底表面具有第二晶面；步骤S12，在第一半导体层或者第二半导体支撑衬底表面形成绝缘埋层，或者在第一半导体层和第二半导体支撑衬底的表面均形成绝缘埋层；步骤S13，将第二半导体支撑衬底与键合衬底键合，键合后的第一半导体层与腐蚀停止层被键合衬底与第二半导体支撑衬底所夹持；步骤S14，采用选择性腐蚀工艺除去剥离层，腐蚀工艺停止于腐蚀停止层；步骤S15，采用选择性腐蚀工艺除去腐蚀停止层，腐蚀工艺停止于第一半导体层。
附图2至附图7所示是本具体实施方式的实施工艺示意图。
附图2所示，参考步骤S10，提供键合衬底100，所述键合衬底包括剥离层101、第一半导体层103以及设置于剥离层101与第一半导体层103之间的腐蚀停止层102，所述第一半导体层103表面具有第一晶面。
本具体实施方式中，剥离层101与第一半导体层103的材料是单晶硅，所述第一晶向为(100)晶向。腐蚀停止层102的材料是二氧化硅。在其他的具体实施方式中，剥离层101、第一半导体层103以及腐蚀停止层102的材料也可以是其他常见的半导体材料，腐蚀停止层102的材料即不与剥离层101的材料相同，也不与第一半导体层103的材料相同，以保证可以通过选择性腐蚀的手段将剥离层101和腐蚀停止层102除去而不会影响到第一半导体层103。
本具体实施方式中，所述第一晶面是(100)晶面，在其他具体实施方式中，第一晶面也可以是(110)或者其他常见的晶向
附图3所示，参考步骤S11，提供第二半导体支撑衬底110，所述第二半导体支撑衬底110表面具有第二晶面。
第二半导体支撑衬底110的表面可以是任意的与第一半导体层103不同的晶面，以在后续的键合和退火工艺结束后获得具有混合晶向的半导体衬底材料。第一半导体层102与第二半导体支撑衬底110具体为何种晶面由实际应用中的需要而定。在本具体实施方式中，第二晶面是(110)晶面。
附图4所示，参考步骤S12，在第一半导体层103形成绝缘埋层121，在第二半导体支撑衬底120的表面形成绝缘埋层122。
此步骤中，也可以只在第一半导体层103或者第二半导体支撑衬底110的表面形成绝缘埋层。
本具体实施方式中，绝缘埋层121与122的材料是氧化硅。可以采用600～1000℃条件下的干氧或氮氧混合气体或者湿氧中进行氧化，并通过控制氧化时间获得需要的厚度。由于此步骤中的氧化硅是在硅衬底表面采用热氧化方法制备的，因此绝缘性能较注入形成的氧化硅为佳。
氧化硅是亲水材料，因此在后续键合工艺中可以用作亲水键合的表面材料。
为了保证后续键合工艺中可以实施较容易的亲水键合，因此绝缘埋层的材料优选为亲水材料。在其他的具体实施方式中，绝缘埋层的材料也可以是氮化硅、氮氧化硅等其他材料。
附图5所示，参考步骤S13，将第二半导体支撑衬底110与键合衬底100键合，键合后的第一半导体层103与腐蚀停止层102被键合衬底100与第二半导体支撑衬底110所夹持。
本步骤所述键合工艺的实施中，将第二半导体支撑衬底110的键合面与键合衬底100中的第一半导体层103相对设置以进行键合操作，使键合后的第一半导体层103与腐蚀停止层102被键合衬底100与第二半导体支撑衬底110所夹持。
键合前可以用N2、Ar或者O2离子进行表面预处理。
键合的加固温度高于800℃，优化的键合温度为1100～1200℃，加固时间不低于1小时，优选为6小时，气氛为干氧或氮氧混合气体或者湿氧中或惰性气体。
键合后，绝缘埋层121与122相互贴合在一起，形成新的单层绝缘埋层120。作为优选的技术方案，所形成的绝缘埋层120的总厚度大于50nm将会有利于提高绝缘埋层的绝缘性能。由于后续应用此衬底材料实施其他工艺(例如退火、注入等工艺)的过程中，由于高温可能导致绝缘埋层120中的物质通过第一半导体层103向外逸出而导致其厚度变薄，因此控制绝缘埋层120的总厚度大于50nm有利于保证后续工艺实施之后绝缘埋层120保持其绝缘特性。并且，由于第一半导体层103与第二半导体支撑衬底110的表面具有不同的晶面取向，两种不同取向的晶格之间会产生额外的失配应力而在晶格内部引入位错，控制绝缘埋层120的总厚度大于50nm有利于分离不同晶格之间的距离，从而降低晶格之间的失配应力，避免产生额外的位错。
附图6所示，参考步骤S14，采用选择性腐蚀工艺除去剥离层101，腐蚀工艺停止于腐蚀停止层102。
选择性腐蚀工艺是半导体领域的一种成熟工艺，目前对于本领域内各种常用的材料，均有对应的选择性腐蚀方法。对于本具体实施方式中采用单晶硅作为剥离层101，二氧化硅作为腐蚀停止层102的情况下，可以选用四甲基氢氧化铵(TMAOH)或者氢氧化钾溶液等作为选择性腐蚀溶液，也可以采用卤素作为刻蚀气体进行干法腐蚀。对于其他半导体材料，例如氮化镓、砷化镓等，腐蚀停止层可以选择氮化硅或者氧化硅，并选择对应的酸性溶液进行选择性腐蚀，或者选用适当的刻蚀气体可以进行干法腐蚀。
附图7所示，参考步骤S15，采用选择性腐蚀工艺除去腐蚀停止层102，腐蚀工艺停止于第一半导体层103。
同上述步骤S14所类似，对于本领域内的常用材料，实施选择性腐蚀工艺是本领域的常见手段之一。对于本具体实施方式中腐蚀停止层102为氧化硅、第一半导体层为单晶硅的情况下，可以选择氢氟酸腐蚀液作为腐蚀溶液进行选择性腐蚀。
上述步骤实施完毕后，即获得具有绝缘埋层的半导体衬底，且顶层半导体和支撑衬底具有不同的晶向，后续还可以进行外延以及抛光工艺以增加其表面平整度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种具有绝缘埋层的半导体衬底的制备方法，其特征在于，包括如下步骤：
提供键合衬底，所述键合衬底包括剥离层、第一半导体层以及设置于剥离层与第一半导体层之间的腐蚀停止层，所述第一半导体层表面具有第一晶面，腐蚀停止层的材料即与剥离层的材料不相同，也与第一半导体层的材料不相同；
提供第二半导体支撑衬底，所述第二半导体支撑衬底表面具有第二晶面；
在第一半导体层或者第二半导体支撑衬底表面形成绝缘埋层，或者在第一半导体层和第二半导体支撑衬底的表面均形成绝缘埋层；
将第二半导体支撑衬底与键合衬底键合，键合后的第一半导体层与腐蚀停止层被键合衬底与第二半导体支撑衬底所夹持；
采用选择性腐蚀工艺除去剥离层，腐蚀工艺停止于腐蚀停止层；
采用选择性腐蚀工艺除去腐蚀停止层，腐蚀工艺停止于第一半导体层。
2.根据权利要求1所述的具有绝缘埋层的半导体衬底的制备方法，其特征在于，所述第一半导体层、剥离层以及第二半导体支撑衬底的材料为单晶硅，所述腐蚀停止层的材料为氧化硅或氮化硅。
3.根据权利要求2所述的具有绝缘埋层的半导体衬底的制备方法，其特征在于，所述绝缘埋层的材料为亲水材料。
4.根据权利要求3所述的具有绝缘埋层的半导体衬底的制备方法，其特征在于，所述绝缘埋层的材料为氧化硅。
5.根据权利要求4所述的具有绝缘埋层的半导体衬底的制备方法，其特征在于，所述氧化硅采用热氧化方法制备。
6.根据权利要求2所述的具有绝缘埋层的半导体衬底的制备方法，其特征在于，所述第一晶面为(100)晶面，第二晶面为(110)晶面。
7.根据权利要求2所述的具有绝缘埋层的半导体衬底的制备方法，其特征在于，所述第一晶面为(110)晶面，第二晶面为(100)晶面。
8.根据权利要求1或2所述的具有绝缘埋层的半导体衬底的制备方法，其特征在于，所形成的绝缘埋层的总厚度大于50nm。
CNA2009100535053A 2009-06-19 2009-06-19 一种具有绝缘埋层的半导体衬底的制备方法 Pending CN101604631A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2009100535053A CN101604631A (zh) 2009-06-19 2009-06-19 一种具有绝缘埋层的半导体衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2009100535053A CN101604631A (zh) 2009-06-19 2009-06-19 一种具有绝缘埋层的半导体衬底的制备方法

Publications (1)

Publication Number Publication Date
CN101604631A true CN101604631A (zh) 2009-12-16

Family

ID=41470298

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100535053A Pending CN101604631A (zh) 2009-06-19 2009-06-19 一种具有绝缘埋层的半导体衬底的制备方法

Country Status (1)

Country Link
CN (1) CN101604631A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859783A (zh) * 2010-04-30 2010-10-13 北京大学 一种抗总剂量辐照的soi器件及其制造方法
CN102098028A (zh) * 2010-10-14 2011-06-15 中国科学院上海微系统与信息技术研究所 基于混合晶向soi工艺的cmos环形振荡器及制备方法
CN102569061A (zh) * 2011-12-30 2012-07-11 上海新傲科技股份有限公司 带有绝缘埋层的辐射加固材料及其制备方法
CN110491827A (zh) * 2019-08-13 2019-11-22 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859783A (zh) * 2010-04-30 2010-10-13 北京大学 一种抗总剂量辐照的soi器件及其制造方法
CN101859783B (zh) * 2010-04-30 2012-05-30 北京大学 一种抗总剂量辐照的soi器件及其制造方法
CN102098028A (zh) * 2010-10-14 2011-06-15 中国科学院上海微系统与信息技术研究所 基于混合晶向soi工艺的cmos环形振荡器及制备方法
CN102569061A (zh) * 2011-12-30 2012-07-11 上海新傲科技股份有限公司 带有绝缘埋层的辐射加固材料及其制备方法
CN102569061B (zh) * 2011-12-30 2014-12-17 上海新傲科技股份有限公司 带有绝缘埋层的辐射加固材料及其制备方法
CN110491827A (zh) * 2019-08-13 2019-11-22 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法
CN110491827B (zh) * 2019-08-13 2021-02-12 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法

Similar Documents

Publication Publication Date Title
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
CN100386863C (zh) 半导体器件制造方法及其半导体器件
US8035163B2 (en) Low-cost double-structure substrates and methods for their manufacture
US9818615B2 (en) Systems and methods for bidirectional device fabrication
US7052974B2 (en) Bonded wafer and method of producing bonded wafer
KR101509267B1 (ko) 유리계 기판을 제조하는 방법 및 이를 채용한 장치
US10748989B2 (en) Insulating layer structure for semiconductor product, and preparation method of insulating layer structure
CN1954421A (zh) 在具有硅锗缓冲层的绝缘体上形成应变Si/SiGe的方法
CN101325154B (zh) 混合图形化单晶硅的绝缘层上锗结构、方法及应用
TW200418131A (en) Strained semiconductor on insulator substrate and method of forming the same
JP2003282885A (ja) 半導体装置およびその製造方法
JPH10172918A (ja) 半導体ウェーハ製造方法
CN101609800B (zh) 一种制备混合晶向半导体衬底的方法
CN106611739A (zh) 衬底及其制造方法
CN101101891A (zh) 绝缘体上硅及其制备工艺
CN101604631A (zh) 一种具有绝缘埋层的半导体衬底的制备方法
WO2014005379A1 (zh) 一种goi晶片结构的制备方法
CN108447819B (zh) 一种无界面气泡绝缘层上锗键合方法
CN100431132C (zh) 一种采用相变方法实现绝缘体上应变硅的制作方法
CN107785304B (zh) 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
CN107863389A (zh) Nmos器件及计算机
CN207690801U (zh) Pmos器件
CN102820251A (zh) 一种基于键合工艺的高k介质埋层的soi材料制备方法
CN101667576A (zh) 一种新型抗nmos器件总剂量辐照的集成电路
JP4554898B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20091216