CN102098028A - 基于混合晶向soi工艺的cmos环形振荡器及制备方法 - Google Patents

基于混合晶向soi工艺的cmos环形振荡器及制备方法 Download PDF

Info

Publication number
CN102098028A
CN102098028A CN201010507239XA CN201010507239A CN102098028A CN 102098028 A CN102098028 A CN 102098028A CN 201010507239X A CN201010507239X A CN 201010507239XA CN 201010507239 A CN201010507239 A CN 201010507239A CN 102098028 A CN102098028 A CN 102098028A
Authority
CN
China
Prior art keywords
cmos
crystal face
silicon
ring oscillator
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010507239XA
Other languages
English (en)
Inventor
黄晓橹
伍青青
魏星
陈静
张苗
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Shanghai Simgui Technology Co Ltd filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201010507239XA priority Critical patent/CN102098028A/zh
Publication of CN102098028A publication Critical patent/CN102098028A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种基于混合晶向SOI工艺的CMOS环形振荡器及制备方法，该振荡器包括：SOI衬底以及制作在SOI衬底上的CMOS器件；所述CMOS器件包括：NMOS器件和PMOS器件；所述NMOS器件的沟道采用(100)晶面硅材料，所述PMOS器件的沟道采用(110)晶面硅材料。该器件可以通过在混合晶向的SOI衬底上开设窗口外延底层硅，从而在(100)晶面的顶层硅和(110)外延硅层上分别制作NMOS器件和PMOS器件。本发明可以减少CMOS环形振荡器中CMOS晶体管宽度，增大集成密度，降低非门传输延迟时间，增大振荡频率。

Description

基于混合晶向SOI工艺的CMOS环形振荡器及制备方法
技术领域
本发明涉及一种CMOS环形振荡器及制备方法，尤其涉及一种基于混合晶向SOI工艺的CMOS环形振荡器及制备方法，属于半导体制造技术领域。
背景技术
锁相环(PLL，Phase Lock Loop)是射频(RF，Radio Frequency)电路中的重要单元，用来产生时间基准，其性能决定整个系统性能的好坏。电压控制振荡器(VCO，Voltage Controlled Oscillator)是锁相环电路中的核心模块，意思是由输入直流信号电压控制振荡频率，它主要有三种类型：
1、利用电容充放电的弛张振荡器；
2、将输出信号馈回到输入进行振荡的反馈振荡器；
3、利用元件延迟时间的延迟振荡器，通常就指CMOS环形振荡器。
CMOS环形振荡器利用反向单元(非门)传输延迟进行振荡，它不需要线圈和电容构成振荡电路，大大简化了工艺，降低了电路面积，降低了成本，被广泛应用于CMOS集成电路中。其反向单元一般为非门(即反向器，NOT门)、与非门(NAND门)、或非门(NOR门)中的一种。中国专利申请号：201010122454.8的一件发明专利《一种基于绝缘体上硅工艺的CMOS环形振荡器》就公开了一种基于绝缘体上硅工艺的CMOS环形振荡器，其电路设计采用增强型绝缘体上硅体连接(BC)NMOS管源端接耗尽型绝缘体上硅浮体(FB)NMOS管，利用浮体管体区悬浮的特殊器件结构，能提供稳定频率输出，并利用绝缘体上硅工艺器件的高阻衬底及隐埋氧化层，显著降低串扰和最小化寄生电容，更好地屏蔽衬底噪声。
然而，通常在设计RF电路时，为了提高电路工作速度，既高频的效果，往往需要增大CMOS沟道宽度，尤其是PMOS的宽度。也就是说，设计以提高速度为目标会降低电路的集成密度。下面以最简单的非门为例说明常规(100)晶面中CMOS环形振荡器的设计方法：
在(100)晶面中，PMOS载流子空穴迁移率只有NMOS载流子电子迁移率的一半不到，因此，一般PMOS的工作电流只有NMOS的一半左右。为了减小非门的延迟时间，增大环形振荡器的振荡频率，同时为了改善振荡信号波形对称性(即上升沿波形和下降沿波形)，通常需要增大PMOS的沟道宽度，这是以牺牲集成密度为代价的。图1给出了一种常见的CMOS环形振荡器中的CMOS结构，可见PMOS器件的沟道宽度是NMOS器件的近两倍。
鉴于此，本发明将提出一种基于SOI衬底的采用混合晶向的CMOS环形振荡器。
发明内容
本发明要解决的技术问题在于提供一种基于混合晶向SOI工艺的CMOS环形振荡器及制备方法，可以减少CMOS晶体管宽度，增大集成密度，降低非门传输延迟时间，增大振荡频率。
为了解决上述技术问题，本发明采用如下技术方案：
一种基于混合晶向SOI工艺的CMOS环形振荡器，包括：SOI衬底以及制作在SOI衬底上的CMOS器件；所述CMOS器件包括：NMOS器件和PMOS器件；所述NMOS器件的沟道采用(100)晶面硅，所述PMOS器件的沟道采用(110)晶面硅。
优选地，所述PMOS器件的沟道宽度不大于所述NMOS器件的沟道宽度的1.5倍。
作为本发明的优选方案，所述SOI衬底包括：(110)晶面的底层硅、位于底层硅上的绝缘埋层以及位于绝缘埋层上的(100)晶面的顶层硅；在所述SOI衬底上设有直至(110)晶面底层硅的窗口，在所述窗口内设有(110)晶面的外延硅层；所述NMOS器件制作在所述(100)晶面的顶层硅上，所述PMOS器件制作在(110)晶面的外延硅层上。
优选地，所述窗口的侧壁上设有侧墙隔离结构。
优选地，所述NMOS器件与PMOS器件相邻，并由所述侧墙隔离结构将它们隔离，所述NMOS器件周围还设有浅沟槽隔离结构将其隔离。
作为本发明的优选方案，本发明的CMOS环形振荡器包括奇数个所述CMOS器件；该奇数个所述CMOS器件电连接形成非门环形振荡电路。
此外，本发明还提供了一种基于混合晶向SOI工艺的CMOS环形振荡器的制备方法，该方法包括以下步骤：
(1)提供SOI衬底，所述SOI衬底包括：(110)晶面的底层硅、位于底层硅上的绝缘埋层以及位于绝缘埋层上的(100)晶面的顶层硅；
(2)利用光刻刻蚀工艺在所述SOI衬底上刻蚀出用于外延的窗口，所述窗口将(110)晶面的底层硅露出；
(3)在所述窗口的侧壁制作侧墙隔离结构；
(4)在所述窗口内外延生长(110)晶面的外延硅层；
(5)在所述(110)晶面的外延硅层上制作PMOS器件，使PMOS器件的沟道为(110)晶面硅材料；在与所述PMOS器件相邻的(100)晶面的顶层硅上制作NMOS器件，使NMOS器件的沟道为(100)晶面硅材料；所述PMOS器件与NMOS器件组成CMOS器件；
(6)制作互连线形成环形振荡电路，从而完成CMOS环形振荡器。
优选地，制作的PMOS器件的沟道宽度不大于NMOS器件的沟道宽度的1.5倍。
优选地，在所述NMOS器件周围制作浅沟槽隔离结构将其隔离。
优选地，利用步骤(2)-(5)制作奇数个所述CMOS器件，步骤(6)制作互连线使该奇数个所述CMOS器件电连接形成非门环形振荡电路。
本发明的有益效果在于：本发明的基于混合晶向SOI工艺的CMOS环形振荡器中，CMOS器件的NMOS制作在SOI衬底(100)晶面顶层硅上，PMOS制作在(110)晶面外延硅层上，即NMOS器件的沟道采用(100)晶面，而PMOS器件的沟道采用(110)晶面。
(110)晶面中空穴迁移率是(100)晶面中的1.5到3倍(依(110)晶面外延质量而定)，下式为PMOS的沟道等效薄层电阻：
Figure BSA00000303418900041
其中βp为器件互导：
Figure BSA00000303418900042
Cox为单位面积的栅氧电容。
假设(110)晶面空穴迁移率增大到(100)晶面的2倍，如果工作电压和阈值电压保持不变，则相同的沟道等效薄层电阻，器件沟道宽度可以减小-半，从而大大增大了集成密度。
此外，非门的传输延迟时间与CMOS器件沟道等效薄层电阻和输出电容成正比，其中输出电容由负载电容和CMOS器件寄生电容组成，由于非门的PMOS器件沟道宽度减小了一半，PMOS的栅电容也减小了一半，从而使传输延迟时间减小，振荡器振荡频率增大。
因此，本发明利用(110)晶面PMOS载流子空穴迁移率远大于传统(100)晶面的特点，可以减少CMOS晶体管宽度，增大集成密度，降低非门传输延迟时间，增大振荡频率。
附图说明
图1为背景技术中涉及的CMOS环形振荡器中(100)晶面CMOS结构示意图。
图2为实施例中基于混合晶向SOI工艺的CMOS环形振荡器的混合晶向CMOS结构俯视示意图。
图3为实施例中基于混合晶向SOI工艺的CMOS环形振荡器电路原理示意图。
图4-图8为实施例中制备基于混合晶向SOI工艺的CMOS环形振荡器的工艺流程示意图。
具体实施方式
下面结合附图进一步说明本发明的器件结构，为了示出的方便附图并未按照比例绘制。
本实施例提供一种基于混合晶向SOI工艺的CMOS环形振荡器，其包括：SOI衬底以及制作在SOI衬底上的CMOS器件。所述CMOS器件包括：NMOS器件和PMOS器件。其中，所述NMOS器件的沟道采用(100)晶面硅，所述PMOS器件的沟道采用(110)晶面硅。
由于(110)晶面PMOS载流子空穴迁移率远大于传统的(100)晶面，依(110)晶面外延质量而定，(110)晶面中空穴迁移率是(100)晶面中的1.5到3倍，因此，沟道采用(110)晶面的PMOS器件，在设计时可以减小PMOS器件的沟道宽度，在外延质量较好的情况下，所述PMOS器件的沟道宽度可以与所述NMOS器件的沟道宽度相当，即优选地，所述PMOS器件的沟道宽度不大于所述NMOS器件的沟道宽度的1.5倍。图2给出了这种CMOS结构的示意图，与图1相比，可见这种CMOS晶体管的宽度更小，因此基于这种混合晶向SOI工艺的CMOS环形振荡器的集成密度能得到有效提高。另外，CMOS环形振荡器是利用非门传输延迟进行振荡的，例如，非门环形振荡器、与非门环形振荡器、或非门环形振荡器等，由于PMOS器件沟道宽度减小，PMOS的栅电容也减小，从而可以降低非门传输延迟时间，增大振荡频率。
作为一种的优选方案，参见图8，所述SOI衬底包括：(110)晶面的底层硅10、位于底层硅10上的绝缘埋层11以及位于绝缘埋层11上的(100)晶面的顶层硅12；在所述SOI衬底上设有直至(110)晶面底层硅10的窗口，在所述窗口内设有(110)晶面的外延硅层20；所述NMOS器件40制作在所述(100)晶面的顶层硅12上，所述PMOS器件30制作在(110)晶面的外延硅层20上。其中，在所述窗口的侧壁上设有侧墙隔离结构21；所述NMOS器件40与PMOS器件30相邻，并由所述侧墙隔离结构21将它们隔离，所述NMOS器件40周围还设有浅沟槽隔离结构41将其隔离。
通常，CMOS环形振荡器包括多个CMOS器件，并由该多个CMOS器件电连接形成环形振荡电路，从而构成CMOS环形振荡器。环形振荡电路可以是非门、与非门、或非门等环形振荡电路。本实施例以最简单的非门环形振荡电路为例，参见图3，本实施例的CMOS环形振荡器包括奇数个上述基于混合晶向SOI工艺的CMOS器件，这些CMOS器件电连接形成非门环形振荡电路。具体地，每个CMOS器件形成一个反相器，其中PMOS源极接电源VDD，NMOS源极接地Gnd，PMOS的漏极与NMOS的漏极连接作为输出端Vout，PMOS的栅极与NMOS的栅极连接作为输入端Vin；奇数个这样的CMOS反相器依次串联，且首尾两端的CMOS反相器连接成回路形成非门环形振荡电路；优选地，通过信号放大电路将振荡信号放大输出。
制备上述基于混合晶向SOI工艺的CMOS环形振荡器的方法包括以下步骤：
(1)提供S0I衬底，如图4所示，提供的SOI衬底包括：(110)晶面的底层硅10、位于底层硅10上的绝缘埋层11以及位于绝缘埋层11上的(100)晶面的顶层硅12。
(2)利用光刻刻蚀工艺在所述SOI衬底上刻蚀出用于外延的窗口，使该窗口将(110)晶面的底层硅10露出。具体地，可以是在SOI衬底上先淀积硬掩膜13(如氧化硅或氮化硅等)，然后曝光、刻蚀硬掩膜13，从而定义出衬底外延窗口的位置，如图5所示，之后再由该定义位置向下刻蚀SOI衬底直至(110)晶面的底层硅10露出，形成外延窗口。
(3)如图6所示，在所述窗口的侧壁通过淀积材料、刻蚀等主要工艺制作侧墙隔离结构21，该侧墙隔离结构21可以选用氧化硅或氮化硅等材料。
(4)如图7所示，在所述窗口内外延生长(110)晶面的外延硅层20，可采用化学气相沉积(CVD)等工艺进行外延。然后可以采用化学机械抛光(CMP)去掉表面多余外延单晶硅，湿法刻蚀去除CMP停止层，即残留表面的氧化硅或者氮化硅等。
(5)如图8所示，在所述(110)晶面的外延硅层20上制作PMOS器件30，使PMOS器件30的沟道为(110)晶面硅材料；在与所述PMOS器件30相邻的(100)晶面的顶层硅12上制作NMOS器件40，使NMOS器件40的沟道为(100)晶面硅材料。优选地，制作的PMOS器件30的沟道宽度不大于NMOS器件40的沟道宽度的1.5倍，如图2所示。这里制作PMOS器件30及NMOS器件40可采用传统的CMOS工艺，其方法步骤为本领域技术人员习知，故不再赘述。优选地，在NMOS器件40周围(除了与PMOS器件30相邻的侧边)还制作了浅沟槽隔离结构41(STI)将其隔离。
(6)最后制作互连线形成环形振荡电路，从而完成CMOS环形振荡器。后续工艺步骤与传统SOI电路工艺制备相似，其中输出端Vout所连的接触孔可以采用共享接触(Sharing Contact)的方式来减小器件面积。本实施例中在SOI衬底上制作了奇数个所述CMOS器件，这些CMOS器件电连接形成了如图3所示的非门环形振荡电路，然而本发明并不局限于此，也可以是与非门、或非门等环形振荡电路或是其他利用该CMOS器件的CMOS环形振荡电路。
本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。

Claims (10)

1.一种基于混合晶向SOI工艺的CMOS环形振荡器，包括：SOI衬底以及制作在SOI衬底上的CMOS器件，其特征在于：
所述CMOS器件包括：NMOS器件和PMOS器件；所述NMOS器件的沟道采用(100)晶面硅，所述PMOS器件的沟道采用(110)晶面硅。
2.根据权利要求1所述一种基于混合晶向SOI工艺的CMOS环形振荡器，其特征在于：所述PMOS器件的沟道宽度不大于所述NMOS器件的沟道宽度的1.5倍。
3.根据权利要求1所述一种基于混合晶向SOI工艺的CMOS环形振荡器，其特征在于：
所述SOI衬底包括：(110)晶面的底层硅、位于底层硅上的绝缘埋层以及位于绝缘埋层上的(100)晶面的顶层硅；
在所述SOI衬底上设有直至(110)晶面底层硅的窗口，在所述窗口内设有(110)晶面的外延硅层；
所述NMOS器件制作在所述(100)晶面的顶层硅上，所述PMOS器件制作在(110)晶面的外延硅层上。
4.根据权利要求3所述一种基于混合晶向SOI工艺的CMOS环形振荡器，其特征在于：所述窗口的侧壁上设有侧墙隔离结构。
5.根据权利要求4所述一种基于混合晶向SOI工艺的CMOS环形振荡器，其特征在于：所述NMOS器件与PMOS器件相邻，并由所述侧墙隔离结构将它们隔离，所述NMOS器件周围还设有浅沟槽隔离结构将其隔离。
6.根据权利要求1或3所述一种基于混合晶向SOI工艺的CMOS环形振荡器，其特征在于：包括奇数个所述CMOS器件；该奇数个所述CMOS器件电连接形成非门环形振荡电路。
7.一种基于混合晶向SOI工艺的CMOS环形振荡器的制备方法，其特征在于，该方法包括以下步骤：
(1)提供SOI衬底，所述SOI衬底包括：(110)晶面的底层硅、位于底层硅上的绝缘埋层以及位于绝缘埋层上的(100)晶面的顶层硅；
(2)利用光刻刻蚀工艺在所述SOI衬底上刻蚀出用于外延的窗口，
所述窗口将(110)晶面的底层硅露出；
(3)在所述窗口的侧壁制作侧墙隔离结构；
(4)在所述窗口内外延生长(110)晶面的外延硅层；
(5)在所述(110)晶面的外延硅层上制作PMOS器件，使PMOS器件的沟道为(110)晶面硅材料；在与所述PMOS器件相邻的(100)晶面的顶层硅上制作NMOS器件，使NMOS器件的沟道为(100)晶面硅材料；所述PMOS器件与NMOS器件组成CMOS器件；
(6)制作互连线形成环形振荡电路，从而完成CMOS环形振荡器。
8.根据权利要求7所述一种基于混合晶向SOI工艺的CMOS环形振荡器的制备方法，其特征在于：制作的PMOS器件的沟道宽度不大于NMOS器件的沟道宽度的1.5倍。
9.根据权利要求7所述一种基于混合晶向SOI工艺的CMOS环形振荡器的制备方法，其特征在于：在所述NMOS器件周围制作浅沟槽隔离结构将其隔离。
10.根据权利要求7所述一种基于混合晶向SOI工艺的CMOS环形振荡器的制备方法，其特征在于：利用步骤(2)-(5)制作奇数个所述CMOS器件，步骤(6)制作互连线使该奇数个所述CMOS器件电连接形成非门环形振荡电路。
CN201010507239XA 2010-10-14 2010-10-14 基于混合晶向soi工艺的cmos环形振荡器及制备方法 Pending CN102098028A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010507239XA CN102098028A (zh) 2010-10-14 2010-10-14 基于混合晶向soi工艺的cmos环形振荡器及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010507239XA CN102098028A (zh) 2010-10-14 2010-10-14 基于混合晶向soi工艺的cmos环形振荡器及制备方法

Publications (1)

Publication Number Publication Date
CN102098028A true CN102098028A (zh) 2011-06-15

Family

ID=44130921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010507239XA Pending CN102098028A (zh) 2010-10-14 2010-10-14 基于混合晶向soi工艺的cmos环形振荡器及制备方法

Country Status (1)

Country Link
CN (1) CN102098028A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187248A (zh) * 2011-12-29 2013-07-03 中国科学院上海微系统与信息技术研究所 一种混合晶向绝缘体上锗晶片及器件的制备方法
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
TWI472781B (zh) * 2011-07-22 2015-02-11 Nvidia Corp 元件分析的系統與方法
CN104617082A (zh) * 2015-01-31 2015-05-13 上海华虹宏力半导体制造有限公司 射频结构及其形成方法
CN105489609A (zh) * 2014-10-03 2016-04-13 瑞萨电子株式会社 半导体器件
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
CN106788316A (zh) * 2015-11-25 2017-05-31 中国科学院上海微系统与信息技术研究所 压阻式恒温控制振荡器及其制备方法
US9835684B2 (en) 2013-02-08 2017-12-05 Nvidia Corporation In-circuit test structure for printed circuit board

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114400A1 (en) * 2003-06-17 2004-12-29 International Business Machines Corporation High-performance cmos soi device on hybrid crystal-oriented substrates
US20050070077A1 (en) * 2003-08-05 2005-03-31 International Business Machines Corporation Self-aligned SOI with different crystal orientation using WAFER bonding and SIMOX processes
US20060292770A1 (en) * 2005-06-23 2006-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
CN101604631A (zh) * 2009-06-19 2009-12-16 上海新傲科技股份有限公司 一种具有绝缘埋层的半导体衬底的制备方法
CN101719501A (zh) * 2009-12-01 2010-06-02 中国科学院上海微系统与信息技术研究所 混合晶向反型模式全包围栅cmos场效应晶体管
CN101814512A (zh) * 2010-03-11 2010-08-25 华东师范大学 一种基于绝缘体上硅工艺的cmos环形振荡器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114400A1 (en) * 2003-06-17 2004-12-29 International Business Machines Corporation High-performance cmos soi device on hybrid crystal-oriented substrates
US20050070077A1 (en) * 2003-08-05 2005-03-31 International Business Machines Corporation Self-aligned SOI with different crystal orientation using WAFER bonding and SIMOX processes
US20060292770A1 (en) * 2005-06-23 2006-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
CN101604631A (zh) * 2009-06-19 2009-12-16 上海新傲科技股份有限公司 一种具有绝缘埋层的半导体衬底的制备方法
CN101719501A (zh) * 2009-12-01 2010-06-02 中国科学院上海微系统与信息技术研究所 混合晶向反型模式全包围栅cmos场效应晶体管
CN101814512A (zh) * 2010-03-11 2010-08-25 华东师范大学 一种基于绝缘体上硅工艺的cmos环形振荡器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI472781B (zh) * 2011-07-22 2015-02-11 Nvidia Corp 元件分析的系統與方法
US9496853B2 (en) 2011-07-22 2016-11-15 Nvidia Corporation Via resistance analysis systems and methods
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
CN103187248A (zh) * 2011-12-29 2013-07-03 中国科学院上海微系统与信息技术研究所 一种混合晶向绝缘体上锗晶片及器件的制备方法
CN103187248B (zh) * 2011-12-29 2016-05-04 中国科学院上海微系统与信息技术研究所 一种混合晶向绝缘体上锗晶片及器件的制备方法
US9835684B2 (en) 2013-02-08 2017-12-05 Nvidia Corporation In-circuit test structure for printed circuit board
CN105489609A (zh) * 2014-10-03 2016-04-13 瑞萨电子株式会社 半导体器件
CN104617082A (zh) * 2015-01-31 2015-05-13 上海华虹宏力半导体制造有限公司 射频结构及其形成方法
CN106788316A (zh) * 2015-11-25 2017-05-31 中国科学院上海微系统与信息技术研究所 压阻式恒温控制振荡器及其制备方法
CN106788316B (zh) * 2015-11-25 2019-04-16 中国科学院上海微系统与信息技术研究所 压阻式恒温控制振荡器及其制备方法

Similar Documents

Publication Publication Date Title
CN102098028A (zh) 基于混合晶向soi工艺的cmos环形振荡器及制备方法
US7105399B1 (en) Selective epitaxial growth for tunable channel thickness
CN100411180C (zh) 半导体结构及制造半导体结构的方法
TWI469324B (zh) 具有本體控制之雙通道電晶體及具有該電晶體之電路
CN109643658A (zh) 采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管（fet）器件
CN108987462A (zh) 具有深沟槽耗尽和隔离结构的开关
CN102790004B (zh) 一种全隔离混合晶向soi的制备方法
KR20090006151A (ko) Ｓｏｉ 트랜지스터와 벌크 트랜지스터를 포함하여 구성된 반도체 디바이스 및 이것을 형성하는 방법
JP2019220646A (ja) 半導体装置およびその製造方法
JP2011181896A (ja) 絶縁層の下の埋め込み裏面制御ゲートを有するＳｅＯＩ基板上のデータパスセル
CN101764136B (zh) 一种可调节垂直栅soi cmos器件沟道电流的叉指型结构
CN101147234A (zh) 完全混合式soi型多层结构
US20170162557A1 (en) Trench based charge pump device
CN108735727A (zh) 晶体管版图结构、晶体管及制作方法
KR100725618B1 (ko) 트랜지스터 구조체를 제조하는 방법
JP2005260241A (ja) 半導体デバイスの製造方法および半導体デバイス
CN103066007B (zh) 一种全隔离结构的制作方法
CN101859782B (zh) 抗总剂量辐照的soi器件及其制造方法
US6410404B1 (en) Process for manufacturing SOI integrated circuits and circuits made thereby
CN101916761B (zh) 一种soi埋氧层下的导电层及其制作工艺
JP7450719B2 (ja) Ｉｉｉ族窒化物半導体集積回路構造、その製造方法および使用
US20130181270A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN101814512B (zh) 一种基于绝缘体上硅工艺的cmos环形振荡器
CN102723261A (zh) 半导体电容器的形成方法
SE527215C2 (sv) Integrerad omkopplingsanordning

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110615