CN104617082A - 射频结构及其形成方法 - Google Patents
射频结构及其形成方法 Download PDFInfo
- Publication number
- CN104617082A CN104617082A CN201510052293.2A CN201510052293A CN104617082A CN 104617082 A CN104617082 A CN 104617082A CN 201510052293 A CN201510052293 A CN 201510052293A CN 104617082 A CN104617082 A CN 104617082A
- Authority
- CN
- China
- Prior art keywords
- radio
- hole
- substrate
- layer
- frequency structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示了一种射频结构及其形成方法。该方法包括:提供前端结构,包括衬底,形成于所述衬底上的埋氧化层、形成于所述埋氧化层上的有源区和浅沟槽隔离,以及形成于所述有源区和浅沟槽隔离上的层间介质层;在所述前端结构上涂敷光阻并进行图案化;以图案化的光阻为掩膜,进行刻蚀形成第一通孔,所述第一通孔延伸至衬底中;通过所述第一通孔在衬底中引入损伤;在所述第一通孔中形成填充层;在所述层间介质层上形成金属层。本发明在所述衬底中引入有损伤,从而破坏衬底的原有结构,以此提高了抗串扰能力;并且该方法与CMOS工艺能够结合,也降低了制作成本。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种射频结构及其形成方法。
背景技术
射频(Radio Frequency,RF),表示可以辐射到空间的电磁频率,频率范围从300KHz~300GHz之间。由于具有超强的辐射能力,因此在远距离传输上得以被利用,基于此,射频结构应运而生,并作为了无线通信领域中的重要设备。
在现有技术中,如果直接采用普通的衬底形成既包括数字逻辑电路又包括射频电路的集成电路,所述射频电路会引起衬底和集成电路电感耦合,并且集成电路电感器的电感性能下降。为了在单个集成电路上集成更多的功能,通常采用绝缘体上硅(SOI)作为衬底来解决这一问题,并且可以降低滞留功耗,具有优良的抗串扰能力。
如图1,现有技术中的射频结构,采用具有陷阱富集层(Trap Rich Layer)的绝缘体上硅制成,包括:高阻率的衬底100;覆盖所述衬底100的陷阱富集层101,用于冻结射频信号在衬底100中的载流子,提高射频结构的信号传输质量;覆盖所述陷阱富集层101的埋氧化层(Buried Oxide)102;以及覆盖所述埋氧化层102的顶层硅103,用于形成射频元件,例如晶体管、电容等。
但是,这种射频结构成本较高,因此,如何能够兼顾抗串扰能力和成本,是一个需要解决的问题。
发明内容
本发明的目的在于,提供一种射频结构及其形成方法,在确保抗串扰能力的情况下,还能降低制作成本。
为解决上述技术问题,本发明提供一种射频结构的形成方法,包括:
提供前端结构,包括衬底,形成于所述衬底上的埋氧化层、形成于所述埋氧化层上的有源区和浅沟槽隔离,以及形成于所述有源区和浅沟槽隔离上的层间介质层;
在所述前端结构上涂敷光阻并进行图案化;
以图案化的光阻为掩膜,进行刻蚀形成第一通孔,所述第一通孔延伸至衬底中;
通过所述第一通孔在衬底中引入损伤;
在所述第一通孔中形成填充层;
在所述层间介质层上形成金属层。
可选的,对于所述的射频结构的形成方法,通过氩离子注入在衬底中引入损伤。
可选的,对于所述的射频结构的形成方法,所述氩离子注入剂量大于等于1016/cm2。
可选的,对于所述的射频结构的形成方法,在所述前端结构上涂敷光阻并进行图案化之前,还包括:
在所述前端结构上形成掩膜层。
可选的,对于所述的射频结构的形成方法,所述掩膜层的材质为氮化硅,其厚度为
可选的,对于所述的射频结构的形成方法,所述第一通孔延伸至衬底的深度为1μm~2μm。
可选的,对于所述的射频结构的形成方法,所述埋氧化层的厚度为0.1μm~2μm,所述浅沟槽隔离的厚度为0.1μm~0.4μm,所述层间介质层的厚度为0.65μm~1μm,
可选的,对于所述的射频结构的形成方法,所属第一通孔的宽度为0.5μm~1μm。
可选的,对于所述的射频结构的形成方法,包括采用掺氟硅玻璃和/或正硅酸乙酯,进行分步式多次填充所述第一通孔。
可选的,对于所述的射频结构的形成方法,经过填充后,所述第一通孔中形成有孔洞。
可选的,对于所述的射频结构的形成方法,在填充所述第一通孔之后,在所述层间介质层上形成金属层之前,还包括:
去除填充第一通孔时形成在掩膜层上的残余物;
去除所述掩膜层;
在所述层间介质层中形成第二通孔,所述第二通孔暴露出有源区;以及
填充所述第二通孔形成插塞。
相应的,本发明提供一种利用如上所述的射频结构的形成方法形成的射频结构,包括:
衬底,所述衬底中引入有损伤;
位于所述衬底上的埋氧化层;
位于所述埋氧化层上的有源区和浅沟槽隔离;
位于所述有源区和浅沟槽隔离上的层间介质层;以及
位于所述层间介质层上的金属层。
可选的,对于所述的射频结构,还包括位于所述层间介质层中的插塞,所述插塞一端连接于所述有源区,另一端连接于所述金属层。
可选的,对于所述的射频结构,还包括填充层,所述填充层贯穿所述层间介质层、浅沟槽隔离以及埋氧化层,且包括深入衬底中的部分。
可选的,对于所述的射频结构,所述填充层中形成有孔洞。
与现有技术相比,本发明提供的射频结构及其形成方法中,在所述衬底中引入有损伤,从而破坏衬底的原有结构,以此提高了抗串扰能力;并且该方法与CMOS工艺能够结合,也降低了制作成本;
进一步的,通过在制作过程中形成掩膜层,作为CMP停止层,提高了后续工艺的平整度。
附图说明
图1为现有技术中射频结构的示意图;
图2为本发明实施例中射频结构的形成方法的流程图;
图3-图11为本发明实施例中在射频结构的形成过程中的示意图。
具体实施方式
下面将结合示意图对本发明的射频结构及其形成方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种射频结构及其形成方法,通过对衬底进行离子注入对其造成损伤,进而提高了抗串扰能力,并且能够与CMOS工艺结合,从而降低了制作成本。
该方法包括:
步骤S201,提供前端结构,包括衬底,形成于所述衬底上的埋氧化层、形成于所述埋氧化层上的有源区和浅沟槽隔离,以及形成于所述有源区和浅沟槽隔离上的层间介质层;
步骤S202,在所述前端结构上涂敷光阻并进行图案化;
步骤S203,以图案化的光阻为掩膜,进行刻蚀形成第一通孔,所述第一通孔延伸至衬底中;
步骤S204,通过所述第一通孔在衬底中引入损伤;
步骤S205,在所述第一通孔中形成填充层;
步骤S206,在所述层间介质层上形成金属层。
以下列举所述射频结构及其形成方法的较优实施例,以清楚说明本发明的内容,应当明确的是,本发明的内容并不限制于以下实施例,其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参考图2~图11,图2为本发明实施例中射频结构的形成方法的流程图;图3~图11为本发明实施例中射频结构的形成方法的过程中的示意图。
如图2所示,在本实施例中,所述射频结构的形成方法包括:
首先,请参考图3,执行步骤S201,提供前端结构,包括衬底300,形成于所述衬底300上的埋氧化层301、形成于所述埋氧化层301上的有源区(ACT)303及浅沟槽隔离(STI)302;较佳的,所述衬底300可以采用电阻率相对较高的单晶硅材质,以减少高频信号下对衬底300的损耗和串扰。所述有源区303所在区域作为器件区,用于射频元件(例如CMOS结构)的形成,因此本发明提供的射频结构的形成方法,能够与CMOS工艺结合起来,也就降低了制作成本,而STI302则位于非器件区。
所述埋氧化层301的材质一般选择为氧化物,例如氧化硅、氧化铝等,为了提供较佳的隔离效果,所述埋氧化层301的的厚度为0.1μm~2μm。所述STI302的可以选择为常见材料,例如氧化硅,其厚度为0.1μm~0.4μm。所述有源区303的厚度与STI302的厚度相当。所述有源区303和STI302的上方还形成有层间介质层(ILD)304,较佳的,ILD304的材料选择为氧化硅,例如采用CVD工艺形成,所述ILD310的厚度为0.65μm~1μm。
请参考图4-图5,接着进行步骤S202,在所述前端结构上涂敷光阻306并进行图案化;所述光阻306被图案化后用于之后第一通孔的形成。具体的,本步骤包括:
在涂敷光阻306之前,先在所述前端结构上形成掩膜层305。所述掩膜层305的材质优选为氮化硅,其厚度为,以约为佳。所述掩膜层305作为后续CMP工艺中的停止层,以使得后续工艺有着较佳的平整度。接着,在掩膜层305上涂敷光阻306,并进行图案化,该步骤可以采用常规工艺进行。
然后,请参考图6,进行步骤S203,以图案化的光阻306为掩膜,进行刻蚀形成第一通孔307,所述第一通孔307延伸至衬底300中;所述第一通孔307的刻蚀工艺目前已经成熟,例如采用干法刻蚀,故不再详述。所述第一通孔307延伸入衬底300中的深度例如可以是1μm~2μm。所述第一通孔307的深宽比大于1:1,例如2:1等,所述第一通孔307的宽度例如是0.5μm~1μm。
之后,请参考图7,进行步骤S204,通过所述第一通孔307在衬底300中引入损伤308;所述损伤308例如是通过氩离子等注入形成。在本发明中,通过离子注入,对衬底300造成损伤,破坏其原有结构,从而有效的提高了抗串扰能力,减小了信号的串扰。较佳的,所述氩离子注入剂量大于等于1016/cm2。
之后,请参考图8,进行步骤S205,在所述第一通孔307中形成填充层309;所述第一通孔307中填充的材质例如包括二氧化硅,较佳的,包括采用掺氟硅玻璃(FSG)和/或正硅酸乙酯(TEOS),进行分步式多次填充所述第一通孔307,形成填充层309。由于第一通孔307的深宽比较大,因此,很容易在填充时产生孔洞310,该孔洞310的形成也有利于降低信号的串扰。
在该步骤S205完成后,还包括:请参考图9,首先去除填充第一通孔时形成在掩膜层305上的残余物,即如图8中所示位于掩膜层305之上的部分,较佳的,采用CMP工艺去除,此时,由于掩膜层305的存在,作为了CMP停止层,能够确保去除的平整度。然后,通过湿法清洗过程,将掩膜层305也去除,其中填充层309位于掩膜层305之间的部分也被去除。请参考图10,至此,填充层309贯穿ILD304、STI302及埋氧化层301,且还包括深入衬底300中的部分。
最后,进行步骤S206,在所述层间介质层304上形成金属层312。具体的,请参考图11,在所述层间介质层304中形成第二通孔,所述第二通孔暴露出有源区303;然后填充所述第二通孔形成插塞311,所述插塞311连接于所述有源区303;之后,进行金属层312的形成,并使得插塞311与金属层312相连接。
经过上述过程,能够获得一种射频结构的形成方法形成的射频结构,具体请参考图11,包括:
衬底300,所述衬底300中引入有损伤308;位于所述衬底300上的埋氧化层301;位于所述埋氧化层301上的有源区303和浅沟槽隔离302;位于所述有源区303和浅沟槽隔离302上的层间介质层304;以及位于所述层间介质层304上的金属层312。在所述层间介质层304中的形成有插塞311,所述插塞311一端连接于所述有源区303,另一端连接于所述金属层312。所述射频结构还包括填充层309,所述填充层309贯穿所述层间介质层304、浅沟槽隔离302以及埋氧化层301,且包括深入衬底300中的部分,所述填充层309中形成有孔洞310。
在本发明提供的射频结构中,在所述衬底中引入有损伤,从而破坏衬底的原有结构,以此提高了抗串扰能力;并且该方法与CMOS工艺能够结合,也降低了制作成本。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种射频结构的形成方法,包括:
提供前端结构,包括衬底,形成于所述衬底上的埋氧化层、形成于所述埋氧化层上的有源区和浅沟槽隔离,以及形成于所述有源区和浅沟槽隔离上的层间介质层;
在所述前端结构上涂敷光阻并进行图案化;
以图案化的光阻为掩膜,进行刻蚀形成第一通孔,所述第一通孔延伸至衬底中;
通过所述第一通孔在衬底中引入损伤;
在所述第一通孔中形成填充层;
在所述层间介质层上形成金属层。
2.如权利要求1所述的射频结构的形成方法,其特征在于,通过氩离子注入在衬底中引入损伤。
3.如权利要求2所述的射频结构的形成方法,其特征在于,所述氩离子注入剂量大于等于1016/cm2。
4.如权利要求1所述的射频结构的形成方法,其特征在于,在所述前端结构上涂敷光阻并进行图案化之前,还包括:
在所述前端结构上形成掩膜层。
5.如权利要求4所述的射频结构的形成方法,其特征在于,所述掩膜层的材质为氮化硅,其厚度为
6.如权利要求4所述的射频结构的形成方法,其特征在于,所述第一通孔延伸至衬底的深度为1μm~2μm。
7.如权利要求6所述的射频结构的形成方法,其特征在于,所述埋氧化层的厚度为0.1μm~2μm,所述浅沟槽隔离的厚度为0.1μm~0.4μm,所述层间介质层的厚度为0.65μm~1μm。
8.如权利要求7所述的射频结构的形成方法,其特征在于,所属第一通孔的宽度为0.5μm~1μm。
9.如权利要求8所述的射频结构的形成方法,其特征在于,包括采用掺氟硅玻璃和/或正硅酸乙酯,进行分步式多次填充所述第一通孔。
10.如权利要求9所述的射频结构的形成方法,其特征在于,经过填充后,所述第一通孔中形成有孔洞。
11.如权利要求8所述的射频结构的形成方法,其特征在于,在填充所述第一通孔之后,在所述层间介质层上形成金属层之前,还包括:
去除填充第一通孔时形成在掩膜层上的残余物;
去除所述掩膜层;
在所述层间介质层中形成第二通孔,所述第二通孔暴露出有源区;以及
填充所述第二通孔形成插塞。
12.一种利用权利要求1-11中任意一项所述的射频结构的形成方法形成的射频结构,其特征在于,包括:
衬底,所述衬底中引入有损伤;
位于所述衬底上的埋氧化层;
位于所述埋氧化层上的有源区和浅沟槽隔离;
位于所述有源区和浅沟槽隔离上的层间介质层;以及
位于所述层间介质层上的金属层。
13.如权利要求12所述的射频结构,其特征在于,还包括位于所述层间介质层中的插塞,所述插塞一端连接于所述有源区,另一端连接于所述金属层。
14.如权利要求12所述的射频结构,其特征在于,还包括填充层,所述填充层贯穿所述层间介质层、浅沟槽隔离以及埋氧化层,且包括深入衬底中的部分。
15.如权利要求14所述的射频结构,其特征在于,所述填充层中形成有孔洞。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510052293.2A CN104617082A (zh) | 2015-01-31 | 2015-01-31 | 射频结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510052293.2A CN104617082A (zh) | 2015-01-31 | 2015-01-31 | 射频结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104617082A true CN104617082A (zh) | 2015-05-13 |
Family
ID=53151458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510052293.2A Pending CN104617082A (zh) | 2015-01-31 | 2015-01-31 | 射频结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104617082A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110021559A (zh) * | 2018-01-09 | 2019-07-16 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
CN113611660A (zh) * | 2021-07-30 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6309958B1 (en) * | 1998-09-08 | 2001-10-30 | Nec Corporation | Semiconductor device and method of manufacturing the same |
CN102098028A (zh) * | 2010-10-14 | 2011-06-15 | 中国科学院上海微系统与信息技术研究所 | 基于混合晶向soi工艺的cmos环形振荡器及制备方法 |
CN103137618A (zh) * | 2011-12-01 | 2013-06-05 | 台湾积体电路制造股份有限公司 | 局部载流子寿命减少 |
CN103151301A (zh) * | 2013-02-25 | 2013-06-12 | 上海宏力半导体制造有限公司 | 半导体器件的形成方法 |
-
2015
- 2015-01-31 CN CN201510052293.2A patent/CN104617082A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6309958B1 (en) * | 1998-09-08 | 2001-10-30 | Nec Corporation | Semiconductor device and method of manufacturing the same |
CN102098028A (zh) * | 2010-10-14 | 2011-06-15 | 中国科学院上海微系统与信息技术研究所 | 基于混合晶向soi工艺的cmos环形振荡器及制备方法 |
CN103137618A (zh) * | 2011-12-01 | 2013-06-05 | 台湾积体电路制造股份有限公司 | 局部载流子寿命减少 |
CN103151301A (zh) * | 2013-02-25 | 2013-06-12 | 上海宏力半导体制造有限公司 | 半导体器件的形成方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110021559A (zh) * | 2018-01-09 | 2019-07-16 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
CN110021559B (zh) * | 2018-01-09 | 2021-08-24 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
CN113611660A (zh) * | 2021-07-30 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
CN113611660B (zh) * | 2021-07-30 | 2024-03-22 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9368496B1 (en) | Method for uniform recess depth and fill in single diffusion break for fin-type process and resulting devices | |
CN105280610A (zh) | 3dic互连器件及其形成方法 | |
CN100459096C (zh) | 构造集成电路的方法和相应的集成电路 | |
US20140117419A1 (en) | Fin etch and fin replacement for finfet integration | |
US10115633B2 (en) | Method for producing self-aligned line end vias and related device | |
CN103151293B (zh) | 射频传输结构的形成方法 | |
CN107452670A (zh) | 引入较低蚀刻速率的材料以形成t形sdb sti结构 | |
KR101524935B1 (ko) | 딥 트랜치 쓰루 실리콘(dts)을 사용하는 집적 회로 및 그 제조방법 | |
US8232173B2 (en) | Structure and design structure for high-Q value inductor and method of manufacturing the same | |
CN104617082A (zh) | 射频结构及其形成方法 | |
CN103915369A (zh) | 沟槽填充方法 | |
CN104599954B (zh) | 射频结构及其形成方法 | |
CN103915322A (zh) | 半导体器件的制备方法 | |
CN105895507A (zh) | 基于绝缘体上硅衬底的射频电容元件及其制备方法 | |
CN103367237B (zh) | 半导体结构的形成方法 | |
US20150295030A1 (en) | Insulating trench forming method | |
JP2003174082A (ja) | 半導体装置およびその製造方法 | |
CN105470296A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN104795350B (zh) | 射频集成电路芯片及其形成方法 | |
CN108054132A (zh) | 半导体器件及其制备方法 | |
CN104795349B (zh) | 射频集成电路芯片及其形成方法 | |
JP2008130829A (ja) | 半導体装置の製造方法および半導体装置 | |
CN102157437B (zh) | 半导体结构的形成方法 | |
CN103824837A (zh) | 半导体器件结构及其制作方法 | |
US7892944B2 (en) | Method of forming transistor in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150513 |
|
RJ01 | Rejection of invention patent application after publication |