CN102157437B - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN102157437B CN102157437B CN 201010111076 CN201010111076A CN102157437B CN 102157437 B CN102157437 B CN 102157437B CN 201010111076 CN201010111076 CN 201010111076 CN 201010111076 A CN201010111076 A CN 201010111076A CN 102157437 B CN102157437 B CN 102157437B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- source
- layer
- drain
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 38
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 239000002994 raw material Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 3
- 230000009977 dual effect Effects 0.000 abstract description 2
- 238000005429 filling process Methods 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体结构的形成方法，本发明通过分开刻蚀栅极区和源/漏区，以分别形成栅极接触孔和源/漏极接触孔，避免了由于栅极和源/漏极之间的高度差造成的接触孔一并形成的困难，使得接触孔的形成变得更为容易。并且提出包含光刻和金属填充工艺的双重镶嵌法(dual damascene processing)，用以接触孔的刻蚀和填充，从而实现接触孔和连接接触孔的第一层金属区的形成工艺的集成。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种具备接触孔(contact)的半导体结构形成方法。
背景技术
随着半导体技术的不断发展，CMOS器件的特征尺寸不断缩小，从而引起短沟道效应、连接等一系列问题，这些问题已成为制约半导体技术发展的瓶颈。特别是，随着特征尺寸的不断减小，制作用于连接栅极和源/漏极的接触孔也越来越困难。如图1所示，为以现有方法形成的CMOS器件接触孔的结构图，其中的栅极接触孔和源/漏极接触孔，采用同时刻蚀再填充金属的方法一并形成，用以连接栅极接触孔和源/漏极接触孔的第一层金属区(图中未标出)另外形成。但是，由于栅极和源/漏极之间存在高度差，因此一并形成栅极和源/漏极之上的接触孔是非常困难的。
发明内容
本发明的目的旨在至少解决上述技术问题之一，特别是解决由于栅极和源/漏极之间的高度差给接触孔的形成带来的问题，并且实现接触孔和第一层金属区形成工艺的集成。
为达到上述目的，本发明一方面提出一种半导体结构的形成方法，包括以下步骤：形成基本CMOS结构，其中所述CMOS结构包括：衬底、形成在衬底之中的源/漏极以及形成在衬底之上的栅极、形成在源/漏极和/或栅极之上的金属硅化物层、和形成在衬底之上的覆盖层；第一次刻蚀，形成栅极接触孔，以及相同深度的源/漏极接触孔；第二次刻蚀，形成完全深度的源/漏极接触孔以及连接所述栅极接触孔和所述源/漏极接触孔的第一层金属区；填充所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区。
在本发明的一个实施例中，所述栅极两侧包括一层或多层侧墙。
在本发明的一个实施例中，所述覆盖层包括氮化物层和以正硅酸乙酯(TEOS)与甲烷(CH4)为原料形成的硅氧化物层。
在本发明的一个实施例中，所述第一次刻蚀包括：在所述硅氧化物层之上形成硬掩膜层及第一光刻胶层；刻蚀所述硬掩膜层和所述硅氧化物层，以形成所述源极接触孔和相同深度的所述源/漏极接触孔，使所述栅极接触孔底部到达所述栅极金属硅化物层的内部，所述源/漏极接触孔底部到达所述氮化物层的上表面。
在本发明的一个实施例中，所述第二次刻蚀包括：形成第二光刻胶层；进行光刻以使所述源/漏极接触孔区域及所述第一层金属区暴露；刻蚀，使所述源/漏极接触孔的底部向下延伸直至接触所述源/漏极金属硅化物层。
在本发明的一个实施例中，所述第二次刻蚀还包括：对所述第一层金属区进行选择性刻蚀，精确控制刻蚀厚度。
在本发明的一个实施例中，所述填充所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区均被填充同种金属或导电材料。
在本发明的一个实施例中，在填充金属或导电材料之后，还包括进行化学机械抛光。
本发明另一方面提出另一种半导体结构的形成方法，包括以下步骤：形成CMOS结构，其中所述CMOS结构包括：衬底、形成在衬底之中的源/漏极以及形成在衬底之上的栅极、形成在源/漏极和/或栅极之上的金属硅化物层、和形成在衬底之上的覆盖层；第一次刻蚀，形成源/漏极接触孔；第二次刻蚀，形成栅极接触孔和连接所述栅极接触孔和所述源/漏极接触孔的第一层金属区；填充所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区。
在本发明的一个实施例中，所述栅极两侧包括一层或多层侧墙。
在本发明的一个实施例中，所述覆盖层包括氮化物层和低介电常数绝缘层。
在本发明的一个实施例中，所述第一次刻蚀包括：在所述氧化物层之上形成硬掩膜层及第一光刻胶层；刻蚀形成所述源/漏极接触孔，使其底部到达所述源/漏极金属硅化物层的内部。
在本发明的一个实施例中，所述第二次刻蚀包括：形成第二光刻胶层；进行光刻以使所述栅极接触孔区域及所述第一层金属区暴露；刻蚀所述低介电常数绝缘层，形成所述栅极接触孔及相同深度的所述第一层金属区，使所述栅极接触孔的底部到达所述栅极金属硅化物层。
在本发明的一个实施例中，所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区均被填充同种金属或导电材料。
在本发明的一个实施例中，在填充金属或导电材料之后，还包括进行化学机械抛光。
本发明通过分开刻蚀栅极区和源/漏区，以分别形成栅极接触孔和源/漏极接触孔，避免了由于栅极和源/漏极之间的高度差造成一并形成接触孔的困难，使得接触孔的形成变得更为容易。并且提出包含光刻和金属填充工艺的双重镶嵌法(dual damascene processing)，用以接触孔的刻蚀和填充，从而实现了接触孔和连接接触孔的第一层金属区的形成工艺的集成。另外，该方法还可以应用于具有提升源/漏(raised S/D)结构的CMOS器件，并且与前栅(gate first)和后栅(gate last)工艺兼容。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，本发明的附图是示意性的，因此并没有按比例绘制。其中：
图1为以现有方法形成的CMOS器件的结构图；
图2为本发明实施例一的先形成栅极接触孔的半导体结构示意图；
图3-7为形成实施例一的半导体结构的方法的中间步骤示意图；
图8为本发明实施例二的先形成源/漏极接触孔的半导体结构示意图；
图9-13为形成实施例二的半导体结构的方法的中间步骤示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
本发明主要是通过分开刻蚀栅极区和源/漏区，以分别形成栅极接触孔和源/漏极接触孔，避免了由于栅极和源/漏极之间的高度差造成一并形成接触孔的困难，使得接触孔的形成变得更为容易。并且，提出包含光刻和金属填充工艺的双重镶嵌法，从而实现了接触孔和连接接触孔的第一层金属区的形成工艺的集成。本发明分别提出先形成栅极接触孔和先形成源/漏极接触孔两种方法的实施例。以下就以具体实施例的方式对本发明的上述思想进行介绍，需要说明的是，以下实施例仅是本发明的优选实施方式，并不是说本发明仅能通过以下实施例实现，本领域技术人员能够基于本发明思想对以下实施例做出等同的修改或替换，这些等同的修改或替换均应包含在本发明的保护范围之内。
实施例一，
如图2所示，为本发明实施例一的先形成栅极接触孔的半导体结构示意图。需要说明的是，在该实施例中以CMOS结构为例进行描述，但是本实施例以及以下的所有实施例并不仅限于CMOS结构，其他结构也可应用本发明的各个实施例，在此不再一一列举。该半导体结构包括衬底100，形成在衬底100之上的栅极200，和形成在衬底100中且位于栅极200两侧的源/漏极300，还包括形成在栅极200和源/漏极300之上的金属硅化物层400和栅极接触孔500以及源/漏极接触孔600，其中，栅极接触孔500与源/漏极接触孔600通过第一层金属区700连接，并且，栅极接触孔500与源/漏极接触孔600的内部均填充与第一层金属区700相同的金属材料。在本发明的实施例中，栅极200的两侧都形成有一层侧墙800，本领域技术人员可以根据需要增加或减少侧墙的数量，这些均应包含在本发明的保护范围之内。该结构还包括形成在衬底之上的氮化物层900和硅氧化物层1000。
如图3-7所示，为形成上述半导体结构的方法的中间步骤示意图，该方法包括以下步骤：
步骤101，形成上述半导体结构除接触孔和第一层金属区之外的所有其他结构。因为本发明是关于形成接触孔及连接接触孔的第一层金属区的方法，形成接触孔之前的工艺不属于本发明保护的范围，在此不再赘述，本领域技术人员可以通过多种方式实现此步骤。
步骤102，在硅氧化物层1000之上形成硬掩膜层101及第一光刻胶层102，进行第一次光刻，在第一光刻胶层102形成栅极接触孔500及源/漏极接触孔600的图案，如图3所示。其中，硅氧化物层1000是以正硅酸乙酯TEOS与甲烷CH4为原料形成的硅氧化物。
步骤103，进行第一次刻蚀，刻蚀硬掩膜层101和硅氧化物层1000以形成栅极接触孔500和相同深度的源/漏极接触孔600，使栅极接触孔500底部到达栅极金属硅化物层400的内部，源/漏极接触孔600底部到达氮化物层900的上表面，如图4所示。
步骤104，去除第一光刻胶层102及硬掩膜层101，涂布第二光刻胶层103，如图5所示。
步骤105，进行第二次光刻，使源/漏极接触孔600区域及连接栅极接触孔和源/漏极接触孔的第一层金属区700暴露，如图6所示。
步骤106，进行第二次刻蚀，使源/漏极接触孔600的底部向下延伸直至接触源/漏极金属硅化物层400，对连接接触孔的第一层金属区700进行选择性刻蚀，精确控制刻蚀厚度。去除光刻胶层103，如图7所示。
步骤107，填充金属并进行化学机械抛光(CMP)，使栅极接触孔500、源/漏极接触孔600以及连接接触孔的第一层金属区700均被填充同种金属或导电材料，如图2所示。
实施例二，
如图8所示，为本发明实施例二的先形成源/漏极接触孔的半导体结构示意图。与实施例一不同的是，该实施例中用低介电常数绝缘层1100取代形成在衬底之上的硅氧化物层1000。
如图9-13所示，为形成上述半导体结构的方法的中间步骤示意图，该方法之前的步骤与实施例一的步骤101相同，之后还包括以下步骤：
步骤201，在低介电常数绝缘层1100之上形成硬掩膜层101及第一光刻胶层102，进行第一次光刻及刻蚀，形成源/漏极接触孔600，使其底部到达源/漏极金属硅化物层400的内部，如图9所示。
步骤202，去除第一光刻胶层102及硬掩膜层101，涂布第二光刻胶层103，如图10所示。
步骤203，进行第二次光刻，使栅极接触孔500区域及连接接触孔的第一层金属区700暴露，如图11所示。
步骤204，刻蚀低介电常数绝缘层1100(第二次刻蚀)，形成栅极接触孔500及连接接触孔的第一层金属区700，如图12所示。
步骤205，去除第二光刻胶层103并清洗硅片表面，如图13所示。
步骤206，填充金属并进行化学机械抛光，使栅极接触孔500、源/漏极接触孔600以及连接接触孔的第一层金属区700均被填充同种金属或导电材料，如图8所示。
本发明实施例通过分开刻蚀栅极区和源/漏区，以分别形成栅极接触孔和源/漏极接触孔，避免了由于栅极和源/漏极之间的高度差造成一并形成接触孔的困难，使得接触孔的形成变得更为容易。并且提出包含光刻和金属填充工艺的双重镶嵌法，用以接触孔的刻蚀和填充，从而实现接触孔和连接接触孔的第一层金属区的形成工艺的集成。另外，该方法还可以应用于具有提升源/漏结构的CMOS器件，并且与前栅和后栅工艺兼容。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
Claims (9)
1.一种半导体结构的形成方法，其特征在于，包括以下步骤：
形成CMOS结构，其中所述CMOS结构包括：衬底、形成在衬底之中的源/漏极以及形成在衬底之上的栅极、形成在源/漏极和栅极之上的金属硅化物层、和形成在衬底之上的覆盖层，所述覆盖层包括氮化物层和硅氧化物层；
进行第一次刻蚀以形成栅极接触孔，以及相同深度的源/漏极接触孔；具体步骤是：
在硅氧化物层之上形成硬掩膜层及第一光刻胶层，进行第一次光刻，在第一光刻胶层形成栅极接触孔及源/漏极接触孔的图案；
进行第一次刻蚀，刻蚀硬掩膜层和硅氧化物层以形成栅极接触孔和相同深度的源/漏极接触孔，使栅极接触孔底部到达栅极金属硅化物层的内部，源/漏极接触孔底部到达氮化物层的上表面；
进行第二次刻蚀以形成完全深度的源/漏极接触孔以及连接所述栅极接触孔和所述源/漏极接触孔的第一层金属区；具体步骤是：
进行第二次光刻，使源/漏极接触孔区域及连接栅极接触孔和源/漏极接触孔的第一层金属区暴露；
进行第二次刻蚀，使源/漏极接触孔的底部向下延伸直至接触源/漏极金属硅化物层，对连接接触孔的第一层金属区进行选择性刻蚀，精确控制刻蚀厚度；和
填充所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区。
2.如权利要求1所述的方法，其特征在于，所述栅极两侧包括一层或多层侧墙。
3.如权利要求1所述的方法，其特征在于，所述硅氧化物层以正硅酸乙酯TEOS与甲烷CH4为原料形成。
4.如权利要求1所述的方法，其特征在于，所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区均被填充同种导电材料。
5.如权利要求4所述的方法，其特征在于，在填充导电材料之后，还包括：
进行化学机械抛光。
6.一种半导体结构的形成方法，其特征在于，包括以下步骤：
形成CMOS结构，其中所述CMOS结构包括：衬底、形成在衬底之中的源/漏极以及形成在衬底之上的栅极、形成在源/漏极和栅极之上的金属硅化物层、和形成在衬底之上的覆盖层，所述覆盖层包括氮化物层和氮化物层之上的低介电常数绝缘层；
第一次刻蚀，形成源/漏极接触孔；
所述第一次刻蚀包括：
在所述低介电常数绝缘层之上形成硬掩膜层及第一光刻胶层；
刻蚀形成所述源/漏极接触孔，使其底部到达源/漏极金属硅化物层的内部；
第二次刻蚀，形成栅极接触孔以及连接所述栅极接触孔和所述源/漏极接触孔的第一层金属区；
所述第二次刻蚀包括：
形成第二光刻胶层；
进行光刻以使所述栅极接触孔区域及所述第一层金属区暴露；
刻蚀所述低介电常数绝缘层，形成所述栅极接触孔及相同深度的所述第一层金属区，使所述栅极接触孔的底部到达栅极金属硅化物层；
填充所述栅极接触孔、所述源/漏接触孔和所述第一层金属区。
7.如权利要求6所述的方法，其特征在于，所述栅极两侧包括一层或多层侧墙。
8.如权利要求6所述的方法，其特征在于，所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区均被填充同种导电材料。
9.如权利要求8所述的方法，其特征在于，在填充导电材料之后，还包括：
进行化学机械抛光。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010111076 CN102157437B (zh) | 2010-02-11 | 2010-02-11 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010111076 CN102157437B (zh) | 2010-02-11 | 2010-02-11 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102157437A CN102157437A (zh) | 2011-08-17 |
| CN102157437B true CN102157437B (zh) | 2013-12-25 |
Family
ID=44438829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010111076 Active CN102157437B (zh) | 2010-02-11 | 2010-02-11 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102157437B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779265B (zh) * | 2012-10-18 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US9202751B2 (en) * | 2014-04-07 | 2015-12-01 | Globalfoundries Inc. | Transistor contacts self-aligned in two dimensions |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268332A (en) * | 1992-11-12 | 1993-12-07 | At&T Bell Laboratories | Method of integrated circuit fabrication having planarized dielectrics |
| US6048762A (en) * | 1998-02-13 | 2000-04-11 | United Integrated Circuits Corp. | Method of fabricating embedded dynamic random access memory |
| US6274421B1 (en) * | 1998-01-09 | 2001-08-14 | Sharp Laboratories Of America, Inc. | Method of making metal gate sub-micron MOS transistor |
| CN1677677A (zh) * | 2004-03-29 | 2005-10-05 | 恩益禧电子股份有限公司 | 半导体器件及制造该器件的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5134193B2 (ja) * | 2005-07-15 | 2013-01-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
| WO2008137480A2 (en) * | 2007-05-01 | 2008-11-13 | Dsm Solutions, Inc. | Active area junction isolation structure and junction isolated transistors including igfet, jfet and mos transistors and method for making |
-
2010
- 2010-02-11 CN CN 201010111076 patent/CN102157437B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268332A (en) * | 1992-11-12 | 1993-12-07 | At&T Bell Laboratories | Method of integrated circuit fabrication having planarized dielectrics |
| US6274421B1 (en) * | 1998-01-09 | 2001-08-14 | Sharp Laboratories Of America, Inc. | Method of making metal gate sub-micron MOS transistor |
| US6048762A (en) * | 1998-02-13 | 2000-04-11 | United Integrated Circuits Corp. | Method of fabricating embedded dynamic random access memory |
| CN1677677A (zh) * | 2004-03-29 | 2005-10-05 | 恩益禧电子股份有限公司 | 半导体器件及制造该器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102157437A (zh) | 2011-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102024744B (zh) | 半导体器件及其制造方法 | |
| CN102820280B (zh) | 用于集成电路的非分层式金属层 | |
| US20170170120A1 (en) | Semiconductor device with buried local interconnects | |
| CN101030557B (zh) | 半导体器件及其制造方法 | |
| JP2005026658A (ja) | フラッシュメモリ素子の製造方法 | |
| CN108346660A (zh) | 半导体元件及其形成方法 | |
| US20130034949A1 (en) | Method of forming trench isolation | |
| CN108269805A (zh) | 半导体存储装置以及其制作方法 | |
| CN109166837A (zh) | 半导体器件和制造方法 | |
| CN102157437B (zh) | 半导体结构的形成方法 | |
| CN105742228A (zh) | 半导体器件制造方法 | |
| WO2006118673A3 (en) | Method of forming shallow trench isolation structures in the logic and memory areas | |
| TW200612537A (en) | Interconnect structure and method of fabricating the same | |
| CN106252360A (zh) | 显示屏及其制作方法 | |
| JP2010118410A (ja) | 半導体装置 | |
| CN203165886U (zh) | 一种影像传感器结构 | |
| CN102324399B (zh) | 半导体器件及其制作方法 | |
| CN103021999B (zh) | 半导体结构及其制作方法 | |
| TW200616080A (en) | Methods for forming plugs, fabricating dual damasecne structures, and improving photolithographic process | |
| CN103137543B (zh) | 实现浅沟槽隔离的工艺方法 | |
| CN104112703A (zh) | 金属互连结构及其制作方法 | |
| KR100751677B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2008130829A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN103579087B (zh) | 一种三维集成电路结构的制作方法和三维集成电路结构 | |
| CN102956495B (zh) | 浅沟槽隔离结构制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |