CN106252360A - 显示屏及其制作方法 - Google Patents
显示屏及其制作方法 Download PDFInfo
- Publication number
- CN106252360A CN106252360A CN201610750888.XA CN201610750888A CN106252360A CN 106252360 A CN106252360 A CN 106252360A CN 201610750888 A CN201610750888 A CN 201610750888A CN 106252360 A CN106252360 A CN 106252360A
- Authority
- CN
- China
- Prior art keywords
- substrate
- hole
- layer
- interface circuit
- display screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 239000002184 metal Substances 0.000 claims abstract description 134
- 229910052751 metal Inorganic materials 0.000 claims abstract description 134
- 238000005530 etching Methods 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 22
- 239000011521 glass Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及一种显示屏及其制作方法。该显示屏包括依次层叠的基板、第一金属层、平坦化层、介质层、第二金属层及显示区，基板的表面上开设贯穿其两侧的接口电路槽；第一金属层位于基板上，第一金属层填充接口电路槽，形成接口电路区域，第一金属层的远离基板的表面上形成有连接接口电路区域的走线；平坦化层覆盖第一金属层，平坦化层上开设有第一通孔，第一通孔的深度为平坦化层的厚度与第一金属层的厚度之差；介质层上开设有与第一通孔连通的第二通孔；第二金属层填充第一通孔和第二通孔；显示区位于第二金属层上。上述显示屏及其制作方法，实现显示屏的窄边框。
Description
技术领域
本发明涉及显示器件技术领域，特别是涉及一种显示屏及其制作方法。
背景技术
随着对显示屏的分辨率的要求越来越高，为了尽可能地提高分辨率，需要降低显示屏边框的占用。
一般地，显示屏体都具有边框，存在于像素显示区外侧的不发光区域用于信号布线、封装、外围驱动电路及接口。边框在显示区四周均存在，尤其是布置有控制显示器显示的集成电路芯片(integrated circuit，IC)一侧边框非常大，这是因为边框的该侧需要与外部(如IC等)连接所以形成较多接口电路。
发明内容
基于此，有必要针对如何制得具有窄边框的显示屏的问题，提供一种显示屏及其制作方法。
一种显示屏，包括：
基板，所述基板上开设有贯穿所述基板的两侧的接口电路槽；
第一金属层，所述第一金属层位于所述基板上，且所述第一金属层填充所述接口电路槽，形成接口电路区域，所述第一金属层的远离所述基板的表面上形成有连接所述接口电路区域的走线；
平坦化层，所述平坦化层覆盖所述第一金属层，所述平坦化层上开设有第一通孔，且所述第一通孔连通到所述第一金属层上的走线；
介质层，所述介质层位于所述平坦化层上，所述介质层上开设有第二通孔，所述第二通孔与所述第一通孔连通；
第二金属层，所述第二金属层位于所述介质层上，且所述第二金属层填充所述第一通孔和所述第二通孔；以及
显示区，所述显示区位于所述第二金属层上，且所述显示区在所述基板上的投影与所述第一通孔在所述基板上的投影之间有间隔，所述显示区在所述基板上的投影与所述第二通孔在所述基板上的投影之间有间隔。
上述显示屏，通过在基板上开设贯穿其两侧的接口电路槽，又依次在基板上依次形成有第一金属层、平坦化层、介质层以及第二金属层，第一金属层填充接口电路槽，在该接口电路槽处形成接口电路区域，且第一金属层上形成有连接接口电路区域的走线，而平坦化层和介质层上分别开设有第一通孔和第二通孔，第一通孔和第二通孔连通，第二金属层填充第一通孔和第二通孔，从而使得第二金属层和接口电路区域电连接，将电位传送给接口电路区域，而显示区位于第二金属层上，且显示区在基板上的投影与第一通孔在基板上的投影之间有间隔，显示区在基板上的投影与第二通孔在基板上的投影之间有间隔，从而将显示屏的走线通过在平坦化层和介质层上开设第一通孔和第二通孔的方式转为纵向连接，无需将走线布置在显示屏的边框，进而减少显示屏的布置有集成电路芯片一侧的边框。
在其中一个实施例中，所述基板为柔性基板。
所述介质层包括缓冲层、多晶硅层和栅极绝缘层，所述栅极绝缘层位于所述多晶硅层上，所述缓冲层位于所述平坦化层和所述多晶硅层之间。
在其中一个实施例中，还包括柔性电路板，所述柔性电路板位于所述基板的远离所述第一金属层的一侧，所述柔性电路板与所述接口电路区域电连接。
在其中一个实施例中，还包括粘结层，所述粘结层位于所述柔性电路板与所述接口电路区域之间，所述粘结层用于连接所述柔性电路板与所述接口电路区域。
一种显示屏的制作方法，包括步骤：对基板进行刻蚀，在所述基板上开设有贯穿所述基板的两侧的接口电路槽；
在所述基板上沉积第一金属层，在所述接口电路槽处形成接口电路区域，并对所述第一金属层进行刻蚀，在所述第一金属层上形成连接所述接口电路区域的走线；
在所述第一金属层上沉积平坦化层，并对所述平坦化层进行刻蚀，在所述平坦化层上开设第一通孔，使得所述第一通孔连通到所述第一金属层；
在所述平坦化层上沉积介质层，并对所述介质层进行刻蚀，在所述介质层上开设与所述第一通孔连通的第二通孔；
在所述介质层上沉积第二金属层，使得所述第二金属层中的第二金属通过所述第一通孔和所述第二通孔与所述第一金属层连接；
在所述第二金属层上制作显示区，且所述显示区在所述基板的上投影与所述第一通孔在所述基板上的投影之间有间隔，所述显示区在所述基板上的投影与所述第二通孔在所述基板上的投影之间有间隔。
上述显示屏的制作方法，通过对基板进行刻蚀，在基板上开设贯穿其两侧的接口电路槽，再在玻璃基底上沉积第一金属层，第一金属层填充该接口电路槽，形成接口电路区域，并对该第一金属层进行刻蚀，在第一金属层上形成连接接口电路区域的走线，接着，在第一金属层上沉积平坦化层，并对平坦化层进行刻蚀，在平坦化层上开设第一通孔，使得第一通孔连通到第一金属层，在平坦化层上沉积介质层，并对介质层进行刻蚀，在介质层上开设与第一通孔连通的第二通孔，再在介质层上沉积第二金属层，使得第二金属层中的第二金属通过第一通孔和第二通孔与第一金属层连接，从而使得第二金属层和接口电路区域电连接，将电位传送给接口电路区域，接着，在第二金属层上制作显示区，且显示区在基板上的投影与第一通孔在基板上的投影之间有间隔，显示区在基板上的投影与第二通孔在所述基板上的投影之间有间隔。通过该方法制得的显示屏，将显示屏的走线通过在平坦化层和介质层上开设第一通孔和第二通孔的方式转为纵向连接，无需将走线布置在显示屏的边框，进而减少显示屏的布置有集成电路芯片一侧的边框。
在其中一个实施例中，所述基板为柔性基板，在所述步骤对基板进行刻蚀，在所述基板上开设有贯穿所述基板的两侧的接口电路槽之前还包括步骤：在玻璃基底上沉积所述柔性基板；以及在所述步骤在所述第二金属层上制作显示区，且所述显示区在所述基板上的投影与所述第一通孔在所述基板上的投影之间有间隔，所述显示区在所述基板上的投影与所述第二通孔在所述基板上的投影之间有间隔后，还包括步骤：将所述玻璃基底与所述柔性基板进行剥离。
在其中一个实施例中，所述在玻璃基底上沉积所述柔性基板，并对所述柔性基板进行刻蚀，在所述柔性基板上形成接口电路区域图形的步骤包括：
在所述玻璃基底上沉积第一柔性基板；以及
在所述第一柔性基板上沉积第二柔性基板，并对所述第二柔性基板进行刻蚀，在所述第二柔性基板上形成所述接口电路区域图形。
在其中一个实施例中，在所述将所述玻璃基底与所述柔性基板进行剥离的步骤之后，还包括步骤：将所述柔性基板的接口电路区域与柔性电路板上的集成电路压合连接。
在其中一个实施例中，所述在所述平坦化层上沉积介质层，并对所述介质层进行刻蚀，在所述介质层上开设与所述第一通孔连通的第二通孔的步骤包括：
在所述平坦化层上沉积缓冲层，并对所述缓冲层进行刻蚀
在所述缓冲层上沉积多晶硅层，对所述多晶硅层进行刻蚀；以及
在所述多晶硅层上沉积栅极绝缘层，并对所述栅极绝缘层进行刻蚀。
附图说明
图1为一实施例的显示屏的结构示意图；
图2为一实施例的显示屏的制作方法的流程示意图；
图3为另一实施例的显示屏的制作方法的子步骤流程图。
具体实施方式
如图1所示，一实施例的显示屏100包括依次层叠的基板110、第一金属层120、平坦化层130、介质层140、第二金属层150以及显示区160。
具体地，在本实施例中，基板110的表面上开设有有接口电路槽，且基板110的厚度和接口电路槽的深度相同，从而接口电路槽贯穿基板110的两侧。优选地，该基板110为柔性基板，以方便刻蚀。第一金属层120位于基板110上，通过沉积的方式在基板110上沉积第一金属材料，形成第一金属层120，从而第一金属材料填充基板110上开设的接口电路槽的孔，进而形成接口电路区域111。而第一金属层120的远离基板110的表面上形成有连接接口电路区域111的走线。
需要说明的是，接口电路区域111的数量可以根据实际的需要而确定，可以在基板110上开设多个接口电路槽，对应的，在第一金属层120的远离基板110的表面形成有连接多个接口电路区域111的走线。
由于通过刻蚀的方法在第一金属层120的表面上形成有走线，从而图形的存在导致不平整。为了保证后续的工艺前基板的平整，在第一金属层120上形成有平坦化层130，该平坦化层130为氮化硅层、氧化硅层或层叠的氮化硅层和氧化硅层。
此外，平坦化层130上开设有第一通孔131，从而第一通孔131连通至第一金属层120的远离基板110的表面上，使得第一通孔131连通至第一金属层120上形成的走线。
介质层140位于平坦化层130上，且介质层140上开设有第二通孔141，第二通孔141和第一通孔131连通。从而第一通孔131和第二通孔141贯通，形成一个孔132。在本实施例中，介质层140包括依次层叠缓冲层142、多晶硅层143以及栅极绝缘层144。其中，缓冲层142由氮化硅或氧化硅组成。
需要说明的是，在其他实施例中，介质层140也可以仅包括依次层叠的多晶硅层143和栅极绝缘层144。
第二金属层150位于介质层140上，由于介质层140上开设有第二通孔141，从而在介质层140上沉积第二金属材料时，第二金属材料填充孔132。又由于第一通孔131连通至第一金属层120的远离基板110的表面上，从而第二金属层150和第一金属层120电连接。
通过孔132和第一金属层120的远离基板110的表面上形成的走线，将显示屏100外部的横向走线布局在显示屏100的内部。而显示区160位于第二金属层150上，且显示区160在基板110的上投影与第一通孔131在基板110上的投影之间有间隔，显示区160在基板110上的投影与第二通孔141在基板110上的投影之间有间隔。从而孔132位于显示区160外，并不影响显示区160，同时，走线通过孔132转为纵向连接，并将第二金属层150通过孔132连接至接口电路区域111，将电位传送给接口电路区域111。
显示屏100还包括柔性电路板，柔性电路板位于基板110的远离第一金属层120的一侧，柔性电路板与接口电路区域111连接。其中，柔性电路板上有集成电路芯片，集成电路芯片与接口电路区域111连接。
在本实施例中，显示屏100还包括粘结层，粘结层位于柔性电路板与接口电路区域111之间，粘结层用于连接柔性电路板与接口电路区域111，从而实现柔性电路板与接口电路区域111的电连接。
上述显示屏100，通过在基板110上开设贯穿其两侧的接口电路槽，又依次在基板110上依次形成有第一金属层120、平坦化层130、介质层140以及第二金属层150，第一金属层120填充接口电路槽，在该接口电路槽处形成接口电路区域111，且第一金属层120上形成有连接接口电路区域111的走线，而平坦化层130和介质层140上分别开设有第一通孔131和第二通孔141，第一通孔131和第二通孔141连通，第二金属层150填充第一通孔131和第二通孔141，从而使得第二金属层150和接口电路区域111电连接，将电位传送给接口电路区域111，而显示区160位于第二金属层150上，且显示区150在基板110的上投影与第一通孔131在基板110上的投影之间有间隔，显示区160在基板110上的投影与第二通孔141在基板110上的投影之间有间隔，从而将显示屏100的走线通过在平坦化层130和介质层140上开设第一通孔131和第二通孔141的方式转为纵向连接，无需将走线布置在显示屏100的边框，进而减少显示屏100的布置有集成电路芯片一侧的边框。
上述显示屏100，不仅具有较窄的边框，尤其是有效减少了集成电路芯片布局所占的屏体面积，减少集成电路芯片一侧的边框。该显示屏100还适合具有柔性衬底，使屏体更轻，更薄，在大尺寸显示屏中，可以做到无边框。在应用过程中，柔性电路板直接与接口电路区域相连，降低柔性电路板弯曲而导致显示屏100不良的风险。
如图2所示，一实施例的显示屏100的制作方法，包括步骤：
S1：对基板进行刻蚀，在基板上开设有贯穿其两侧的接口电路槽。
为了实现显示屏100的窄边框，需要通过刻蚀的方法将接口电路区域111做在显示屏100的内部，且接口电路区域111的表面需要露出。
S2：在基板110上沉积第一金属层120，在接口电路槽处形成接口电路区域111，并对第一金属层120进行刻蚀，在第一金属层120上形成连接所述接口电路区域111的走线。
具体地，在本实施例中，通过化学气相沉积的方法在基板110上沉积第一金属，形成第一金属层120，同时，第一金属填充步骤S1中的接口电路槽，形成接口电路区域111。并通过预定的图形对第一金属层120进行刻蚀，在第一金属层120上形成连接接口电路区域111的走线。
S3：在第一金属层120上沉积平坦化层130，并对平坦化层130进行刻蚀，在平坦化层130上开设第一通孔131，使得第一通孔131连通到第一金属层120。
具体地，在本实施例中，由于在基板110上开设贯穿其两侧的接口电路槽以及在第一金属层120上刻蚀走线会引起不平整，因此，在第一金属层120上沉积一层平坦化层130，保证后续工艺开始前基板的平坦。该平坦化层130为氮化硅层、氧化硅层或层叠的氮化硅层和氧化硅层。
S4：在平坦化层130上沉积介质层140，并对介质层140进行刻蚀，在介质层140上开设与所第一通孔131连通的第二通孔141。
在本实施例中，在平坦化层130上进行薄膜晶体管(TFT)结构制作。具体地，通过化学气相沉积法在平坦化层130上沉积介质层140上，并通过刻蚀的方法在介质层140上开设与所第一通孔131连通的第二通孔141，第一通孔和第二通孔贯通形成孔132。
在本实施例中，步骤S4包括：
在平坦化层130上沉积缓冲层，并对缓冲层进行刻蚀；
在缓冲层上沉积多晶硅层，对多晶硅层进行刻蚀；以及
在多晶硅层上沉积栅极绝缘层，并对栅极绝缘层进行刻蚀。
S5：在介质层140上沉积第二金属层150，使得第二金属层150中的第二金属通过第一通孔131和第二通孔141与第一金属层120连接。
具体地，在本实施例中，在介质层140上沉积第二金属，形成第二金属层150，且第二金属填充第一通孔131和第二通孔141，从而在孔132处形成金属引线。
S6：在第二金属层150上制作显示区160。
具体地，在本实施例中，显示区160在基板110的上投影与第一通孔131在基板110上的投影之间有间隔，显示区160在基板110上的投影与第二通孔141在基板110上的投影之间有间隔。也就是说，孔132位于显示区160之外，并不影响显示区160。从而将显示屏100的走线通过在平坦化层130和介质层140上开设第一通孔131和第二通孔141的方式转为纵向连接，显示屏100的走线通过步骤S5中形成的金属走线以及第二金属层120上的走线与接口电路区域111连接，将电位传送给各个接口电路区域111，无需将走线布置在显示屏100的边框，进而减少显示屏100的布置有集成电路芯片一侧的边框。
上述显示屏100的制作方法，通过对基板110进行刻蚀，在基板110上开设贯穿其两侧的接口电路槽，再在基板110上沉积第一金属层120，第一金属层120填充该接口电路槽，形成接口电路区域111，并对该第一金属层120进行刻蚀，在第一金属层1120上形成连接接口电路区域111的走线，接着，在第一金属层120上沉积平坦化层130，并对平坦化层130进行刻蚀，在平坦化层130上开设第一通孔131，使得第一通孔131连通到第一金属层120，在平坦化层130上沉积介质层140，并对介质层140进行刻蚀，在介质层140上开设与第一通孔131连通的第二通孔141，再在介质层140上沉积第二金属层150，使得第二金属层150中的第二金属通过第一通孔131和第二通孔141与第一金属层120连接，从而使得第二金属层150和接口电路区域111电连接，将电位传送给接口电路区域111，接着，在第二金属层150上制作显示区160，且显示区160在基板110的上投影与第一通孔131在基板110上的投影之间有间隔，显示区160在基板110上的投影与第二通孔141在所述基板110上的投影之间有间隔。通过该方法制得的显示屏100，将显示屏100的走线通过在平坦化层130和介质层140上开设第一通孔131和第二通孔141的方式转为纵向连接，无需将走线布置在显示屏100的边框，进而减少显示屏100的布置有集成电路芯片一侧的边框。
请参见图3，为另一实施例的显示屏的制作方法。在本实施例中，基板110为柔性基板。如图所示，在步骤S1：对基板进行刻蚀，在基板上开设有贯穿其两侧的接口电路槽之前，还包括步骤S0：在玻璃基底上沉积柔性基板。由于玻璃基底较厚，难于进行刻蚀，因此，采用在玻璃基底上沉积柔性基板，再进行刻蚀，将会容易很多。
具体地，在玻璃基底上沉积柔性基板，再对柔性基板进行刻蚀，从而在柔性基板上开设贯穿其两侧的接口电路槽。根据实际的需要，柔性基板上可以开设多个接口电路槽，从而以便于后续形成多个接口电路区域。
需要说明的是，在本实施例中，步骤S1还可以包括步骤：
在玻璃基底上沉积第一柔性基板；
在第一柔性基板上沉积第二柔性基板，并对第二柔性基板进行刻蚀，在该第二柔性基板上开设贯穿其两侧的接口电路槽。
通过在玻璃基底上先沉积第一柔性基板，从而防止后续的步骤中沉积金属时，金属直接沉积到玻璃基底的表面上。在第二柔性基板上进行刻蚀，再进行金属沉积时，第一柔性基板能起到隔离的作用。
在本实施例中，在步骤S6：在第二金属层150上制作显示区160之后，还包括步骤S7：将玻璃基底与柔性基板进行剥离。
具体地，将玻璃基底与柔性基板进行剥离，露出接口电路区域111的表面。需要说明的是，当柔性基板包括第一柔性基板和第二柔性基板时，将玻璃基底和第一柔性基板一起与第二柔性基板进行剥离，第一柔性基板的存在也更加利于剥离。
此外，在本实施例中，在步骤S7之后，还可以包括步骤将柔性基板的接口电路区域与柔性电路板上的集成电路压合连接，完成将集成电路连接转到屏体内部实现的目的，实现了显示屏的窄边框和柔性显示。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种显示屏，其特征在于，包括：
基板，所述基板上开设有贯穿所述基板的两侧的接口电路槽；
第一金属层，所述第一金属层位于所述基板上，且所述第一金属层填充所述接口电路槽，形成接口电路区域，所述第一金属层的远离所述基板的表面上形成有连接所述接口电路区域的走线；
平坦化层，所述平坦化层覆盖所述第一金属层，所述平坦化层上开设有第一通孔，且所述第一通孔连通到所述第一金属层上的走线；
介质层，所述介质层位于所述平坦化层上，所述介质层上开设有第二通孔，所述第二通孔与所述第一通孔连通；
第二金属层，所述第二金属层位于所述介质层上，且所述第二金属层填充所述第一通孔和所述第二通孔；以及
显示区，所述显示区位于所述第二金属层上，且所述显示区在所述基板上的投影与所述第一通孔在所述基板上的投影之间有间隔，所述显示区在所述基板上的投影与所述第二通孔在所述基板上的投影之间有间隔。
2.根据权利要求1所述的显示屏，其特征在于，所述基板为柔性基板。
3.根据权利要求1或2所述的显示屏，其特征在于，所述介质层包括缓冲层、多晶硅层和栅极绝缘层，所述栅极绝缘层位于所述多晶硅层上，所述缓冲层位于所述平坦化层和所述多晶硅层之间。
4.根据权利要求3所述的显示屏，其特征在于，还包括柔性电路板，所述柔性电路板位于所述基板的远离所述第一金属层的一侧，所述柔性电路板与所述接口电路区域电连接。
5.根据权利要求4所述的显示屏，其特征在于，还包括粘结层，所述粘结层位于所述柔性电路板与所述接口电路区域之间，所述粘结层用于连接所述柔性电路板与所述接口电路区域。
6.一种如权利要求1至5中任一项所述的显示屏的制作方法，其特征在于，包括步骤：
对基板进行刻蚀，在所述基板上开设有贯穿所述基板的两侧的接口电路槽；
在所述基板上沉积第一金属层，在所述接口电路槽处形成接口电路区域，并对所述第一金属层进行刻蚀，在所述第一金属层上形成连接所述接口电路区域的走线；
在所述第一金属层上沉积平坦化层，并对所述平坦化层进行刻蚀，在所述平坦化层上开设第一通孔，使得所述第一通孔连通到所述第一金属层；
在所述平坦化层上沉积介质层，并对所述介质层进行刻蚀，在所述介质层上开设与所述第一通孔连通的第二通孔；
在所述介质层上沉积第二金属层，使得所述第二金属层中的第二金属通过所述第一通孔和所述第二通孔与所述第一金属层连接；
在所述第二金属层上制作显示区，且所述显示区在所述基板的上投影与所述第一通孔在所述基板上的投影之间有间隔，所述显示区在所述基板上的投影与所述第二通孔在所述基板上的投影之间有间隔。
7.根据权利要求6所述的显示屏的制作方法，其特征在于，所述基板为柔性基板，在所述步骤对基板进行刻蚀，在所述基板上开设有贯穿所述基板的两侧的接口电路槽之前还包括步骤：在玻璃基底上沉积所述柔性基板；以及在所述步骤在所述第二金属层上制作显示区，且所述显示区在所述基板上的投影与所述第一通孔在所述基板上的投影之间有间隔，所述显示区在所述基板上的投影与所述第二通孔在所述基板上的投影之间有间隔后，还包括步骤：将所述玻璃基底与所述柔性基板进行剥离。
8.根据权利要求7所述的显示屏的制作方法，其特征在于，所述在玻璃基底上沉积所述柔性基板，并对所述柔性基板进行刻蚀，在所述柔性基板上形成接口电路区域图形的步骤包括：
在所述玻璃基底上沉积第一柔性基板；以及
在所述第一柔性基板上沉积第二柔性基板，并对所述第二柔性基板进行刻蚀，在所述第二柔性基板上形成所述接口电路区域图形。
9.根据权利要求7所述的显示屏的制作方法，其特征在于，在所述将所述玻璃基底与所述柔性基板进行剥离的步骤之后，还包括步骤：将所述柔性基板的接口电路区域与柔性电路板上的集成电路压合连接。
10.根据权利要求6所述的显示屏的制作方法，其特征在于，所述在所述平坦化层上沉积介质层，并对所述介质层进行刻蚀，在所述介质层上开设与所述第一通孔连通的第二通孔的步骤包括：
在所述平坦化层上沉积缓冲层，并对所述缓冲层进行刻蚀
在所述缓冲层上沉积多晶硅层，对所述多晶硅层进行刻蚀；以及
在所述多晶硅层上沉积栅极绝缘层，并对所述栅极绝缘层进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610750888.XA CN106252360A (zh) | 2016-08-29 | 2016-08-29 | 显示屏及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610750888.XA CN106252360A (zh) | 2016-08-29 | 2016-08-29 | 显示屏及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106252360A true CN106252360A (zh) | 2016-12-21 |
Family
ID=57597289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610750888.XA Pending CN106252360A (zh) | 2016-08-29 | 2016-08-29 | 显示屏及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106252360A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106909004A (zh) * | 2017-03-15 | 2017-06-30 | 武汉华星光电技术有限公司 | 一种黏结垫、显示面板、显示装置及其静电保护方法 |
| CN107732028A (zh) * | 2017-09-14 | 2018-02-23 | 合肥惠科金扬科技有限公司 | 一种amoled显示屏的制作方法 |
| CN112289191A (zh) * | 2020-10-29 | 2021-01-29 | 维沃移动通信有限公司 | 显示屏、显示屏的制作方法及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020005520A1 (en) * | 2000-05-08 | 2002-01-17 | Chiori Mochizuki | Semiconductor device |
| CN102187272A (zh) * | 2008-08-28 | 2011-09-14 | 株式会社普利司通 | 信息显示装置 |
| CN103474435A (zh) * | 2013-09-17 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| CN204315573U (zh) * | 2015-01-26 | 2015-05-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板和显示装置 |
-
2016
- 2016-08-29 CN CN201610750888.XA patent/CN106252360A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020005520A1 (en) * | 2000-05-08 | 2002-01-17 | Chiori Mochizuki | Semiconductor device |
| CN102187272A (zh) * | 2008-08-28 | 2011-09-14 | 株式会社普利司通 | 信息显示装置 |
| CN103474435A (zh) * | 2013-09-17 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| CN204315573U (zh) * | 2015-01-26 | 2015-05-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板和显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106909004A (zh) * | 2017-03-15 | 2017-06-30 | 武汉华星光电技术有限公司 | 一种黏结垫、显示面板、显示装置及其静电保护方法 |
| CN106909004B (zh) * | 2017-03-15 | 2020-07-03 | 武汉华星光电技术有限公司 | 一种黏结垫、显示面板、显示装置及其静电保护方法 |
| CN107732028A (zh) * | 2017-09-14 | 2018-02-23 | 合肥惠科金扬科技有限公司 | 一种amoled显示屏的制作方法 |
| CN112289191A (zh) * | 2020-10-29 | 2021-01-29 | 维沃移动通信有限公司 | 显示屏、显示屏的制作方法及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108376672B (zh) | 阵列基板及其制备方法，以及显示装置 | |
| CN105789225B (zh) | 阵列基板母板及其制作方法、显示装置及其制作方法 | |
| CN102498553B (zh) | 晶体管及显示设备 | |
| CN106098726A (zh) | 有机发光显示设备和制造有机发光显示设备的方法 | |
| CN103000693B (zh) | 薄膜晶体管、显示器件及其制造方法、显示装置 | |
| CN107482064A (zh) | 薄膜晶体管及其制作方法以及阵列基板 | |
| CN105097839B (zh) | 一种绝缘层、阵列基板及其制作方法、显示装置 | |
| CN105023907B (zh) | 显示装置及其制造方法 | |
| KR20190027981A (ko) | 표시 장치 및 그 제조 방법 | |
| WO2020253734A1 (zh) | 显示基板及其制作方法、显示面板、显示装置 | |
| CN102191467B (zh) | 金属布线、薄膜制造方法、tft阵列面板及其制造方法 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN108022935A (zh) | 显示设备 | |
| CN109065616A (zh) | 柔性显示面板及制造方法 | |
| CN106935659A (zh) | 薄膜晶体管及其制造方法、阵列基板以及显示装置 | |
| CN104867865B (zh) | 一种晶圆三维集成引线工艺 | |
| CN106252360A (zh) | 显示屏及其制作方法 | |
| CN107785380A (zh) | 显示装置 | |
| CN107833895A (zh) | 显示面板及其制造方法、显示装置 | |
| CN106068532A (zh) | 电光装置和电子设备 | |
| CN102945846A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105097825A (zh) | 显示装置 | |
| CN113380656A (zh) | 待切割显示基板、显示基板及其显示装置 | |
| CN107123656B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN107978611A (zh) | 阵列基板及其制备方法及显示屏 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161221 |