CN107978611A - 阵列基板及其制备方法及显示屏 - Google Patents
阵列基板及其制备方法及显示屏 Download PDFInfo
- Publication number
- CN107978611A CN107978611A CN201711243021.6A CN201711243021A CN107978611A CN 107978611 A CN107978611 A CN 107978611A CN 201711243021 A CN201711243021 A CN 201711243021A CN 107978611 A CN107978611 A CN 107978611A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- sublayer
- array base
- viewing area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 257
- 229910052751 metal Inorganic materials 0.000 claims abstract description 257
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000002093 peripheral effect Effects 0.000 claims abstract description 28
- 238000009413 insulation Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 147
- 239000011241 protective layer Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000009467 reduction Effects 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000003325 tomography Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及一种阵列基板，其具有显示区及非显示区；非显示区包括衬底及外围金属走线；外围金属走线包括：下子层金属，形成于衬底上；下子层金属与显示区的第一金属层同层且绝缘；中子层金属，直接形成于下子层金属上，并且与显示区的第二金属层同层且绝缘；以及上子层金属，直接形成于中子层金属上；并且与显示区的第三金属层同层且电连接以使信号引出。上述阵列基板，由于用与下、中子层金属、承托与第三金属层同层且电连接的上子层金属，故第三金属层与上子层金属高度差小，从而使显示区与非显示区之间不易产生断层，可以使显示区与非显示区之间金属有效连接，从而提高显示屏的良率。本发明还公开了一种阵列基板的制备方法及显示屏。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及其制备方法及显示屏。
背景技术
显示屏包括显示区(AA区)以及非显示区(非AA区)，为了达到某些功能，会要求非显示区能够弯折。例如为了实现窄边框化，将非显示区弯折到屏体的背面，从而减少边框宽度。
目前，有在非显示区的衬底上直接沉积M1层，以M1作为外围金属走线；从而避免在非显示区上形成GI、CI等无机膜层，进而避免无机膜层对外围金属走线的挤压，减小了外围金属走线断裂的几率。
但是，上述方案中，显示屏的良率还有待提高。
发明内容
基于此，有必要对现有技术中显示屏的良率不佳的问题，提供一种可以提显示屏的良率的阵列基板。
一种阵列基板，所述阵列基板具有显示区以及位于所述显示区外侧的非显示区；
所述非显示区包括衬底、以及形成于所述衬底上的外围金属走线；
所述外围金属走线包括：
下子层金属，形成于所述衬底非显示区域上；所述下子层金属与所述显示区的第一金属层同层且绝缘；
中子层金属，直接形成于所述下子层金属上；所述中子层金属与所述显示区的第二金属层同层且绝缘；
以及上子层金属，直接形成于所述中子层金属上；所述上子层金属与所述显示区的第三金属层同层且电连接以使信号引出。
上述阵列基板，由于使用与第一金属层同层的下子层金属、以及与第二金属层同层的中子层金属承托与第三金属层同层且电连接的上子层金属，故第三金属层与上子层金属高度差小，从而使显示区与非显示区之间不易产生断层，可以使显示区与非显示区之间金属有效连接，从而提高显示屏的良率。
在其中一个实施例中，所述非显示区还包括用于覆盖所述外围金属走线的保护层。
在其中一个实施例中，所述保护层与所述显示区的平坦化层同层。
在其中一个实施例中，所述下子层金属、所述中子层金属、以及所述上子层金属在所述衬底上的投影形状一致。
在其中一个实施例中，所述中子层金属、以及所述上子层金属在所述衬底上的投影均位于所述下子层金属在所述衬底上的投影内。
在其中一个实施例中，所述第一金属层、所述第二金属层、以及所述第三金属层的总厚度大于所述外围金属走线的厚度。
本发明还提供了一种阵列基板的制备方法。
一种阵列基板的制备方法，包括如下步骤：
在衬底上形成第一金属图案，以在所述显示区内形成所述第一金属层、以及在所述非显示区内形成所述下子层金属；
形成第二金属图案，以在所述显示区内形成所述第二金属层，在所述非显示区的所述下子层金属上形成所述中子层金属；
形成第三金属图案，以在所述显示区内形成所述第三金属层，在所述非显示区内的所述中子层金属上形成所述上子层金属。
上述阵列基板的制备方法，得到的阵列基板，由于使用与第一金属层同层的下子层金属、以及与第二金属层同层的中子层金属承托与第三金属层同层且电连接的上子层金属，由于第三金属层与上子层金属高度差小，从而使显示区与非显示区之间不易产生断层，可以使显示区与非显示区之间金属有效连接，从而提高显示屏的良率。另外，上述阵列基板的制备方法，可以不用增加PEP制程，简单易行。
在其中一个实施例中，还包括在所述上子层金属形成之后，对上子层金属进行减薄处理。
在其中一个实施例中，还包括在形成第三金属图案之后，在所述第三金属图案上覆盖平坦化层。
本发明还提供了一种显示屏。
一种显示屏，所述显示屏包括本发明所提供的阵列基板。
上述显示屏，由于采用本发明所提供的阵列基板，故而使显示区与非显示区之间金属有效连接，进而提高阵列基板的可靠性，最终提高屏体良率。
附图说明
图1为本发明一实施方式的阵列基板的局部剖视结构示意图。
图2为本发明另一实施方式的阵列基板的局部剖视结构示意图。
图3为制备图1的阵列基板在步骤S1之后的状态。
图4为制备图1的阵列基板在步骤S2之后的状态。
图5为制备图1的阵列基板在步骤S3之后的状态。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合具体实施方式，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
参见图1，本发明一实施方式的阵列基板100，其具有显示区(图1中虚线的左侧)以及位于显示区外侧的非显示区(图1中虚线的右侧)。
其中，显示区(即AA区)为阵列基板100中与像素单元对应的区域，在显示区中设有薄膜晶体管以及电容器等用于驱动像素单元的电子元件。
在本实施方式中，显示区包括衬底110、覆盖在衬底110上的缓冲层120、形成在缓冲层上的非晶硅层130、覆盖在非晶硅层130上的栅绝缘层(GI层)141、形成在栅绝缘层141上的第一金属层151(构成栅极和电容器的下电极)、覆盖在第一金属层151上的电介质层142、形成在电介质层142上的第二金属层(构成电容器的上电极，在图1中电容器的区域未出)、覆盖在第二金属层上的层间绝缘层(包括第一层间绝缘层1431以及第二层间绝缘层1432)、形成在层间绝缘层上的第三金属层153、以及覆盖在第三金属层153的平坦化层190。
本发明对于显示区的具体结构没有特殊限制，本领域技术人员可以根据非显示区的结构(即在不影响非显示区结构的情况下)，采用认为合适的各种结构，在此不再赘述。
其中，非显示区(即非AA区)主要用于设置外围金属走线，以传递信号。本发明的改进主要集中在非显示区，以下对非显示区重点进行说明。
具体地，非显示区包括衬底110、以及形成于衬底110上的外围金属走线160。本发明的衬底110可以柔性衬底，亦可以是超薄玻璃。只要非显示区可以弯折即可，本发明不对衬底110作特殊限制。
在本实施方式中，在衬底110与外围金属走线160之间还设有缓冲层120。当然，可以理解的是，也可以不设置缓冲层。
其中，外围金属走线160包括三层，具体分别为下子层金属161、中子层金属162、以及上子层金属163。
具体地，下子层金属161形成于衬底110上；下子层金属161与显示区的第一金属层(M1层)151同层且绝缘。可以理解的是，同层是指：先形成整层金属层，然后蚀刻，金属层中显示区部分被蚀刻之后形成的图案即第一金属层(M1层)151，非显示区部分的被蚀刻之后形成的图案即下子层金属161。绝缘是指：下子层金属161虽然与第一金属层151同层，但是两者的图案是独立，之间被隔开，在非显示区的图案形成下子层金属161，在显示区的图案形成第一金属层151，两个图案之间是空白区域，金属被蚀刻掉了。
具体地，中子层金属162直接形成于下子层金属161上；也就是说，下子层金属161的上表面与中子层金属162的下表面是直接接触的，也即两者电接触。中子层金属162与显示区的第二金属层(M2层)(未示出)同层且绝缘；也就是说，中子层金属162虽然与第二金属层同层，但是两者的图案是独立，之间被隔开，在非显示区的图案形成中子层金属161，在显示区的图案形成第二金属层。
具体地，上子层金属163直接形成于中子层金属162上；也就是说，中子层金属162的上表面与上子层金属163的下表面是直接接触的，也即两者电接触。由于下子层金属161、中子层金属162以及上子层金属163依次电接触，故而三者都电连接，都可用于传递信号。
上子层金属163与显示区的第三金属层(M3层)153同层且电连接以使信号引出。也就是说，上子层金属163与第三金属层153同层，上子层金属163与第三金属层153之间有连线(在图1中未示出，连线位于图1中纸面的内部)，信号可以通过之间的连线导通，图案在非显示区的形成部分上子层金属163，图案在显示区的部分形成第三金属层153。
在本实施方式中，下子层金属161、中子层金属162、以及上子层金属163在衬底上的投影形状一致。也就是说，下子层金属161、中子层金属162、以及上子层金属163除了厚度可能不同之外，下子层金属161、中子层金属162、以及上子层金属163的结构完全相同。
在本实施方式中，对外围金属走线160的厚度进行减薄处理，这样使第一金属层151、第二金属层、以及第三金属层153的总厚度大于外围金属走线160的厚度。这样电荷从上子层金属穿过中子层金属到达下子层金属，在从下子层金属传递到外界，外围金属走线160的厚度小，也即电荷传递的路径变短，从而有利于电荷传导，可以进一步降低外围金属走线160的电阻值。
当然，可以理解的是，在不减薄的情况下，由于第一金属层151与下子层金属161同层，故两者厚度相同；同样地，第二金属层与中子层金属162同层，故两者厚度相同；第三金属层153与上子层金属163同层，故两者厚度相同；从而第一金属层151、第二金属层、以及第三金属层153的总厚度与外围金属走线160的厚度是相等。
在本实施方式中，非显示区还包括保护层190。保护层190覆盖在外围金属走线160上。也就是说，保护层190也填充于相邻外围金属走线160之间的空白区域中。保护层190的主要作用是，保护外围金属走线160，在弯折时保护层160有利于外围金属走线160的应力释放，进一步避免外围金属走线160断裂。同时保护层190还可以避免外围金属走线160被划伤划断，亦或水氧等侵蚀外围金属走线160等。
优选地，保护层190与显示区的平坦化层同层。也就是说，保护层190也起到平坦化的作用。这样可以节省工艺制程。
需要说明的是，由于下子层金属161与中子层金属162直接接触，故而两者之间的绝缘层(例如CI层)只存在于显示区内，非显示区内的部分被蚀刻掉，在非显示区内没有该绝缘层。同理地，由于中子层金属162与上子层金属163直接接触，故而两者之间的绝缘层(例如ILD层)只存在于显示区内，非显示区内的部分被蚀刻掉，在非显示区内没有该绝缘层。由于下子层金属161下方不要电接触，故而其下方的绝缘层(例如GI层)，可以存在，亦可以蚀刻掉。
参见图2，图2为本发明另一实施方式的阵列基板的局部剖视结构示意图。与上一实施方式基本相同，唯一所不同的是，中子层金属162、以及上子层金属163在衬底110上的投影均位于下子层金属161在衬底110上的投影内。也就是说，中子层金属162、以及上子层金属163的宽度均小于下子层金属161的宽度。这样中子层金属162、以及上子层金属163更多承担连接线的作用，而下子层金属161更多地承担传递信号的作用，更有利于将信号引出。
当然，可以理解的是，在上述方案中，对于中子层金属162、以及上子层金属163的宽度关系不作限制，可以是中子层金属162、以及上子层金属163的宽度相同，亦可以是中子层金属162的宽度大于上子层金属163的宽度。
上述阵列基板，由于使用与第一金属层同层的下子层金属、以及与第二金属层同层的中子层金属承托与第三金属层同层且电连接的上子层金属，故第三金属层与上子层金属高度差小，从而使显示区与非显示区之间不易产生断层，可以使显示区与非显示区之间金属有效连接，从而提高显示屏的良率。
本发明还提供了一种上述阵列基板的制备方法。
一种阵列基板的制备方法，包括如下步骤：
S1、在衬底上形成第一金属图案，以在所述显示区内形成所述第一金属层、以及在所述非显示区内形成所述下子层金属；
S2、形成第二金属图案，以在所述显示区内形成所述第二金属层，在所述非显示区的所述下子层金属上形成所述中子层金属；
S3、形成第三金属图案，以在所述显示区内形成所述第三金属层，在所述非显示区内的所述中子层金属上形成所述上子层金属。
在步骤S1之前，可以理解的是，还包括在衬底上沉积非晶硅层以及栅绝缘层(GI层)。由于在非显示区不存在非晶硅层，故而该层在非显示区需要被蚀刻掉。栅绝缘层可以根据实际情况，选择是否将该层在非显示区蚀刻掉。
在步骤S1中，与常规的形成第一金属层的步骤相同，只是设计的图案不同，同时在非显示区内形成下子层金属。
参见图3，图3所示的为制备图1的阵列基板在步骤S1之后的状态。
在步骤S1与步骤S2之间，可以理解的是，还包括沉积电介质层(CI层)，由于在非显示区不存在电介质层，故而该层在非显示区需要被蚀刻掉。
在步骤S2中，同样地，与常规的形成第二金属层的步骤相同，只是设计的图案不同，同时在非显示区内形成中子层金属。
参见图4，图4所示的为制备图1的阵列基板在步骤S2之后的状态。
在步骤S2与步骤S3之间，可以理解的是，还包括沉积层间绝缘层(ILD层)，由于在非显示区不存在层间绝缘层，故而该层在非显示区需要被蚀刻掉。
在步骤S3中，形成第三金属图案，可以采用常规的形成第三金属层的方法。
参见图5，图5所示的为制备图1的阵列基板在步骤S3之后的状态。
在需要对外围金属走线进行减薄的情况下，在步骤S3之后，增加对上子层金属进行减薄处理。具体地，可以采用蚀刻的方法来对上子层金属进行减薄处理。
优选地，在步骤S3之后，在第三金属图案上形成平坦化层。这样可以同时形成显示区的平坦化层，位于非显示区的平坦化层即为保护层。
当然，可以理解的是，对于阻挡层、缓冲层等，本领域技术人员可以根据实际情况，确认是否加入这些层的制程。
上述阵列基板的制备方法，得到的阵列基板，由于使用与第一金属层同层的下子层金属、以及与第二金属层同层的中子层金属承托与第三金属层同层且电连接的上子层金属，由于第三金属层与上子层金属高度差小，从而使显示区与非显示区之间不易产生断层，可以使显示区与非显示区之间金属有效连接，从而提高显示屏的良率。另外，上述阵列基板的制备方法，基本不用增加制程，简单易行。
本发明还提供了一种显示屏。
一种显示屏，所述显示屏包括本发明所提供的阵列基板。
当然，可以理解的是，显示屏除了阵列基板，还包括其它器件，其它器件的具体结构以及器件之间的连接关系均可以采用本领域技术人员所公知的结构，在此不再赘述。
上述显示屏，由于采用本发明所提供的阵列基板，故而使显示区与非显示区之间金属有效连接，进而提高阵列基板的可靠性，最终提高屏体良率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种阵列基板，其特征在于，所述阵列基板具有显示区以及位于所述显示区外侧的非显示区；
所述非显示区包括衬底、以及形成于所述衬底上的外围金属走线；
所述外围金属走线包括：
下子层金属，形成于所述衬底上；所述下子层金属与所述显示区的第一金属层同层且绝缘；
中子层金属，直接形成于所述下子层金属上；所述中子层金属与所述显示区的第二金属层同层且绝缘；
以及上子层金属，直接形成于所述中子层金属上；所述上子层金属与所述显示区的第三金属层同层且电连接以使信号引出。
2.根据权利要求1所述的阵列基板，其特征在于，所述非显示区还包括用于覆盖所述外围金属走线的保护层。
3.根据权利要求2所述的阵列基板，其特征在于，所述保护层与所述显示区的平坦化层同层。
4.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述下子层金属、所述中子层金属、以及所述上子层金属在所述衬底上的投影形状一致。
5.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述中子层金属、以及所述上子层金属在所述衬底上的投影均位于所述下子层金属在所述衬底上的投影内。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一金属层、所述第二金属层、以及所述第三金属层的总厚度大于所述外围金属走线的厚度。
7.一种权利要求1所述的阵列基板的制备方法，其特征在于，包括如下步骤：
在衬底上形成第一金属图案，以在所述显示区内形成所述第一金属层、以及在所述非显示区内形成所述下子层金属；
形成第二金属图案，以在所述显示区内形成所述第二金属层，在所述非显示区的所述下子层金属上形成所述中子层金属；
形成第三金属图案，以在所述显示区内形成所述第三金属层，在所述非显示区内的所述中子层金属上形成所述上子层金属。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，还包括在所述上子层金属形成之后，对上子层金属进行减薄处理。
9.根据权利要求7所述的阵列基板的制备方法，其特征在于，还包括在所述上子层金属上覆盖平坦化层。
10.一种显示屏，其特征在于，所述显示屏包括权利要求1-6任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711243021.6A CN107978611B (zh) | 2017-11-30 | 2017-11-30 | 阵列基板及其制备方法及显示屏 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711243021.6A CN107978611B (zh) | 2017-11-30 | 2017-11-30 | 阵列基板及其制备方法及显示屏 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107978611A true CN107978611A (zh) | 2018-05-01 |
| CN107978611B CN107978611B (zh) | 2020-05-15 |
Family
ID=62008859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711243021.6A Active CN107978611B (zh) | 2017-11-30 | 2017-11-30 | 阵列基板及其制备方法及显示屏 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107978611B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109560110A (zh) * | 2018-11-29 | 2019-04-02 | 昆山国显光电有限公司 | 柔性显示面板及其制造方法、柔性显示装置 |
| CN109742118A (zh) * | 2019-01-08 | 2019-05-10 | 京东方科技集团股份有限公司 | 显示面板、阵列基板及其制备方法 |
| WO2020001239A1 (zh) * | 2018-06-29 | 2020-01-02 | 京东方科技集团股份有限公司 | 触控显示面板及其制造方法 |
| WO2021056261A1 (en) * | 2019-09-25 | 2021-04-01 | Boe Technology Group Co., Ltd. | Display substrate, display apparatus, and method of fabricating display substrate |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101950740A (zh) * | 2005-10-18 | 2011-01-19 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| JP2015023185A (ja) * | 2013-07-19 | 2015-02-02 | 国立大学法人名古屋大学 | エピタキシャル膜の分離方法 |
| CN104571715A (zh) * | 2015-02-02 | 2015-04-29 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和驱动方法、显示装置 |
-
2017
- 2017-11-30 CN CN201711243021.6A patent/CN107978611B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101950740A (zh) * | 2005-10-18 | 2011-01-19 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| JP2015023185A (ja) * | 2013-07-19 | 2015-02-02 | 国立大学法人名古屋大学 | エピタキシャル膜の分離方法 |
| CN104571715A (zh) * | 2015-02-02 | 2015-04-29 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和驱动方法、显示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020001239A1 (zh) * | 2018-06-29 | 2020-01-02 | 京东方科技集团股份有限公司 | 触控显示面板及其制造方法 |
| US11119595B2 (en) | 2018-06-29 | 2021-09-14 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Touch display panel and manufacturing method for reducing interference with touch signal |
| CN109560110A (zh) * | 2018-11-29 | 2019-04-02 | 昆山国显光电有限公司 | 柔性显示面板及其制造方法、柔性显示装置 |
| CN109560110B (zh) * | 2018-11-29 | 2020-10-16 | 昆山国显光电有限公司 | 柔性显示面板及其制造方法、柔性显示装置 |
| US11443658B2 (en) | 2018-11-29 | 2022-09-13 | Kunshan Go-Visionox Opto-Electronics Co., Ltd | Flexible display panels, manufacturing methods thereof and flexible display apparatuses |
| CN109742118A (zh) * | 2019-01-08 | 2019-05-10 | 京东方科技集团股份有限公司 | 显示面板、阵列基板及其制备方法 |
| US11307689B2 (en) | 2019-01-08 | 2022-04-19 | Boe Technology Group Co., Ltd. | Display panel, and array substrate and manufacturing thereof |
| WO2021056261A1 (en) * | 2019-09-25 | 2021-04-01 | Boe Technology Group Co., Ltd. | Display substrate, display apparatus, and method of fabricating display substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107978611B (zh) | 2020-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107978611A (zh) | 阵列基板及其制备方法及显示屏 | |
| CN106783917A (zh) | 柔性显示屏结构及其制作方法 | |
| WO2016169347A1 (zh) | 一种显示基板及其制作方法、显示装置及其制作方法 | |
| CN109585514A (zh) | 显示面板及具有该显示面板的显示装置 | |
| US11641772B2 (en) | Display device | |
| CN109065616B (zh) | 柔性显示面板及制造方法 | |
| US20220320146A1 (en) | Display panel, manufacturing method thereof, and display device | |
| CN106326845A (zh) | 指纹识别单元及制作方法、阵列基板、显示装置及指纹识别方法 | |
| US11201302B2 (en) | Flexible display panel, manufacturing method thereof and display device | |
| CN110571252A (zh) | 阵列基板、阵列基板制造方法及显示装置 | |
| KR20160059003A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| CN108598114A (zh) | 有机发光显示面板及其制备方法、显示装置 | |
| CN107579081A (zh) | 一种显示面板和显示装置 | |
| CN110518150A (zh) | 显示基板及其制造方法、显示装置 | |
| CN109037304B (zh) | 有机发光二极管显示器及其制作方法 | |
| CN107833895A (zh) | 显示面板及其制造方法、显示装置 | |
| CN106206620A (zh) | 薄膜晶体管阵列基板及其制备方法和显示器件 | |
| CN107731855A (zh) | 一种阵列基板及驱动方法、显示装置 | |
| TW202011590A (zh) | 陣列基板、顯示面板及陣列基板的製造方法 | |
| CN110112142A (zh) | 阵列基板及其制造方法、显示面板及电子装置 | |
| CN108493216A (zh) | 一种tft阵列基板、显示装置及tft阵列基板的制备方法 | |
| CN108010922A (zh) | 阵列基板及其制备方法及显示屏 | |
| CN109859624A (zh) | 阵列基板及其制备方法及显示屏 | |
| KR20160144922A (ko) | 디스플레이 장치 | |
| CN106206675B (zh) | Oled显示屏及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201228 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: No. 188, CHENFENG Road, Kunshan high tech Zone, Kunshan City, Suzhou City, Jiangsu Province Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd. |
|
| TR01 | Transfer of patent right |