CN101950740A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101950740A
CN101950740A CN2010102317681A CN201010231768A CN101950740A CN 101950740 A CN101950740 A CN 101950740A CN 2010102317681 A CN2010102317681 A CN 2010102317681A CN 201010231768 A CN201010231768 A CN 201010231768A CN 101950740 A CN101950740 A CN 101950740A
Authority
CN
China
Prior art keywords
lead
film
wire
conducting film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102317681A
Other languages
English (en)
Other versions
CN101950740B (zh
Inventor
坂仓真之
大沼英人
桑原秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101950740A publication Critical patent/CN101950740A/zh
Application granted granted Critical
Publication of CN101950740B publication Critical patent/CN101950740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本发明的一个目的是在不增加步骤数的情况下防止断裂或不良接触，从而形成具有高驱动性能和可靠性的集成电路。本发明将各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩应用于在引线的重叠部分中形成引线的光刻步骤。并且形成用作两层结构的下引线的导电膜，然后，形成抗蚀剂图案以形成下引线的第一层和窄于第一层的第二层来减缓陡直阶梯。

Description

半导体装置及其制造方法
本申请是中国国家申请号为200610137422.9，题为“半导体装置及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及包括含有半导体元件的电路的半导体装置及其制造方法。此外，本发明还涉及安装了包括有机发光元件或以液晶显示面板为代表的电光装置的发光显示装置作为部分部件的电子设备。注意，在本说明书中，半导体装置指的是通常通过利用半导体特性来工作的器件。电光装置、半导体电路和电子设备都是半导体装置。
背景技术
通常，众所周知这样一种结构，其中集成了薄膜晶体管(也称为TFT)以在有源矩阵液晶显示装置、图像传感器等中的电路形成于玻璃衬底上的情况下利用。在这种情况下，衬底上的布线一般通过以下步骤来形成：形成第一引线(下引线)、形成层间绝缘体、然后形成第二引线(上引线)。如果必要的话，可形成第三层和第四层布线。
此外，已知这样一种TFT制造过程，其中将各自都设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模(在下文中，称为曝光掩模)或光罩应用到用于形成栅电极的光刻步骤中(见专利文献1)。
专利文献1：日本公开专利申请第2000-151523号
包括半导体元件的半导体装置的一个问题是在下引线和其上形成的上引线彼此相交的部分(重叠部分)中上引线的断裂(即，阶梯拐角处引起的断裂)。该问题是由于下引线的边缘是陡直的，且其上形成的层间绝缘膜没有充分地覆盖下引线而引起的。
为了防止这一断裂，需要加厚上引线。例如，上引线理想地是栅引线(下引线)厚度的两倍。然而，这意味着集成电路的不均匀性被进一步增加。另外，当要求引线形成于集成电路之上时，需要考虑由于上引线厚度引起的引线断裂。此外，当形成一种其中集成电路的不均匀性类似于液晶显示装置那样不利的电路时，实际上不可能增加上引线的厚度。
发明内容
在集成电路中，一个断裂导致整体的缺陷。因此，减少断裂是一个重大的难题。本发明的目的是提供一种在不增加步骤数的情况下减少断裂的缺陷以及提高集成电路的成品率的方法。
本发明的一个目的是提供一种包括具有高驱动性能和可靠性的电路的半导体装置。本发明的另一个目的是通过提高半导体装置的可靠性来提高包括该半导体装置的电子设备的可靠性。
本发明将各自都设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩应用到用于在引线的重叠部分中形成引线的光刻步骤中。并且形成用作两层结构的下引线的导电膜，然后，形成光刻胶图案以形成第一层下引线和比第一层窄的第二层来减缓陡直的阶梯。注意，在本说明书中，下引线、层间绝缘膜和上引线依次形成于衬底上。
本说明书中公开的结构之一包括：形成于绝缘表面之上的第一引线；形成于第一引线之上并在与第一引线相同的方向上延伸的第二引线；第二引线之上并覆盖第二引线的绝缘膜；以及形成于绝缘膜之上并与第一引线和第二引线相交的第三引线；其中在与第二引线和第三引线的相交部分和相交部分的附近，第一引线比第二引线宽。
本说明书中公开的结构之一包括：形成于绝缘表面之上的第一引线；形成于第一引线之上并在与第一引线相同的方向上延伸的第二引线；形成于第二引线之上并电连接到第一引线和第二引线且与第一和第二引线相交的第三引线；以及覆盖第一引线、第二引线和第三引线的绝缘膜；其中在与第二引线和第三引线的相交部分和相交部分的附近，第一引线比第二引线宽。
注意，在除与第二引线和第三引线相交的部分和相交部分的附近外的区域，第一引线和第二引线的宽度较佳地为相同或几乎相同。或者，在除与第二引线和第三引线的相交部分和相交部分的附近外的区域，第一引线和第二引线的宽度之差较佳地较小。即，第一引线和第二引线的宽度之差较佳地在除相交部分和相交部分的附近外的区域中小于相交部分和相交部分的附近的区域中的宽度差。
在除相交部分和相交部分的附近外的区域中，不考虑断裂；因此，第一引线可被形成得较窄。因此，第一引线在相交部分和相交部分附近的宽度以及第一引线在除相交部分和相交部分附近外的区域中的宽度较佳地相同或几乎相同。或者，第一引线在除相交部分和相交部分附近外的区域中较佳地比第一引线在相交部分和相交部分附近处窄。
较佳的是，在与第二引线和第三引线相交部分和相交部分的附近处，第一引线比第二引线宽，而在其它区域中，第一引线和第二引线的宽度相同或它们之差很小。采用这一结构，在相交部分和相交部分附近处减缓了引线的阶梯以防止断开，从而使引线和绝缘膜的覆盖更佳。此外，在除相交部分和相交部分附近外的区域中，引线可以较窄，从而实现小型化。另外，在除相交部分外的区域中，第一引线和第二引线的宽度相同或者它们之差很小，以使引线之间的间隙可以很窄且使高度集成成为可能。
本说明书中公开的结构之一包括：形成于绝缘表面之上的第一引线；形成于第一引线之上并在与第一引线相同的方向上延伸的第二引线；覆盖第二引线的层间绝缘膜；以及通过形成于层间绝缘膜中的开口部分与第一引线和第二引线电连接的第三引线；其中在开口部分中，第一引线比第二引线宽。
在以上结构中，第一引线在开口部分用作蚀刻阻止件，从而提高了第一引线、第二引线和第三引线的接合特性。
注意，开口部分可与第二引线的边缘重叠，以使第二引线和第三引线互相接触的区域变大；从而，可提高开口部分中的接合特性。
此外，第一引线的边缘从第二引线的边缘凸出，并且第一引线比第二引线长。因此，第一引线用作蚀刻阻止件，从而提高了第二引线和第三引线的接合特性。
在上述结构的任一种中，第一引线、第二引线和半导体元件形成于一个衬底上；半导体元件具有半导体层、栅绝缘膜和栅电极；该栅电极具有第一栅电极、形成于第一栅电极之上以与其互相接触的第二栅电极；并且该栅电极由与第一层相同的材料形成，而第二栅电极可由与第二引线相同的材料形成。
在上述结构的任一种中，第一引线的侧面可形成锥形。或者，第一引线的侧面和第二引线的侧面可形成锥形。在该情况下，第一引线的侧面和衬底表面之间的角度小于第二引线的侧面和衬底表面之间的角度。通过应用锥形，引线的阶梯可进一步减缓以防止断裂。
本说明书中公开的结构之一包括：在绝缘表面之上形成第一导电膜；在第一导电膜之上形成第二导电膜以与其互相接触；利用各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩来形成第一掩模和第二掩模，第一掩模部分较薄而第二掩模具有均一的厚度；通过利用第一掩模和第二掩模蚀刻第一导电膜和第二导电膜来形成第一引线和部分窄于第一引线的第二引线；形成覆盖第一引线和第二引线的绝缘膜；以及在绝缘膜之上形成与第一引线和第二引线相交的第三引线；其中第三引线在第一引线宽于第二引线的部分中与第一引线和第二引线重叠。
本说明书中公开的结构之一包括：在绝缘表面之上形成第一导电膜；在第一导电膜之上形成第二导电膜以与其互相接触；利用各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩来形成第一掩模和第二掩模，第一掩模具有至少两种不同的厚度而第二掩模具有均一的厚度；通过利用第一掩模和第二掩模蚀刻第一导电膜和第二导电膜来形成第一引线和部分窄于第一引线的第二引线；形成覆盖第一引线和第二引线的绝缘膜；以及在绝缘膜之上形成与第一引线和第二引线相交的第三引线；其中第三引线在第一引线宽于第二引线的部分中与第一引线和第二引线重叠。
本说明书中公开的结构之一包括：在绝缘表面之上形成第一导电膜；在第一导电膜之上形成第二导电膜以与其互相接触；利用各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩来形成第一掩模和第二掩模，第一掩模部分较薄而第二掩模具有均一的厚度；通过利用第一掩模和第二掩模蚀刻第一导电膜和第二导电膜来形成第一引线和部分窄于第一引线的第二引线；形成与第一引线和第二引线电连接并与第一引线和第二引线相交的第三引线；以及形成覆盖第一引线、第二引线和第三引线的绝缘膜；其中第三引线在第一引线宽于第二引线的部分中与第一引线和第二引线重叠。
本说明书中公开的结构之一包括：在绝缘表面之上形成第一导电膜；在第一导电膜之上形成第二导电膜以与其互相接触；利用各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩来形成第一掩模和第二掩模，第一掩模具有至少两种不同的厚度而第二掩模具有均一的厚度；通过利用第一掩模和第二掩模蚀刻第一导电膜和第二导电膜来形成第一引线和部分窄于第一引线的第二引线；形成与第一引线和第二引线电连接并与第一引线和第二引线相交的第三引线；以及形成覆盖第一引线、第二引线和第三引线的绝缘膜；其中第三引线在第一引线宽于第二引线的部分中与第一引线和第二引线重叠。
在上述结构中，第二掩模可用于蚀刻以使第一引线和第二引线的宽度相同或几乎相同。
本说明书中公开的结构之一包括：在绝缘表面之上形成第一导电膜；在第一导电膜之上形成第二导电膜以与其互相接触；利用各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩来形成第一掩模和第二掩模，第一掩模部分较薄而第二掩模具有均一的厚度；通过利用第一掩模和第二掩模蚀刻第一导电膜和第二导电膜来形成第一引线和部分窄于第一引线的第二引线；形成覆盖第一引线和第二引线的绝缘膜；在绝缘膜中形成开口部分，从而至少曝露第一引线的顶面和第二引线的顶面；以及在绝缘膜上形成经由开口部分电连接到第一引线和第二引线的第三引线。
本说明书中公开的结构之一包括：在绝缘表面之上形成第一导电膜；在第一导电膜之上形成第二导电膜以互相接触；利用各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩来形成第一掩模和第二掩模，第一掩模具有至少两种不同的厚度而第二掩模具有均一的厚度；通过利用第一掩模和第二掩模蚀刻第一导电膜和第二导电膜来形成第一引线和部分窄于第一引线的第二引线；形成覆盖第一引线和第二引线的绝缘膜；在绝缘膜中形成开口部分，从而至少曝露第一引线的顶面和第二引线的顶面；以及在绝缘膜上形成经由开口部分电连接到第一引线和第二引线的第三引线。
注意，开口部分与第二引线的边缘重叠，以使第二引线和第三引线互相接触的区域变大；从而，可提高开口部分中的接合特性。
或者，可形成开口部分以曝露第二引线的边缘。注意，第一引线的边缘从第二引线的边缘凸出，且第一引线比第二引线长。因此，第一引线用作蚀刻阻止件，从而提高第二引线和第三引线的接合特性。
在上述结构的任一种中，第一引线、第二引线和半导体元件形成于一个衬底上；半导体元件具有半导体层、栅绝缘膜和栅电极；栅电极由被形成为互相接触的第一栅电极和第二栅电极形成；第一栅电极由与第一层相同的材料和相同的步骤来形成；以及第二栅电极由与第二引线相同的材料和相同的步骤来形成。
在上述结构的任一种中，第一引线的侧面和第二引线的侧面可利用各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩来形成锥形。
在上述结构的任一种中，第一掩模被形成为在与绝缘表面垂直的方向的横截面中具有至少一个180°或更大的内角。
本发明具有引线彼此相交的部分(重叠部分)，其中下引线具有双层结构，并且下层的第一层比其上形成的第二层宽。从而，减缓了陡直的阶梯且可提高其上沉积的层间绝缘体的阶梯覆盖率。因此，可减少形成于下引线之上与插于其间的层间绝缘体的相交部分中的上引线的断裂以提高成品率。此外，通过在下引线中形成锥形部分，可进一步提高阶梯覆盖率。
此外，因为第一层的边缘比下引线中的第二层的边缘宽，因此当在第一层和第二层的边缘中形成接触孔时，下引线中第一层用作蚀刻阻止件。即，即使对第二层使用易于蚀刻的材料，第一层也用作蚀刻阻止件，从而防止不必要的蚀刻。此外，即使对第二层使用与第三引线(接触引线)相一致的具有高接触电阻的材料，只要对定义引线使用了与第三引线相一致的具有低接触电阻的材料，则仍是可接受的。通过适当地选择材料，可使用各种各样的材料。
此外，因为第三引线与第一层和形成于其上的第二层接触并且还与第二层的侧面接触，所以下引线和第三引线接触的区域变大，由此可形成具有良好的接合特性的第三引线。
此外，通常引线被形成为在接触孔形成部分中较宽。然而，在本发明中，在不增加步骤数的情况下第一层被形成得较宽，以使引线不需要另外的步骤来加宽。在接触孔形成部分中，第一引线的边缘从第二引线的边缘凸出，从而形成比第二引线长的第一引线。
本发明使用各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩，且因此，可在不增加制造步骤数的情况下制造下引线。
附图说明
图1A到1E示出本发明的引线层的制造过程的横截面图；
图2A示出本发明的引线层的俯视图，而2B到2D示出本发明的引线层的横截面图；
图3A示出本发明的半导体装置的俯视图，而3B到3D示出本发明的半导体装置的横截面图；
图4示出本发明的半导体装置的横截面图；
图5A示出本发明的半导体装置的俯视图，而5B示出本发明的半导体装置的等效电路；
图6A和6B示出本发明的半导体装置的横截面图；
图7示出本发明的半导体装置的横截面图；
图8示出模块的一个例子；
图9A到9C示出电子设备的例子；
图10A示出本发明的引线层的制造过程的俯视图，而10B和10C示出本发明的引线层的制造过程的横截面图；
图11A到11E本发明的引线层的制造过程的横截面图；以及
图12A到12D示出本发明的曝光掩模的结构。
具体实施方式
在下文中，参考附图解释了本发明的实施方式。然而，本发明不限于以下描述。如对于本领域的技术人员容易理解的，本发明的方式和细节可在不背离本发明的精神和范围的情况下进行各种变化。因此，本发明不应被解释为限于以下各实施方式的描述。注意，当参考附图描述本发明的结构时，不同的图中相同的部分由相同的参考标号表示，并且省略了其重复解释。
实施方式1
在此实施方式中，描述了具有带两层结构的下引线的半导体装置的制造过程。参考图1A到1E描述该半导体装置的结构的一个例子，其中两层结构的下引线和上引线互相重叠，且绝缘膜位于其间。
首先，准备具有绝缘表面的衬底101。作为具有绝缘表面的衬底101，可使用诸如玻璃衬底、结晶玻璃衬底或塑料衬底之类的透明衬底。另外，只要具有绝缘表面的衬底101有绝缘表面作为最外层或膜，则具有绝缘表面的衬底101可设有由绝缘体、半导体层或导电层形成的基底膜。
接着，在具有绝缘表面的衬底101之上形成第一导电层102，然后在其上层叠第二导电层103。第一导电层102由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)等高熔点金属；或者含有高熔点金属作为主要成分的合金或化合物来形成，以具有30到50nm的厚度。
第二导电层103由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)等高熔点金属；或者含有高熔点金属作为主要成分的合金或化合物来形成，以具有200到600nm的厚度。
此处，第一导电层102和第二导电层103由不同的导电材料形成，以使在后续蚀刻步骤中蚀刻速率互不相同。第一导电层102由氮化钽形成，而第二导电层103由钨膜形成。
然后，在将抗蚀剂膜403涂到第二导电层103的整个表面上之后，利用图1A所示掩模进行曝光。此处，涂1.5μm厚的抗蚀剂膜，然后使用分辨率为1.5μm的曝光机用于曝光。用于曝光的光是i-线(波长：365nm)，且曝光能量是从70到140mJ/cm2的范围中选择的。此外，光不限于i-线；其中混合了i-线、g-线(波长：436nm)以及h-线(波长：405nm)的光也可用于曝光。
在此实施方式中，使用了设有由具有光强减小功能的半透明膜形成的辅助图案(照相铜版膜)的曝光掩模。
在图1A中，曝光掩模400具有由诸如Cr等金属膜形成的光屏蔽部分401a和401b，并且具有设有半透明膜(也称为照相铜版膜)的部分(也称为半透明部分402a和402b)作为具有光强减小功能的辅助图案。在曝光掩模400的横截面图中，光屏蔽部分401a和半透明部分402a重叠的部分或者光屏蔽部分401b和半透明部分402b重叠的部分的宽度由t2表示。仅设置了半透明部分402b的部分的宽度由t1或t3表示。即，半透明部分402a中不与光屏蔽部分401a重叠的一部分的宽度由t1或t3表示。这里，描述了利用半透明膜作为一部分曝光掩模的例子；然而，还可使用衍射光栅图案。
当通过利用图1A中所示的曝光掩模400对抗蚀剂膜403进行曝光时，形成了非曝光区403a和403b以及曝光区403c。在曝光时，图1A中所示的曝光区403c是通过在光屏蔽部分401a和401b的周围传播或穿过半透明部分402a和402b的光来形成的。
然后，进行显影以去除曝光区403c，因此，如图1B所示，能在第二导电层103上获得在两侧具有厚区和比厚区薄的薄区的双侧对称抗蚀剂图案104a以及具有厚区的抗蚀剂图案104b。在关于垂直于衬底的线双侧对称的抗蚀剂图案104a中，薄区中的抗蚀剂膜的厚度可通过调整曝光能量来控制。注意，虽然本实施方式中形成双侧对称抗蚀剂图案，但可形成双侧非对称抗蚀剂图案。
在通过利用设有由具有光强减小功能的半透膜形成的辅助图案(照相铜版膜)的曝光掩模形成的抗蚀剂图案中，具有180°或更大的内角的至少一部分被设于抗蚀剂图案的横截面中(垂直于衬底的横截面)。在此实施方式中，通过利用曝光掩模400形成的抗蚀剂图案104a具有两个部分，每一部分在其横截面(垂直于衬底101的横截面)中都有180°或更大的内角。
然后，通过利用抗蚀剂图案104a和104b作为掩模的干法蚀刻进行第二导电层103和第一导电层102的蚀刻。作为蚀刻气体，使用CF4、SF6、Cl2或O2。使用利用诸如ECR(电子回旋共振)或ICP(感应耦合等离子体)等高密度等离子体源的干法蚀刻设备来提高蚀刻速度。注意，取决于蚀刻条件，具有绝缘表面的衬底101也被蚀刻并部分地减薄。因此，被蚀刻的绝缘膜较佳地预先形成为衬底101的最外表面或形成于衬底101之上。
如此，如图1C所示，在衬底101上形成由第一引线层106a和106b以及第二引线层107a和107b形成的下引线的层叠引线层图案。通过蚀刻，曝露了第一引线层106a和106b的两侧壁，此外，还曝露了第一引线层106a中不与第二引线层107a重叠的区域。注意，第一引线层106a和第二引线层107a的两侧壁可形成锥形。此外，第一引线层106b和第二引线层107b的两侧壁也可形成锥形。
接着，在去除了抗蚀剂图案105a和105b后，绝缘膜108由氮化硅形成，如图1D所示。绝缘膜可由透明无机材料(诸如氧化硅、氮化硅或氮氧化硅等)或具有低介电常数的有机化合物材料(诸如光敏或非光敏有机树脂材料等)形成。此外，绝缘膜也可利用含硅氧烷的材料来形成。注意，硅氧烷是含有由硅(Si)和氧(O)键形成的骨架结构的材料。作为取代基，使用了至少包括氢的有机基(诸如烷基或芳烃)。或者，也可使用氟代基作为取代基。还或者，至少包括氢的有机基和氟代基这两者都可用作取代基。在此实施方式中，形成单层作为绝缘层；然而，可形成叠层。
随后，形成用作上引线的第三引线层109，如图1E所示。上引线可以是：诸如银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、铑(Rh)、钨(W)、铝(Al)、钽(Ta)、钼(Mo)、镉(Cd)、锌(Zn)、铁(Fe)、钛(Ti)、硅(Si)、锗(Ge)、锆(Zr)或钡(Ba)等金属元素的单层或叠层和膜；含有上述元素作为主要成分的合金材料(诸如含Al、碳(C)和Ni的合金或含Al、碳(C)和Mo的合金等)形成的膜；或者上述元素的层叠膜(诸如Mo、Al和Mo的层叠膜；Ti、Al和Ti的层叠膜；或氮化钛(TiN)、Al和Ti的层叠膜等)；由诸如金属氮化物等化合物材料形成的膜；等等。注意，上述导电膜可通过诸如溅射等已知的膜形成方法来形成。注意，膜厚度是50到500nm。
在此实施方式中，第一引线层106a上被第三引线层109覆盖的部分宽于形成于第一引线层106a之上的第二引线层107a；从而防止了第三引线层109的断裂。注意，第一引线层106b上未被第三引线层109覆盖的部分具有与第二引线层107b相同的宽度，因为不需要考虑断裂。即，在引线不互相重叠的部分中，引线宽度较佳地为窄，以实现小型化。因此，本发明可实现可靠性的提高和高集成度。
实施方式2
在此实施方式中，参考图11A到11E描述实施方式1的另一结构。
首先，准备具有绝缘表面的衬底101，如图11A所示。作为具有绝缘表面的衬底101，可使用诸如玻璃衬底、结晶玻璃衬底或塑料衬底之类的透明衬底。另外，只要具有绝缘表面的衬底101有绝缘表面作为最外层或膜，则具有绝缘表面的衬底101可设有用由绝缘体、半导体层或导电膜形成的基底膜。
接着，在具有绝缘表面的衬底101之上形成第一导电层102，然后在其上层叠第二导电层103。第一导电层102由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)等高熔点金属；或者含有高熔点金属作为主要成分的合金或化合物来形成，以具有30到50nm的厚度。
第二导电层103由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)等高熔点金属；或者含有高熔点金属作为主要成分的合金或化合物来形成，以具有200到600nm的厚度。
这里，第一导电层102和第二导电层103由不同的导电材料形成，以使在后续蚀刻步骤中蚀刻速率互不相同。第一导电层102由氮化钽形成，而第二导电层103由钨膜形成。
然后，在将抗蚀剂膜403涂到第二导电层103的整个表面上之后，利用图11A所示的掩模进行曝光。这里，涂1.5μm厚的抗蚀剂膜，然后使用分辨率为1.5μm的曝光机用于曝光。用于曝光的光是i-线(波长：365nm)，且曝光能量是从70到140mJ/cm2的范围中选择的。此外，光不限于i-线；其中混合了i-线、g-线(波长：436nm)以及h-线(波长：405nm)的光也可用于曝光。
在此实施方式中，使用了设有由具有光强减小功能的半透明膜形成的辅助图案的曝光掩模。
在图11A中，曝光掩模400具有由诸如Cr等金属膜形成的光屏蔽部分401a和401b以及设有半透明膜的部分(也称为半透明部分402a和402b)作为具有光强减小功能的辅助图案。在曝光掩模400的横截面图中，光屏蔽部分401a和半透明部分402a重叠的部分或者光屏蔽部分401b和半透明部分402b重叠的部分的宽度由t2表示；仅设置了半透明部分402a的部分或仅设置了半透明部分402b的部分的宽度由r1、r2、r3或r4表示。此处，为了形成双侧非对称抗蚀剂图案，r1、r2、r3或r4具有相同的宽度；然而，r1到r4可具有互不相同的宽度。此处，描述了利用半透明膜作为一部分曝光掩模的例子；然而，还可使用衍射光栅图案。
当通过利用图11A中所示的曝光掩模400对抗蚀剂膜403进行曝光时，在抗蚀剂膜403中形成非曝光区403a和403b以及曝光区403c。在曝光时，图11A中所示的曝光区403c通过在光屏蔽部分401a和401b周围传播或穿过半透明部分402a和402b的光来形成。
然后，进行显影以去除曝光区403c，以使如图11B所示，可在第二导电层103上获得各自在两侧具有厚区和比厚区薄的薄区的双侧对称的抗蚀剂图案104a和104b。在关于垂直于衬底的线双侧对称的抗蚀剂图案104a中，薄区中的抗蚀剂膜的厚度可通过调整曝光能量来控制。注意，虽然此实施方式中形成双侧对称的抗蚀剂图案，但可形成双侧非对称的抗蚀剂图案。
在通过利用设有由具有光强减小功能的半透膜形成的辅助图案(照相铜版膜)的曝光掩模来形成的抗蚀剂图案中，在抗蚀剂图案的横截面(垂直于衬底的横截面)中设置了具有180°或更大的内角的至少一部分。在此实施方式中，通过利用曝光掩模400形成的抗蚀剂图案104a具有两部分，每一部分在其横截面(垂直于衬底101的横截面)中都有180°或更大的内角。
然后，通过利用抗蚀剂图案104a和104b作为掩模的干法蚀刻进行第二导电层103和第一导电层102的蚀刻。作为蚀刻气体，可使用CF4、SF6、Cl2或O2。可使用利用诸如ECR(电子回旋共振)或ICP(感应耦合等离子体)等高密度等离子体源的干法蚀刻设备来提高蚀刻速度。注意，取决于蚀刻条件，具有绝缘表面的衬底101也被蚀刻并部分地减薄。因此，被蚀刻的绝缘膜较佳地预先形成为衬底101的最外表面或形成于衬底101之上。
如此，如图11C所示，在衬底101上形成由第一引线层106a和106b以及第二引线层107a和107b形成的下引线的层叠引线层图案。通过蚀刻，曝露了第一引线层106a和106b的两侧壁，此外，还曝露了第一引线层106a和106b中不与第二引线层107a和107b重叠的区域。注意，第一引线层106a和106b的两侧壁可形成锥形。此外，第二引线层107a和107b的两侧壁也可形成锥形。
接着，在去除了抗蚀剂图案105a和105b后，绝缘膜108由氮化硅形成，如图11D所示。绝缘膜可由透明无机材料(诸如氧化硅、氮化硅或氮氧化硅等)或具有低介电常数的有机化合物材料(诸如光敏或非光敏有机树脂材料等)形成。此外，绝缘膜也可利用含硅氧烷的材料来形成。注意，硅氧烷是包含由硅(Si)和氧(0)键形成的骨架结构的材料。作为取代基，使用了至少包含氢的有机基(诸如烷基或芳烃)。或者，也可使用氟代基作为取代基。还或者，至少包含氢的有机基和氟代基这两者都可用作取代基。在此实施方式中，形成单层作为绝缘层；然而，可形成重叠层。
随后，形成用作上引线的第三引线层109，如图11E所示。上引线可以是：诸如银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、铑(Rh)、钨(W)、铝(Al)、钽(Ta)、钼(Mo)、镉(Cd)、锌(Zn)、铁(Fe)、钛(Ti)、硅(Si)、锗(Ge)、锆(Zr)或钡(Ba)等金属元素的单层或叠层和膜；含有上述元素作为主要成分的合金材料(诸如含Al、碳(C)和Ni的合金，或含Al、碳(C)和Mo的合金等)形成的膜；或者上述元素的层叠膜(诸如Mo、Al和Mo的层叠膜；Ti、Al和Ti的层叠膜；或氮化钛(TiN)、Al和Ti的层叠膜等)；由金属氮化物的化合物材料形成的膜等。注意，上述导电膜可通过诸如溅射等已知的膜形成方法来形成。注意，膜厚度是50到500nm。
在此实施方式中，第一引线层106a中被第三引线层109覆盖的部分宽于第二引线层107a，并且第二引线层107a和第一引线层106a的宽度之差是1μm。此外，第一引线层106b中未被上引线覆盖的部分宽于第二引线层107b，并且第二引线层107b和第一引线层106b的宽度之差是0.5μm。
即，在引线互相重叠的区域中，下引线的第一层和第二层的宽度之差被设置得较大，以防止用作上引线的第三引线层109的断裂。另一方面，在引线未互相重叠的区域中，引线的宽度之差被设置为小于引线互相重叠的区域中的宽度差，从而提高了绝缘膜108的覆盖率。
这里，在两个点处改变引线层的宽度。然而，如有需要，引线的宽度可在多个点处不同。用设有由具有光强减小功能的半透明膜形成的辅助图案的曝光掩模，第一引线层和第二引线层可同时形成为具有多个不同宽度和多个引线层宽度之差。不必说，此实施方式可与实施方式1组合。
实施方式3
在此实施方式中，参考图12A到12D描述了不同于实施方式1和2的曝光掩模。
在此实施方式中，参考12A到12D解释了包含由线(也称为非开口部分)和空白(也称为开口部分)、或矩形图案和空白形成的半透明部分的曝光掩模。
曝光掩模的俯视图的具体的例子示出于图12A到12C中。此外，当使用曝光掩模时光强分布的例子示出于12D中。图12A到12C所示的每一个曝光掩模包括光屏蔽部分P、半透明部分Q和透明部分R。在图12A所示的曝光掩模的半透明部分Q中，线303和空白304以条纹(或狭缝)形式重复地设置，且线303和空白304平行于光屏蔽部分P的边缘302排列。在该半透明部分中，由光屏蔽材料形成的每一条线303的宽度是L，而光屏蔽材料之间的每一个空白的宽度是S。使用满足以下条件表达式的曝光掩模：L＝(a×b)×c且S＝(a×b)×d，其中L是线宽度，S是空白宽度，a是曝光设备的分辨率，而1/b(b≥1)是投影放大率，并且，系数c满足c≤0.8且系数d满足d≤0.7。
具体地，当a＝1.5μm且b＝1时，可使用L/S＝0.5μm/0.5μm、0.75μm/0.5μm、1.0μm/0.5μm、0.75μm/0.75μm等的组合。
线303是由光屏蔽材料形成的，且可由与光屏蔽部分P相同的光屏蔽材料形成。线303形成为矩形，但该形状不限于此。只要该线具有恒定的宽度就可接受。例如，每一条线可具有带圆角的形状。
通过利用满足上述关系的曝光掩模，透过半透明部分的曝光的量在将曝光的表面上几乎是均一的，并且半透明部分中的曝光部分的抗蚀剂层可被形成为具有薄且均一的厚度，从而获得高精度的期望图案。
图12B示出了另一个例子。在曝光掩模的半透明部分Q中，线307和空白308以条纹形式来设置，并且线307和空白308垂直于光屏蔽部分P的边缘306来排列。使用满足上述图12A的条件表达式的曝光掩模，其中L是线307的宽度，且S是空白308的宽度，a是曝光设备的分辨率，而1/b(b≥1)是投影放大率。光屏蔽部分P的边缘306和半透明部分Q的线307的边缘可互相接触，或这可如所示地间隔距离T来排列。要求距离T短于(a×b)，即曝光设备的分辨率乘以投影放大率的倒数b。除线和空白的排列外，图12B的曝光掩模可在材料、形状等方面类似于图12A。
半透明部分Q的线和空白可以是图12A或12B中示出的方向中的任一种。此外，也可采用图12A和12B的组合。另外，半透明部分Q的线和空白可在图12A和12B中示出的方向之间的中间方向上排列，即相对于光屏蔽部分P的边缘倾斜。同样在这种情况下，除线和空白的排列外，曝光掩模可在材料、形状等方面类似于图12A。
半透明部分Q可设有如图12A和12B所示以条纹形式排列的线和空白，或者可设有另一种图案。例如，半透明部分Q可设有由以网格周期性地排列或如图12C所示地几何排列的光屏蔽材料形成的矩形图案。在图12C中，每一个矩形图案312在短侧方向上的宽度L对应于每一条线的宽度L。此外，每一个空白313在短侧方向上的宽度S对应于每一个空白的宽度S。使用满足上述图12A的条件表达式的曝光掩模，其中L是矩形图案312的宽度，且S是空白313的宽度，a是曝光设备的分辨率，而1/b(b≥1)是投影放大率。矩形图案312由光屏蔽材料形成，且可由与光屏蔽部分P相同的光屏蔽材料形成。
半透明部分的线和空白(或矩形图案和空白)可如图12A到12C所示周期性地或非周期性地排列。当它们非周期性地排列时，只要互相邻近的线和空白(或矩形图案和空白)满足以上条件就可接受。
通过在满足以上条件的范围内调整线和空白(或矩形图案和空白)中的每一个的宽度，可改变实际曝光量，从而可调整曝光的抗蚀剂在显影后的厚度。
注意，难以采用负型抗蚀剂作为此光刻步骤中使用的抗蚀剂；因此，曝光掩模的图案在正型上持久化。可使用投影型曝光设备作为曝光设备。可使用具有1∶1的投影放大率的曝光设备或具有1/b的投影放大率的减小投影的曝光设备。
当用曝光的光照射图12A到12C中的每一个所示的曝光掩模时，光屏蔽部分P中的光强约为零，而透明部分R中的光强约为100％。另一方面，半透明部分中的光强可在10到70％的范围内调整，且其典型光强分布的一个例子示出为图12D中的光强分布314。曝光掩模的半透明部分Q中的光强可通过调整线宽度L和空白宽度S(或者矩形图案在短侧方向上的宽度L和在短侧方向上空白宽度S)来调整。
在图12A到12C中的每一个所示的曝光掩模中，曝光设备的分辨率、投影放大率和线宽度L(或者矩形图案在短侧方向上的宽度L)之间的关系较佳地满足L＜(2a/3)×b。
此外，在满足以上关系的曝光掩模中，将半透明部分Q排列在光屏蔽部分P的一侧是尤其有效的，换言之，将半透明部分Q排列在光屏蔽部分P和透明部分R之间是尤其有效的。
可使用此实施方式中的曝光掩模来代替实施方式1和2中采用的曝光掩模。在其它步骤中，参考了实施方式1和2且省略了其解释。
实施方式4
在此实施方式中，参考附图描述了本发明的结构，该结构是利用实施方式1到3中的任一个的设有衍射光栅图案或设有由具有光强减小功能的半透明膜形成的辅助图案的曝光掩模来形成的。
图2A示出根据上述的实施方式的步骤用作下层的第一引线层106和第二引线层107形成于衬底101之上的结构。此外，用作上引线的第三引线层109和用作接触引线的导电层110形成于用作下层的这两个引线层上，且绝缘膜108插在这两个引线层与第三引线层和导电层之间。图10A示出这样一种结构，其中第一引线层106和第二引线层107形成于衬底101上，且用作上层的第三引线层111形成于这两个引线层上而不在其间插入绝缘膜。
注意，图2B、2C和2D的横截面图是分别沿图2A中的线A-B、C-D和E-F所取的横截面图。图10B和10C的横截面图是分别图2A中的沿线A-B和C-D所取的横截面图。此外，图2B和2C中所示的该实施方式的结构与实施方式1中形成的图1E中所示的结构相同。
图2B的横截面图A-B示出与用作上引线的第三引线层109重叠的第一引线层106和第二引线层107，且层间膜(绝缘膜108)插于第一和第二引线层与第三引线层之间。
第一引线层106和第二引线层107在衬底101上。第一引线层106形成为比第二引线层107宽。此外，绝缘膜108形成于第二引线层107上，且第三引线层109形成于绝缘膜108上。
然后，第一引线层106和第二引线层107中不被第三引线层109覆盖的部分示于图2C中。因为上引线没有覆盖在其上，所以形成于衬底101上的第一引线层106和第二引线层107的宽度是相同的。绝缘膜108形成于第二引线层107上。
采用上述的结构，第一引线层106中被第三引线层109覆盖的部分宽于第二引线层107。通过在下引线中将第一层形成得较宽，可防止用作上引线的第三引线层109的断裂。注意，因为不考虑断裂，所以第一引线层106中未被第三引线层109覆盖的部分具有与第二引线层107相同的宽度。即，当引线不互相重叠时，引线的宽度较佳地为窄，以实现小型化。因此，本发明可实现可靠性的提高和高集成度。
图2D示出用作接触引线的导电层110，它与第一引线层106的顶面及第二引线层107的顶面和边缘接触。在此实施方式中，第一引线层106和第二引线层107是根据上述实施方式中示出步骤使用设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的曝光掩模来形成的。第一引线层106形成为比第二引线层107长。
随后，在第一引线层106和第二引线层107之上形成绝缘膜108。然后，形成接触孔以与第一引线层106的顶面及第二引线层107的顶面和边缘接触。
接触孔可通过用抗蚀剂掩模(未示出)蚀刻直到曝露第一引线层106、第二引线层107及第二引线层107的边缘来形成。可采用湿法蚀刻或干法蚀刻。取决于条件，蚀刻可一次或多次进行。当进行多次蚀刻时，可进行湿法蚀刻和干法蚀刻。
然后，在接触孔中形成导电层以具有期望的形状，从而形成用作接触引线的导电层110。
通过上述步骤，形成了用作接触引线的导电层110以与第一引线层106的顶面及第二引线层107的顶面和边缘接触，由此可防止接触不良。此外，如果当形成接触孔时形成金属氮化物作为第一引线层，则第一引线层106用作蚀刻阻止件，从而防止不必要的蚀刻。
图10B的横截面图A-B示出其上覆盖了用作上引线的第三引线层111的第一引线层106和第二引线层107，且在第一和第二引线层与第三引线层之间没有插入层间膜(绝缘膜)。
第一引线层106和第二引线层107形成于衬底101上。第一引线层106比第二引线层107宽。此外，用作上引线的第三引线层111形成于第二引线层107上，而绝缘膜112形成于第三引线层111上。
然后，其上没有覆盖第三引线层111未覆盖的第一引线层106和第二引线层107示出于图10C中。因为上引线没有覆盖于其上，所以形成于衬底101上的第一引线层106和第二引线层107的宽度相同。绝缘膜108形成于第二引线层107上。
采用上述结构，第一引线层106中被第三引线层111覆盖的部分宽于第二引线层107。通过在下引线中将第一层形成得较宽，可防止用作上引线的第三引线层111的断裂。注意，因为不考虑断裂，所以第一引线层106中未被第三引线层111覆盖的部分具有与第二引线层107相同的宽度。即，当引线不互相重叠时，引线的宽度较佳地为窄以实现小型化。因此本发明可实现可靠性的提高和高集成度。
注意，在上述的结构中，下引线和上引线可电连接，而没有开口部分和层间膜插于两者之间。因此，可实现可靠性的进一步提高和更高集成度。
此实施方式可与实施方式1到3自由组合。
实施方式5
在此实施方式中，参考附图描述了使用本发明的液晶显示装置的例子。
图3A是像素部分的部件的放大俯视图。注意，图3A示出了加工中的像素电极，且左像素有已形成的像素电极而右像素没有。注意，图3B、3C和3D的横截面图是分别沿图3A中的线A-B、C-D和E-F所取的横截面图。另外，形成了电容器引线221，且存储电容器是由电容器引线221和通过利用层间绝缘膜206作为电介质来覆盖电容器引线221的像素电极208来形成的。
在此实施方式中，参考图3D描述了根据本发明制造的上栅极TFT。
如图3D所示，TFT 220形成于衬底201上，且像素电极208经由漏极引线207b电连接到TFT 220中的高浓度杂质区203i。注意，对置电极形成于像素电极208上，并且两者之间插入了以液晶层(未示出)。在下文中描述图3D中所示的上栅极TFT的制造过程。
首先，准备衬底201。作为衬底201，除玻璃衬底外还可使用石英衬底或塑料衬底。当使用玻璃衬底时，在低于玻璃应变点约10到20℃的温度下热预处理玻璃衬底。
然后，通过诸如等离子体CVD或溅射等已知的膜形成方法由诸如氧化硅、氮化硅或氮氧化硅等在衬底201上形成基底膜202。注意，基底膜可以是单层膜或多个膜层叠的多层膜。通过在衬底201和TFT 220之间形成基底膜202，可防止杂质从衬底201扩散到TFT 220。
然后，如下在基底膜202上形成半导体层203：通过已知的方法(诸如溅射、LPCVD或等离子体CVD)形成具有非晶结构的半导体膜；形成通过热处理结晶的结晶半导体膜；在结晶半导体膜上形成抗蚀剂膜；然后利用通过曝光和显影获得的第一抗蚀剂掩模，对结晶半导体膜形成期望的图形。
半导体层203被形成为具有25到80nm的厚度(较佳的是30到70nm)。用于结晶半导体膜的材料是不受限制的，但较佳地使用硅、硅锗(SiGe)合金等。
作为上述的热处理，可使用加热炉、激光辐射、用从灯发射的光代替激光的照射(下文中称为灯退火)或它们的组合。
或者，结晶半导体膜可通过在添加诸如镍等催化剂后进行热处理的热结晶来形成。注意，当通过利用诸如镍等催化剂的热结晶来获得结晶半导体膜时，较佳的是在结晶后进行用于去除诸如镍等催化剂的吸气处理。
当通过激光结晶形成结晶半导体膜时，可使用连续波激光束(CW激光束)或脉冲激光束。作为此处可使用的激光束，可使用从诸如Ar激光器、Kr激光器或准分子激光器等一种或多种气体激光器；利用以Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂掺杂的单晶YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3或GdVO4或者多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3或GdVO4作为介质的激光器；玻璃激光器；红宝石激光器；翠绿宝石激光器；Ti：蓝宝石激光器；铜蒸气激光器；以及金蒸气激光器中发射的激光束。通过用上述激光束的基波或基波的二次谐波到四次谐波中的任一个照射可获得具有大直径的晶粒。例如，可使用Nd：YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。要求激光器的功率密度约为0.01到100MW/cm2(较佳的是0.1到10MW/cm2)。扫描速率被设为10到2000cm/sec用于照射。
注意，利用以Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂掺杂的单晶YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3或GdVO4或者多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3或GdVO4作为介质的激光器；Ar离子激光器；或Ti：蓝宝石激光器能够连续振荡。或者，它可通过进行Q-开关操作、模式锁定等以10MHz或更大的重复速率施加脉冲。当激光束以10MHz或更大的重复速率振荡时，在通过激光束溶化后且在凝固前用以下脉冲激光束来照射半导体膜。因此，不同于利用具有低重复速率的脉冲激光器的情况，固相和液相之间的界面可在半导体膜中连续移动，以获得在扫描方向上连续生长的晶粒。
当陶瓷(多晶)用作介质时，介质可在短时间内以低成本形成为期望的形状。在使用单晶的情况下，一般使用具有几mm的直径和几十mm的长度的柱形介质。然而，在使用陶瓷的情况下，可形成较大的介质。
介质中诸如Nd或Yb等掺杂剂的浓度(它直接对发光起作用)在单晶或多晶中不能变化较大。因此，在通过提高浓度改进激光输出方面有一定的限制。然而，陶瓷的使用与使用单晶的情况相比可显著增大介质的尺寸，因此可期望输出上显著改善。
此外，在使用陶瓷的情况下，可容易地形成具有平行六面体形状或矩形平行六面体形状的介质。当使用具有这一形状的介质且发出的光在介质内曲折前进时，可延长振荡光程。因此，光被显著放大并能以高输出发射。此外，因为从具有这一形状的介质发出的激光束在发射时具有四边形横截面形状，因此它在形成为线性束方面比圆束有利。通过用光学系统对如上所述的发射的激光束成形，可容易地获得在较短侧具有1mm或更小长度且在较长侧具有几mm到几m的长度的线性束。此外，通过用激发的光均一地照射介质，线性束在长侧方向上具有均匀的能量分布。
通过用这种线性束照射半导体膜，半导体膜的整个表面可被更均匀地退火。当要求对线性束的相对两端均匀退火时，在相对两端设置了狭缝以阻挡能量衰减的部分的装置或类似装置是必需的。
当将如上所述获得的具有均匀强度的线性束用于对半导体膜退火且利用该半导体膜制造电子设备时，电子设备的特性是良好且均匀的。
随后，如有必要，对半导体层以少量杂质元素(硼或磷)进行掺杂以控制TFT的阈值。此处，使用了其中乙硼烷(B2H6)不是被质量分离而是用等离子体激发的离子掺杂方法。
然后，在去除第一抗蚀剂掩模后，用含氢氟酸的蚀刻剂去除氧化膜，且同时清洗了半导体层的表面。其后，形成覆盖半导体层的栅绝缘膜204。栅绝缘膜204是利用等离子体CVD、溅射或热氧化来形成的，以具有1到200nm的厚度，且较佳的是70到120nm。作为栅绝缘膜204，形成了由诸如氧化硅膜、氮化硅膜或氮氧化硅膜等绝缘膜形成的膜。此处，氮氧化硅膜(其中成份比是：Si＝32％，O＝59％，N＝7％及H＝2％)是通过等离子体CVD形成的，以具有115nm的厚度。
此外，在形成衬底、作为基底膜的绝缘膜、半导体层、栅绝缘层、层间绝缘层等之后，可通过用等离子体处理进行氧化或氮化来氧化或氮化衬底、作为基底膜的绝缘膜、半导体层、栅绝缘层、层间绝缘层等的表面。当使用等离子体处理来氧化或氮化半导体层或绝缘层时，半导体层或绝缘层的表面被修改，并可形成比通过CVD或溅射形成的绝缘膜更密的绝缘膜。因此，可抑制诸如针孔等缺陷，且可提高半导体装置的特性等。此外，如上所述的等离子体处理也可应用于栅电极层、源电极层、漏电极层、引线层等，且氮化膜或氧化膜可通过进行氮化或氧化来形成。
注意，当通过等离子体处理来氧化膜时，等离子体处理是在氧气氛下(例如，在含氧气(O2)和稀有气体(包括He、Ne、Ar、Kr和Xe中的至少一种)的气氛下；在含氧气、氢气(H2)和稀有气体的气氛下；或者在含一氧化二氮和稀有气体的气氛下)进行的。另一方面，当通过等离子体处理来氮化膜时，等离子体处理是在氮气氛下(例如，在含氮气(N2)和稀有气体(包括He、Ne、Ar、Kr和Xe中的至少一种)的气氛下；在含氮气、氢气(H2)和稀有气体的气氛下；或者在含NH3和稀有气体的气氛下)进行的。作为稀有气体，例如可使用Ar。或者，可使用Ar和Kr的混合气体。因此，由等离子体处理形成的绝缘膜含有用于等离子体处理的稀有气体(它含有He、Ne、Ar、Kr和Xe中的至少一种)，且在使用Ar的情况下，绝缘膜含有Ar。
此外，当对第二栅绝缘膜204进行等离子体处理时，等离子体处理是在上述气体的气氛下以1×1011cm-3或更高的电子密度和1.5eV或更低的等离子体的电子温度进行的。
更具体地，等离子体处理以1×1011到1×1013cm-3的电子密度和0.5到1.5eV等离子电子温度进行。因为等离子体的电子密度高且形成于衬底上的待处理对象(此处为栅绝缘膜204)附近的电子温度低，所以可防止等离子体对待处理对象的损害。此外，因为等离子体的电子密度高达1×1011cm-3或更高，所以通过用等离子体氧化或氮化待处理对象来形成的氧化膜或氮化膜与通过CVD、溅射等形成的膜相比，在厚度等方面具有极好的均一性，且具有致密的膜品质。此外，因为等离子体的电子温度是1.5eV或更低，所以氧化或氮化处理可在低于常规的等离子体处理或热氧化的温度下进行。例如，即使在低于玻璃衬底的应变点100℃或更多的温度下进行等离子体处理，也能充分地进行氧化或氮化处理。注意，诸如微波(2.45GHz)等高频可用作用于形成等离子体的频率。
接着，形成用作栅电极和栅极引线的第一导电层205a和第一导电层205b(同时，在图3中形成第一电容器引线221a和第二电容器引线221b)。叠层不限于包括第一导电层和第二导电层两层，且叠层可包括三层或更多层。
第一导电层205a由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)等高熔点金属；或者含有高熔点金属作为主要成分的合金或化合物来形成，以具有30到50nm的厚度。
第二导电层205b由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)等高熔点金属；或者含有高熔点金属作为主要成分的合金或化合物来形成，以具有200到600nm的厚度。
此处，第一导电层205a和第二导电层205b由不同的引线材料形成，以使在后续蚀刻步骤中蚀刻速率互不相同。第一导电层205a由氮化钽形成，而第二导电层205b由钨膜形成。作为第一导电层205a和第二导电层205b，参考上述实施方式中的形成步骤且省略其描述。
接着，将提供一种导电类型的杂质添加到半导体膜203中。此处，磷(或As)用作提供一种导电类型的杂质的离子，且制造了n-沟道TFT。通过用导电叠层图案，可在不形成侧壁的情况下以自对准的方式形成LDD区、源区和漏区。
当进行用于形成栅电极外的源极区和漏极区的掺杂处理时，可利用导电层叠层图案作为掩模将提供一种导电类型的杂质离子添加到半导体膜203中以形成高浓度杂质区203a、203e和203i。对于用于形成源极区和漏极区的的掺杂条件，采用30kV或更低的加速电压。高浓度杂质区203a、203e和203i中的每一个的杂质浓度被设为1×1019/cm3到5×1021/cm3(由SIMS测量的峰值)。
此外，当进行用于形成与栅电极重叠的LDD区的掺杂处理时，可通过第一导电层中不与第二导电层重叠的区域将提供一种导电类型的杂质离子添加到半导体膜203中以形成低浓度杂质区203b、203d、203f和203h。对于掺杂条件，尽管掺杂条件取决于第二绝缘层和第一导电层的厚度，但这里需要50kV或更高的加速电压。低浓度杂质区203b、203d、203f和203h中的每一个的杂质浓度被设为1×1016/cm3到5×1018/cm3(由SIMS测量的峰值)。
采用以上述掺杂处理，形成了沟道形成区203c和203g。注意，掺杂的顺序不是特别限制的，且用于形成源极区和漏极区的掺杂处理可在用于形成LDD区的掺杂处理前进行。或者，用于形成LDD区的掺杂处理可在用于形成源极区和漏极区的掺杂处理前进行。
尽管此处描述了在两步中单独进行掺杂处理以形成具有不同浓度的杂质区的例子，但具有不同浓度的杂质区可通过调整处理条件用单个掺杂处理来形成。
此外，尽管此处描述了在掺杂前去除抗蚀剂图案的例子，但抗蚀剂可在掺杂处理后选择性地去除。当进行了掺杂而留下抗蚀剂图案时，可进行掺杂同时用抗蚀剂图案保护第二导电层的表面。
注意，在进行上述掺杂处理的情况下，与第二导电层重叠的位置中的半导体层是没有添加提供一种导电类型的杂质的离子的区域且用作稍后形成的TFT的沟道形成区。在此实施方式中，描述了具有两个沟道形成区的双栅TFT；然而，它不限于双栅TFT，且也可采用具有多个沟道形成区的多栅TFT或单栅TFT。
此外，与半导体膜203相交的部分中的导电叠层图案(第一导电层205a和第二导电层205b)用作栅电极。形成Lov区，它是第一导电层205a中不与第二导电层205b重叠的区域。注意，Lov区指的是低浓度区中与栅电极重叠的区域。Lov区的必要的长度可根据包括TFT的电路的类型和应用来确定，而光掩模或蚀刻条件可基于该长度来设置。
形成第一层间绝缘膜206a以覆盖栅绝缘膜204、第一导电层205a和第二导电层205b。第一层间绝缘膜206a由氮化硅形成。然后，活化并氢化添加到半导体层的杂质。
接着，第二层间绝缘膜206b由透明无机材料(诸如氧化硅、氮化硅或氧氮化硅等)或具有低介电常数的有机化合物材料(光敏或非光敏有机树脂材料)形成。或者，第二层间绝缘膜206b可利用含硅氧烷的材料来形成。注意，硅氧烷是包含由硅(Si)和氧(O)键形成的骨架结构的材料。作为取代基，使用了至少包括氢的有机基(例如，烷基或芳烃)。可使用氟代基作为取代基，或者至少包括氢的有机基和氟代基可用作取代基。
注意，第二层间绝缘膜206b用作平坦化膜。其顶面较佳地被平坦化或使之光滑。在此实施方式中，平坦化膜与本发明的结构组合，以进一步有效地防止断裂。
然后，穿过第一层间绝缘膜206a和第二层间绝缘膜206b形成到达高浓度杂质区203a和203i的接触孔。该接触孔可通过用抗蚀剂掩模进行蚀刻直到曝露高浓度杂质区203a和203i来形成。可采用湿法蚀刻或干法蚀刻的任一种。取决于条件可进行一次或多次蚀刻。当进行多次蚀刻时，可进行湿法蚀刻和干法蚀刻两者。
接着，在接触孔中形成导电膜并将其处理成预定形状以形成源极引线207a和漏极引线207b。源极引线207a和漏极引线207b较佳地形成为具有其中组合了诸如铝(Al)等低电阻材料和诸如钛(Ti)或钼(Mo)等高熔点金属材料的层叠结构。作为一个例子，给出了钛(Ti)和铝(Al)的层叠结构以及钼(Mo)和铝(Al)的层叠结构。
此外，像素电极208电连接到漏极引线207b。像素电极208是透明导电膜或反射导电膜。作为用于透明导电膜的材料，可给出氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、掺杂镓的氧化锌(GZO)、含氧化硅的氧化铟锌(ITSO)等。作为用于反射导电膜的材料，可给出诸如铝(Al)、钛(Ti)、银(Ag)或钽(Ta)等金属；含有化学剂量比或更少的浓度的氮的金属的金属材料；诸如氮化钛(TiN)或氮化钽(TaN)等金属氮化物等。像素电极208可通过从溅射、气相沉积、CVD、涂覆等中适当选择的方法来形成。
通过上述步骤，在衬底201上形成上栅极TFT和像素电极。在此实施方式中，形成了上栅极TFT；然而，它不限于此结构，且还可采用下栅极TFT。
注意，用于液晶显示面板的TFT衬底可通过在像素电极208上形成插于液晶层的取向膜(未示出)、对置电极和对置衬底来形成。图3B和3C中的TFT衬底也是通过上述步骤同时形成的。
采用上述步骤，可在不增加阶梯数的情况下适当调整栅极引线的宽度。当选择性地调整栅极引线的宽度时，可防止栅极引线的断裂。
在下文中，参考图4示出了液晶显示装置的例子，其中像素部分、驱动电路和端子部分形成于一个衬底上。图4是没有滤色片的液晶显示面板的横截面图。
此实施方式采用场顺序驱动方法，其中光学快门由没有滤色片的液晶面板导电，且RGB三种颜色的背光以高速闪烁。根据场顺序方法，通过利用人眼的瞬时清晰度极限的连续时间加性混色来获得彩色显示。
三个双栅TFT 703设置于设置了基膜702的第一衬底701上。这些TFT是n-沟道TFT，其每一个都具有沟道形成区720和721、低浓度杂质区722到725、源极或漏极区726到728、栅绝缘膜705及具有包含锥形的下层729a和上层729b的两层的栅电极。
此外，层间绝缘膜706和平坦化绝缘膜707形成于栅绝缘膜705和具有锥形的下层729a和上层729b的栅电极之上(即，用于覆盖TFT 703)。
用作TFT 703的漏极引线或源极引线的每一个第一导电层730a和第二导电层730b具有两层结构。作为用于引线的材料，可使用银(Ag)、铝(Al)、金(Au)、铜(Cu)及这些金属的合金等。此处，使用了顺序地层叠于衬底上的铝和钛的叠层引线。考虑到层间绝缘膜的覆盖率，用作TFT中的源极引线或漏极引线的第一导电层730a和第二导电层730b较佳地具有锥形。
像素电极708可由透明导电膜形成，该透明导电膜由ITO(氧化铟锡)、ITSO(通过用含2到10％重量的氧化硅的ITO靶溅射获得的含氧化硅的氧化铟锡)、氧化铟锌(IZO)(其中氧化锌(ZnO)混入含2到20％原子的氧化硅的氧化铟中)，含氧化硅的ATO(氧化锑锡)等形成。
像素电极708被形成为与第二导电层730b的边缘接触，具体地，与第一导电层730a的顶面及第二导电层730b的顶面和侧面接触。因为像素电极708被形成为与两个引线层接触，所以可防止接触不良。此外，在形成接触孔时，第一导电层730a用作蚀刻阻止件，它防止了不必要的蚀刻。
柱形隔离件714包含树脂并保持衬底间的距离恒定。因此，柱形隔离件714以均一的间隔设置。对于较高速的响应，衬底间的距离较佳的是2μm或更小，并适当地调整柱形隔离件714的高度。当屏幕一侧的尺寸为2英寸或更小时，没有必要设置柱形隔离件。仅以诸如混入密封材料的填料等间隙材料来适当地调整衬底之间的距离。
此外，设置了用于覆盖柱形隔离件714和像素电极708的取向膜710。对于第二衬底716同样设置了取向膜712以用作对置衬底，且第一衬底701和第二衬底716用密封材料(未示出)粘贴。
第一衬底701和第二衬底716之间的间隔以液晶材料711填充。该衬底可通过在低压下滴下液晶材料711以使气泡不进入设有闭合图案的密封材料来互相粘贴。或者，可采用浸泡法(抽吸法)，其中在设置了具有开口部分的密封图案并将TFT衬底互相粘贴后，利用毛细现象来注入液晶。
此实施方式中的液晶显示面板具有所谓的π胞状结构并采用OCB(光补偿弯曲)显示模式。该π胞状结构是一种其中液晶分子以液晶分子的预倾斜角处于关于有源矩阵衬底和对置衬底之间的中心平面对称的平面中的方式来定向的结构。在电压未施加到衬底时，π胞状结构的定向状态是喷射定向，而在施加电压时改变成弯曲定向。当进一步施加电压时，弯曲定向的液晶分子垂直于两衬底定向以使光能够通过其中。在OCB模式中，响应速度达到常规TN模式的响应速度的约10倍。
此外，液晶面板夹在一对光膜(偏振片、延迟膜等)731和732之间。此外，在采用OCB模式的显示器中，较佳地采用双轴延迟膜以三维地补偿与延迟相关的视角。
RGB三种颜色的LED 735用作图4所示的液晶面板的背光。来自LED 735的光由光导板734引导。在场顺序驱动方法中，R、G和B的LED在LED发光周期的TR周期、TG周期和TB周期中分别顺序地开启。在红色LED的发光周期(TR)中，将对应于红色的视频信号(R1)供给液晶面板，且用于一个屏幕的红色图像被写入液晶面板。在绿色LED的发光周期(TG)中，将对应于绿色的视频数据(G1)供给液晶面板，且用于一个屏幕的绿色图像被写入液晶面板。在蓝色LED的发光周期(TB)中，将对应于蓝色的视频数据(B1)供给液晶显示装置，且用于一个屏幕的蓝色图像被写入液晶显示装置。通过写入这三个图像来形成一帧。
将此实施方式与本发明相结合，使得可在不增加步骤数的前提下适当地调整引线的宽度。当选择性地调整引线的宽度时，可防止引线层的断裂。此外，可防止像素电极708与第一导电层730a和第二导电层730b的不良连接。因此，根据本发明，可制造具有高驱动性能和可靠性的液晶显示装置。
此实施方式可与实施方式1到4自由组合。
实施方式6
在此实施方式中，描述了根据本发明形成的显示面板结构的例子。
图5A示出利用反向交错TFT(第一TFT 6700、第二TFT 6701和第三TFT6702)制造的EL显示面板的像素的俯视图。图5B示出对应于该俯视图的电路图。在EL显示面板的像素部分中，每一个像素设有EL元件6707和控制EL元件6707的发光的用于驱动的第一TFT 6700、控制第一TFT 6701的导通-截止(转换)的第二TFT 6701以及控制提供给EL元件的电流的用于驱动的第三TFT 6702。
第一TFT 6700通过第三TFT 6702连接到设置在EL元件6707之下的像素电极，并工作以控制EL元件6707的发光。第二TFT 6701响应于同样用作第二TFT6701的栅电极的扫描线6705和信号线6703的信号控制第一TFT 6700的工作，且可控制第一TFT 6700的导通-截止。第一TFT 6700的栅电极连接到第二TFT 6701，并且能响应于栅极的导通-截止从电源线6704向像素电极侧提供电能。此外，对应于其发射亮度根据电流量改变的EL元件的工作，设置了连接到固定电源线6706的用于电流控制的第三TFT；因此，向EL元件6707提供了恒定电流。
EL元件6707具有其中含有机化合物的层(在下文中，称为EL层)插入于一对电极(阳极和阴极)之间的结构。包含在含有机化合物的层中的有机化合物展示出当从激发单重态(荧光)回到基态时的发光或当从激发三重态(磷光)回到基态时的发光中的任一个，或者展示出当从激发单重态(荧光)回到基态时的发光和当从激发三重态(磷光)回到基态时的发光这两者。
低分子有机发光材料、中分子有机发光材料(不升华且具有20个或更少的分子或具有最多10μm长的分子链的有机发光材料)或高分子有机发光材料可用作包含在EL层中的有机化合物。该EL层可用单层来形成，或者可通过层叠具有不同功能的多个层来形成。在层叠多个层的情况下，可适当地组合使用空穴注入层、空穴输运层、发光层、电子注入层、电子输运层、空穴或电子阻挡层。空穴注入层和空穴输运层由具有高空穴迁移率的材料形成，且空穴可从电极注入。这两种功能可被合并以形成一层(空穴注入输运层)。这也适用于电子注入输运层的情况。
图6A和6B示出沿图5A中的线A-B和C-D的横截面图。图7是沿图5A的线E-F的横截面图。示出了其中发光元件908形成于设有第一TFT 6700、第二TFT6701和第三TFT 6702等的衬底900和密封衬底906之间的有源矩阵EL显示面板。图6B和7的横截面图两者都包括第一TFT 6700。第一TFT 6700通过第二TFT 6701连接到像素电极909。绝缘体911(称为堤坝、分隔墙、堤等)设置于像素电极909(阳极)之上，并且发光层903和对置电极904形成于其上；因此，形成了发光元件908。钝化膜905形成于发光元件908之上，并且发光元件908以密封衬底906和密封剂来密封。钝化膜905和密封衬底906之间的间隔以绝缘体912填充。
绝缘体911和912可采用由从氮化硅、氧化硅、氧氮化硅、氮化铝、氮氧化铝、氧氮化铝、氧化铝、金刚石型碳(DLC)和氮化碳膜(CN)中选择的一种或其混合物形成的膜。
作为另一种绝缘材料，可使用从聚酰亚胺、丙烯酸、苯并环丁烯和聚酰胺中选择的一种或多种材料。或者，可使用其中由硅(Si)和氧(O)的键形成的骨架结构并包含至少含氢的有机基(诸如烷基或芳烃)作为取代基的材料。此外，也可使用氟代基作为取代基。或者，氟代基和至少含有氢的有机基可用作取代基。在光从密封衬底906(上发光型)侧发出的情况下，需要透明材料用于绝缘体912。
图5A到7中的每一个仅示出一个像素；然而，可将具有对应于R(红色)、G(绿色)和B(蓝色)的EL元件的像素组合以显示多种颜色。所有的颜色可采用当从激发单重态(荧光)回到基态时产生的发光，或所有的颜色可采用当从激发三重态(磷光)回到基态时产生的发光。或者，发光可被组合为一种颜色可以是荧光(或磷光)而其它两种颜色可以是磷光(或荧光)。磷光可仅用于R，而荧光可用于G和B。例如，可形成具有20nm厚度的酞菁铜(CuPc)膜作为空穴注入层，然后可在其上形成具有70nm厚度的三(8-羟基喹啉)铝配合物(Alq3)膜作为发光层。发光的颜色可通过向Alq3添加诸如喹吖啶酮、苝或DCM1等荧光染料来控制。
钝化膜905可由诸如氮化硅、氧化硅、氮氧化硅、氮化铝、氮氧化铝、氧化铝、金刚石型碳(DLC)或氮化碳等另一种绝缘材料形成。或者，可使用其中由硅(Si)和氧(O)的键形成的骨架结构并包含至少含氢的有机基(诸如烷基或芳烃)作为取代基的材料(通常为基于硅氧烷的聚合物)。此外，也可使用氟代基作为取代基。或者，氟代基和至少包括氢的有机基可用作取代基。
本发明可应用于双发光型发光显示面板(其中光从发光显示面板的相对两侧发出)，或一侧发光显示面板。在光仅从对置电极904(上发光型)侧发出的情况下，像素电极909是对应于阳极的反射导电膜。诸如铂(Pt)或金(Au)等具有高功函数的导电膜用作阳极。因为这些金属是昂贵的，所以可使用其中该金属层叠在诸如铝膜或钨膜等适当的导电膜之上的像素电极，以使铂或金至少暴露在最外表面上。对置电极904是导电薄膜(较佳的是10到50nm)，并且由包含具有低功函数的属于周期表的1族或2族的元素(例如，Al、Mg、Ag、Li、Ca，或诸如MgAg、MgAgAl、MgIn、LiAl、LiFAl、CaF2或Ca3N2等合金)的材料形成以用作阴极。氧化物导电膜(通常为ITO膜)形成并层叠于对置电极904上。在这种情况下，从发光元件发出的光由像素电极909反射并通过对置电极909从密封衬底906发出。
在光仅从像素电极909(下发光型)的一侧发出的情况下，对于对应于阳极的像素电极909使用透明导电膜。透明导电膜可由氧化铟和氧化锡的复合物、氧化铟和氧化锌的复合物、氧化锌、氧化锡或氧化铟来形成。对置电极904较佳的是由Al、Mg、Ag、Li或Ca或诸如MgAg、MgIn或AlLi等合金形成的导电膜(50到200nm的膜厚)。在这种情况下，从发光元件908发出的光通过像素电极909从衬底900侧发出。
在其中光从像素电极909侧和对置电极904侧这两侧发出的双发光型的情况下，对于对应于阳极的像素电极909使用透明导电膜。透明导电膜可以是由ITO、ITSO、IZO、ZnO等形成的膜。对置电极904是导电薄膜(较佳的是10到50nm)以使光能透过其中，并且采用包含具有低功函数的属于周期表的1族或2族的元素(例如，Al、Mg、Ag、Li、Ca、或诸如MgAg、MgAgAl、MgIn、LiAl、LiFAl、CaF2或Ca3N2等合金)的材料以用作阴极。透明氧化物导电膜(通常为ITO膜或ITSO膜)层叠在对置电极904上。在这种情况下，从发光元件908发出的光从衬底900侧和密封衬底906侧这两侧发出。
关于上述的EL显示面板，可根据本发明来制造TFT；因此，可减少步骤数并可降低制造成本。具体地，在形成用于连接第一TFT 6700和第二TFT 6701的接触孔6709时，通过应用本发明可尝试进一步减少步骤数并提高可靠性。在此实施方式中，描述了对液晶显示面板利用反向交错TFT的例子；然而，本发明可类似地应用于使用上栅极TFT或交错TFT的情况。
接着，描述具有下栅极结构的反向交错TFT的制造方法。
如图6A到7所示，在衬底900上形成第一导电层921和第二导电层922的叠层。注意，基底绝缘膜形成于衬底900上。作为基底绝缘膜，较佳地形成诸如氧化硅膜、氮化硅膜或含氮氧化硅膜等绝缘膜。衬底900可以是具有能抵抗此制造步骤中的处理温度的耐热性的塑料衬底。或者，可使用无碱玻璃衬底。此外，在制造反射型液晶显示装置的情况下，可使用诸如单晶硅之类的半导体衬底、诸如不锈钢之类的金属衬底、具有设置在其表面上的绝缘层的陶瓷衬底。
第一导电层921由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)等高熔点金属；或者含有高熔点金属作为主要成分的合金或化合物来形成，以具有30到50nm的厚度。
第二导电层922由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)等高熔点金属；或者含有高熔点金属作为主要成分的合金或化合物来形成，以具有200到600nm的厚度。
此处，第一导电层921和第二导电层922由不同的引线材料形成，以使在后续蚀刻步骤中蚀刻速率互不相同。第一导电层921由氮化钽形成，而第二导电层922由钨膜形成。
然后，在将抗蚀剂膜涂到第二导电层922的整个表面上之后，通过利用类似于上述实施方式中描述的步骤的曝光掩模进行曝光。在此实施方式中，参考上述实施方式的制造步骤，所以省略了其解释。
因此，在衬底101上由第一导电层921和第二导电层922形成栅电极和栅极引线。在此实施方式中，栅电极和栅极引线是通过利用设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的曝光掩模来形成的；因此，在不增加步骤数的情况下形成了具有两层结构的第一导电层921和第二导电层922。
接着，在第一导电层921和第二导电层922上形成用作栅绝缘膜的第一绝缘膜923。用作栅绝缘膜的第一绝缘膜923是通过诸如等离子体CVD或溅射等薄膜形成方法来形成的，以具有含氮化硅、氧化硅或其它硅的绝缘膜的单层或叠层结构。此外，栅绝缘膜较佳地具有氮化硅膜(氧氮化硅膜)、氧化硅膜及氮化硅膜(氧氮化硅膜)的叠层结构。在这一结构中，因为栅电极与氮化硅膜接触，所以防止了由于氧化引起的损坏。
然后，在第一绝缘膜923上形成半导体膜。作为半导体膜，可采用具有从非晶半导体、微晶半导体和结晶半导体中选择的任一状态的膜。在任一情况下，主要成分是硅、硅锗(SiGe)等，且其膜厚较佳的是10到100nm，更佳的是20到60nm。
结晶半导体膜可通过用加热或激光照射使非晶半导体膜或微晶半导体结晶来形成。或者，可直接形成结晶半导体膜。
此外，结晶半导体膜可通过将诸如钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、锆(Zr)、钽(Ta)、钒(V)、铌(Nb)、铬(Cr)、铂(Pt)、钯(Pd)等金属催化剂添加到非晶半导体膜中并加热来形成。注意，在通过此方法形成结晶半导体膜时，在后续步骤中较佳地去除金属催化剂。作为去除催化剂的方法，给出一种其中将杂质(具体地为氩、磷或稀有气体)添加到一部分结晶半导体膜中并加热以使催化剂元素移至添加了杂质的区域的方法。或者，给出一种其中将含上述杂质的半导体膜形成于结晶半导体膜上并加热以使催化剂元素移至含上述杂质的半导体膜中的方法。
此处，用作第一半导体区924的半导体膜是利用非晶半导体膜形成的，这适用于批量生产线。利用非晶半导体膜，可采用通常存在的生产线，这引起设备成本的降低。
接着，在用作第一半导体区924的半导体膜上形成用作第二绝缘膜926的绝缘膜，然后，在用作第二绝缘膜926的绝缘膜上形成掩模(未示出)。此处，采用由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)、氧氮化硅(SiNxOy)(x＞y)等中的任一种形成的单层绝缘膜。此外，可采用其中适当地组合了绝缘膜的叠层。掩模可通过微滴排放或通过使用直接写入激光束平板印刷系统等来形成。
然后，利用掩模蚀刻绝缘膜以形成第二绝缘膜926。第二绝缘膜926用作沟道保护层。
然后，在用作第一半导体区924的半导体膜和第二绝缘膜926上形成用作第二半导体区925的半导体膜。用作第二半导体区925的半导体膜是利用导电非晶半导体或导电微晶半导体形成的。当形成n-沟道TFT时，添加了属于15族的元素，通常是磷或砷。此外，当形成p-沟道TFT时，添加了属于13族的元素，通常是硼。第二半导体膜是通过等离子体CVD以含添加了诸如硼、磷或砷等属于13族或15族的元素的硅的气体形成的。
然后，去除形成于用作第二半导体区925的半导体膜之上的氧化膜，然后，用激光部分地照射用作第二半导体区925的半导体膜。此处，使用了从直接写入激光束平板印刷系统发射的激光。结果，形成了绝缘膜(未示出)。此处，半导体膜通过激光的能量部分地氧化，且形成氧化硅膜作为绝缘层。此外，半导体膜未完全熔化并保持为非晶半导体或微晶半导体。
然后，利用绝缘层作为掩模来蚀刻用作第二半导体区925的半导体膜。此外，利用绝缘层蚀刻用作第一半导体区924的半导体膜以形成第一半导体区924。然后，去除绝缘层。
然后，在用作第二半导体区925的半导体膜上用导电材料形成用作源电极或漏电极的第三导电层927(包括像素电极909)。第三导电层927可由银(Ag)、铝(Al)、金(Au)或铜(Cu)或其合金等通过诸如溅射等已知的方法适当地形成。此处，用作第三导电层927的导电层是通过选择性地喷射其中分散了几nm的银颗粒的银浆溶液，然后烘焙该浆液来形成的。
然后，将光敏材料(未示出)喷射或涂在用作第三导电层927的导电层上，然后烘干。光敏材料是对紫外光到红外光敏感的材料、负光敏材料或正光敏材料。
作为光敏材料，可使用诸如环氧树脂、酚树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺甲醛树脂或聚氨酯树脂等光敏树脂材料。此外，可使用诸如苯并环丁烯、聚对二甲苯基、聚酰亚胺等有机光敏材料。作为典型的正光敏材料，可给出含酚醛清漆树脂和作为光敏剂的萘并醌二叠氮(naphthoquinonediazide)化合物的光敏材料。作为典型的负光敏材料，可给出基础树脂、含二苯基硅烷二醇(diphenylsilanediol)、产酸剂等光敏材料。在此实施方式中，采用负光敏材料。
然后，通过用直接写入激光束平板印刷系统向光敏材料发射激光、将光敏材料曝光、并对光敏材料显影来形成掩模(未示出)。
然后，蚀刻用作第三导电层的导电层以形成用作源电极和漏电极以及像素电极909的第三导电层927。掩模还用于蚀刻用作第二半导体区925的半导体膜，使得形成用作源极区和漏极区的第二半导体区925。通过该步骤，曝露了第二绝缘膜926。
虽然在此实施方式中形成了沟道保护TFT，但也可形成沟道蚀刻TFT。在后一情况下，蚀刻用作第二半导体区925的半导体膜的曝露区并且分离半导体膜以形成用作源极区和漏极区的第二半导体区925。在此步骤中，部分地蚀刻了第一半导体区924。
钝化膜928较佳地形成于第三导电层927和第二半导体区925上。钝化膜928可由诸如氮化硅、氧化硅、氧氮化硅、氮氧化硅、氮氧化铝、氧化铝、金刚石型碳(DLC)或氮化碳(CN)等绝缘材料，通过诸如等离子体CVD或溅射等薄膜形成方法来形成。
通过上述步骤，可形成沟道保护TFT。此外，根据本发明，可形成具有高可靠性的高度集成半导体装置。
此实施方式可与实施方式1到4自由组合。
实施方式7
在此实施方式中，参考图8描述了用于实施方式5的液晶显示装置和实施方式6的发光器件的显示面板。
对于图8所示的模块，包括驱动电路的驱动IC通过COG(玻璃上芯片)设置在像素部分501的周围。不必说，驱动IC可通过TAB(载带自动键合)安装。
衬底501用对置衬底503和密封剂502来固定。像素部分501可如实施方式5中所示具有液晶作为显示介质，或者如实施方式6所示具有EL元件作为显示介质。驱动IC 505a和505b及驱动IC 507a、507b和507c可各自具有由单晶半导体或多晶半导体形成的集成电路。通过FPC 506a和506b或FPC 504a、504b和504c将信号或电能供给驱动IC 505a和505b及驱动IC 507a、507b和507c。
如上所述，用于实现本发明的此实施方式可采用实施方式1到6中的任一个的制造方法或结构。
实施方式8
作为利用实施方式7的模块的电子设备的例子，可制造图9A到9C所示的电视接收器、便携书(电子书)、蜂窝电话。
对于图9A所示的电视接收器，具有液晶或EL元件的的显示模块2002包含于机箱2001中。包括经由调制解调器2004的普通电视广播的接收的单向(发射器到接收器)或双向(发射器至/自接收器，或接收器至/自接收器)信息通信可利用接收器2005通过有线或无线地连接到通信网络来进行。电视接收器可通过利用包含在外壳中的开关或与外壳分离的遥控器2006来操作。遥控器2006也可设有其上显示将输出的信息的显示部分2007。
在电视接收器中，除主屏幕2003外还可设置包含第二显示模块的子屏幕2008以显示频道或音量。在这一结构中，主屏幕2003可由具有宽视角的EL显示模块形成，而子屏幕可由以低功耗显示图像的液晶显示模块形成。或者，在优先考虑低功耗的情况下，主屏幕2003可由液晶显示模块形成，而子屏幕可由EL显示模块形成，且子屏幕具有闪烁功能。
图9B示出包括主体2101、显示部分2102和2103、记录介质2104、操作开关2105、天线2106等的便携书(电子书)。
图9C示出包括显示面板2201和操作面板2202的蜂窝电话。显示面板2201和操作面板2202在接合处2203互相连接。对于接合处2203，显示面板2201中的显示部分2204的正面和操作面板2202中的操作键2206的正面之间的角度θ可任意地改变。此外，还包括语音输出部分2205、操作键2206、电源开关2207、声音输入部分2208和天线2009。
在任一例子中，高度可靠的电视接收器、便携书和蜂窝电话可在不增加步骤数的情况下通过本发明以高成品率制造。
在上述的实施方式中，主要描述了本发明对于显示器的应用；然而，本发明可应用于其它领域中的其它装置。例如，当本发明应用于在LSI的工艺中形成引线重叠部分或形成接触引线时，可在不增加步骤数的情况下制造高度可靠的LSI。
如上所述，通过实现本发明，即，通过利用实施方式1到7中的制造方法或结构中的任一个，可完成各种电子装置。
本发明的结构，即，本发明具有其中引线相交(重叠部分)，其中下引线具有两层结构且其第一层宽于形成于其上的第二层的一部分。因此减缓了陡直的阶梯并能提高沉积在其上的层间绝缘体的阶梯覆盖率。
如各实施方式中所述，能用于防止引线断裂或接触引线的不良连接的本发明可应用于诸如上栅极TFT或反向交错TFT等各种类型的半导体元件的制造方法。此外，本发明可应用于制造利用半导体元件的有源矩阵衬底、利用衬底的液晶显示装置、EL显示装置的显示器等，另外还可应用于LSI领域且应用范围广泛。
本申请基于2005年10月18日向日本专利局提交的日本专利申请第2005-303674号，该申请的全部内容通过引用结合于此。

Claims (10)

1.一种显示装置，包括：
形成在衬底上的栅极引线，所述栅极引线包括第一导电膜和形成在所述第一导电膜上的第二导电膜；
在所述栅极引线上的绝缘膜；
形成在所述绝缘膜上并与所述栅极引线相交的源极引线，所述绝缘膜插入在所述源极引线和所述栅极引线之间；和
形成在所述衬底上的薄膜晶体管，所述薄膜晶体管包括电连接于所述栅极引线的栅电极和电连接于所述源极引线的源极；和
像素电极，电连接于所述薄膜晶体管的漏极，
其中，在所述栅极引线和所述源极引线的相交部分以及该相交部分的附近，所述第一导电膜延伸越过所述第二导电膜的侧边缘。
2.如权利要求1所述的显示装置，其特征在于，所述栅极引线的宽度和所述源极引线的宽度在除所述相交部分以及该相交部分附近以外的区域中是相同的。
3.如权利要求1所述的显示装置，其特征在于，所述第一导电膜的宽度和所述第二导电膜的宽度之差在除所述相交部分以及该相交部分附近以外的区域中与所述相交部分及该相交部分附近中两者的宽度差相比较小。
4.如权利要求1所述的显示装置，其特征在于，所述栅极引线的侧面和所述源极引线的侧面是锥形的。
5.如权利要求1所述的显示装置，其特征在于，所述栅极引线的侧面和衬底表面之间的角度小于所述源极引线的侧面和所述衬底表面之间的角度。
6.一种制造显示装置的方法，包括：
在绝缘表面上形成第一导电膜；
在所述第一导电膜上并与所述第一导电膜相接触地形成第二导电膜；
利用各自设有具有光强减小功能的图案的光掩模或光罩在所述第二导电膜上形成第一掩模和第二掩模，所述图案包括衍射光栅图案或半透明膜，其中所述第一掩模局部较薄；
通过用所述第一掩模和所述第二掩模蚀刻所述第一导电膜和所述第二导电膜来形成栅极引线；
形成覆盖所述栅极引线的绝缘膜；以及
在所述绝缘膜上形成源极引线以与所述栅极引线相交，
其中，所述源极引线在所述第一导电膜宽于所述第二导电膜的部分中与所述第一导电膜重叠，且
其中，所述源极引线和栅极引线相互电绝缘。
7.如权利要求6所述的制造显示装置的方法，其特征在于，所述第二掩模用于蚀刻以使所述栅极引线和所述源极引线的宽度相同。
8.如权利要求6所述的制造显示装置的方法，其特征在于，
所述栅极引线、所述源极引线和一半导体元件形成于一个衬底上，
所述半导体元件具有半导体层、栅绝缘膜和栅电极，
所述栅电极由第一栅电极和第二栅电极形成，所述第二栅电极形成于所述第一栅电极上并与所述第一栅电极相接触，
所述第一栅电极由与所述第一导电膜相同的材料且通过与其相同的步骤形成，以及
所述第二栅电极由与所述第二导电膜相同的材料且通过与其相同的步骤形成。
9.如权利要求6所述的制造显示装置的方法，其特征在于，所述第一导电膜和所述第二导电膜的侧面形成锥形。
10.如权利要求6所述的制造显示装置的方法，其特征在于，所述第一掩模是利用所述光掩模形成的，以在垂直于所述绝缘表面的方向上的横截面中具有至少一个180°或更大的内角。
CN2010102317681A 2005-10-18 2006-10-17 半导体装置及其制造方法 Active CN101950740B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005303674 2005-10-18
JP2005-303674 2005-10-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006101374229A Division CN1983586B (zh) 2005-10-18 2006-10-17 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101950740A true CN101950740A (zh) 2011-01-19
CN101950740B CN101950740B (zh) 2012-09-05

Family

ID=38051695

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006101374229A Active CN1983586B (zh) 2005-10-18 2006-10-17 半导体装置及其制造方法
CN2010102317681A Active CN101950740B (zh) 2005-10-18 2006-10-17 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2006101374229A Active CN1983586B (zh) 2005-10-18 2006-10-17 半导体装置及其制造方法

Country Status (3)

Country Link
US (4) US7601566B2 (zh)
CN (2) CN1983586B (zh)
TW (2) TWI407220B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107878028A (zh) * 2016-09-30 2018-04-06 精工爱普生株式会社 Mems 装置、液体喷射头、液体喷射装置及 mems 装置的制造方法
CN107978611A (zh) * 2017-11-30 2018-05-01 昆山工研院新型平板显示技术中心有限公司 阵列基板及其制备方法及显示屏
CN111919083A (zh) * 2018-04-05 2020-11-10 美蓓亚三美株式会社 应变片及其制造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847586B2 (en) * 2007-08-20 2010-12-07 Northern Lights Semiconductor Corp. Integrate circuit chip with magnetic devices
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101889287B1 (ko) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR100959106B1 (ko) 2008-11-05 2010-05-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI626731B (zh) 2009-08-07 2018-06-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8500766B2 (en) * 2009-12-18 2013-08-06 Colgate-Palmolive Company Oral care implement multiple soft tissue cleaner components
JP2011248347A (ja) 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd フォトマスク
US8766361B2 (en) * 2010-12-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101844953B1 (ko) 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5794994B2 (ja) * 2011-12-15 2015-10-14 株式会社Ｊｏｌｅｄ デバイスの製造方法、および有機ｅｌデバイス
EP2612918A1 (en) 2012-01-06 2013-07-10 BASF Plant Science Company GmbH In planta recombination
KR20140101603A (ko) * 2013-02-12 2014-08-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI600129B (zh) 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
CN103345118A (zh) 2013-07-05 2013-10-09 深圳市华星光电技术有限公司 光罩、玻璃基板及其制造方法
US9236342B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
US10377349B2 (en) * 2014-07-17 2019-08-13 Valeo Systèmes d'Essuyage Streamlined flat windscreen wiper
US10678137B2 (en) * 2014-09-22 2020-06-09 Intel Corporation Multi-pass patterning using nonreflecting radiation lithography on an underlying grating
US9634245B2 (en) * 2015-01-09 2017-04-25 Micron Technology, Inc. Structures incorporating and methods of forming metal lines including carbon
CN104658974A (zh) * 2015-03-12 2015-05-27 京东方科技集团股份有限公司 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法
US11075231B2 (en) * 2015-04-30 2021-07-27 Samsung Display Co., Ltd. Display apparatus having a stepped part
CN106773554B (zh) * 2017-03-13 2018-08-14 武汉华星光电技术有限公司 光罩结构及coa型阵列基板
CN108803232A (zh) * 2018-05-31 2018-11-13 云谷（固安）科技有限公司 曝光光罩及其制作方法、光阻材料图形化方法及蚀刻方法
US11320738B2 (en) * 2018-06-27 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and material for manufacturing semiconductor devices
US10761388B2 (en) * 2018-10-22 2020-09-01 HKC Corporation Limited Display panel and display
CN109491102B (zh) * 2019-01-09 2020-10-16 中国科学院光电技术研究所 一种大口径薄膜衍射透镜光刻胶微结构的制备方法及工装
CN112435629B (zh) * 2020-11-24 2023-04-18 京东方科技集团股份有限公司 一种显示基板、显示装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968952A (ja) 1982-10-13 1984-04-19 Sanyo Electric Co Ltd 配線形成方法
JPH01205596A (ja) 1988-02-12 1989-08-17 Hitachi Ltd 薄膜配線マトリツクス基板
JPH02156624A (ja) 1988-12-09 1990-06-15 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03104190A (ja) * 1989-09-18 1991-05-01 Toshiba Corp 多層配線板およびその製造方法
JP3271272B2 (ja) * 1991-11-12 2002-04-02 日本電気株式会社 半導体装置の製造方法
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
JP4363684B2 (ja) * 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2000151523A (ja) 1998-11-05 2000-05-30 Nippon Telegr & Teleph Corp <Ntt> ヘリカル型波長多重リング網
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2001185616A (ja) 1999-12-24 2001-07-06 Seiko Epson Corp 半導体装置及びその製造方法
JP2001201756A (ja) 2000-01-19 2001-07-27 Sakae Tanaka 液晶表示装置の製造方法と製造装置
JP2001242483A (ja) * 2000-02-25 2001-09-07 Hitachi Ltd 液晶表示装置及びその配線構造
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
JP4954401B2 (ja) 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US20070012225A1 (en) * 2000-08-24 2007-01-18 Moore Roy E Jr Pallet having crowned cross rail
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4401641B2 (ja) 2001-11-07 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003203973A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2003223119A (ja) 2002-01-30 2003-08-08 Toshiba Corp 表示装置およびその製造方法
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
KR100595454B1 (ko) * 2003-12-23 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7374983B2 (en) * 2004-04-08 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5046565B2 (ja) 2005-06-10 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7737442B2 (en) * 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5137342B2 (ja) 2005-06-30 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7807516B2 (en) * 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI260774B (en) * 2005-07-19 2006-08-21 Quanta Display Inc Method for manufacturing liquid crystal display substrates
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US7875483B2 (en) * 2005-08-10 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microelectromechanical system
US7524593B2 (en) * 2005-08-12 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Exposure mask
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8692455B2 (en) * 2007-12-18 2014-04-08 Sony Corporation Display device and method for production thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107878028A (zh) * 2016-09-30 2018-04-06 精工爱普生株式会社 Mems 装置、液体喷射头、液体喷射装置及 mems 装置的制造方法
CN107878028B (zh) * 2016-09-30 2020-10-30 精工爱普生株式会社 Mems装置、液体喷射头、液体喷射装置及mems装置的制造方法
CN107978611A (zh) * 2017-11-30 2018-05-01 昆山工研院新型平板显示技术中心有限公司 阵列基板及其制备方法及显示屏
CN107978611B (zh) * 2017-11-30 2020-05-15 昆山工研院新型平板显示技术中心有限公司 阵列基板及其制备方法及显示屏
CN111919083A (zh) * 2018-04-05 2020-11-10 美蓓亚三美株式会社 应变片及其制造方法
CN111919083B (zh) * 2018-04-05 2023-08-22 美蓓亚三美株式会社 应变片及其制造方法

Also Published As

Publication number Publication date
US9991290B2 (en) 2018-06-05
US8804060B2 (en) 2014-08-12
US20170148827A1 (en) 2017-05-25
US9576986B2 (en) 2017-02-21
CN1983586A (zh) 2007-06-20
TW200732800A (en) 2007-09-01
US20100025768A1 (en) 2010-02-04
TWI407220B (zh) 2013-09-01
US7601566B2 (en) 2009-10-13
US20070087616A1 (en) 2007-04-19
US20140332867A1 (en) 2014-11-13
CN101950740B (zh) 2012-09-05
TWI509333B (zh) 2015-11-21
TW201341920A (zh) 2013-10-16
CN1983586B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
CN1983586B (zh) 半导体装置及其制造方法
TWI286338B (en) Semiconductor device and manufacturing method thereof
CN1312730C (zh) 激光装置、激光辐射方法及半导体器件及其制造方法
CN101271827B (zh) 用于制造半导体器件的方法
CN1331189C (zh) 半导体器件及其制造方法
CN1912739B (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN101335304B (zh) 半导体器件及其制造方法
JP5416881B2 (ja) 半導体装置の作製方法
CN1953198A (zh) 半导体装置及其制造方法
CN101350331A (zh) 显示装置的制造方法
CN101527320A (zh) 半导体装置
US8422207B2 (en) Al alloy film for display device, display device, and sputtering target
CN101355037A (zh) 显示装置及其制造方法
CN1842745B (zh) 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法
CN106024811B (zh) 显示基板及其制作方法、显示器件
US9406785B2 (en) Thin film transistor and method of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant