JPH01205596A - 薄膜配線マトリツクス基板 - Google Patents

薄膜配線マトリツクス基板

Info

Publication number
JPH01205596A
JPH01205596A JP3046788A JP3046788A JPH01205596A JP H01205596 A JPH01205596 A JP H01205596A JP 3046788 A JP3046788 A JP 3046788A JP 3046788 A JP3046788 A JP 3046788A JP H01205596 A JPH01205596 A JP H01205596A
Authority
JP
Japan
Prior art keywords
film
wiring
substrate
thin film
substrate side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3046788A
Other languages
English (en)
Inventor
Hide Kobayashi
秀 小林
Akihiro Kenmochi
釼持 秋広
Eiji Matsuzaki
永二 松崎
Yoshifumi Yoritomi
頼富 美文
Toshiyuki Koshimo
敏之 小下
Mitsuo Nakatani
中谷 光雄
Akira Sasano
笹野 晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3046788A priority Critical patent/JPH01205596A/ja
Publication of JPH01205596A publication Critical patent/JPH01205596A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜配線マl−リツクス基板、特に、7W膜
技術により製作される簿膜配線を基板の4−て用いる所
謂マイクロエレク1へロニクス製品の薄膜配線マトリッ
クス基板に関するものである。
〔従来の技術〕
ICなとのマイタロエレク1−ロニクス製品では、回路
の高密度化を実現するためにr cチプ内の配線を何層
にも重ねて形成する。また、最近性1−1を浴びている
平面デイスジ1ノイでは、その画)+、を発光させるた
めに、または液晶デイスプレでは、その画素に対応した
液晶を駆動するために、X頓とYIIIllIとに電極
を配置しこれら2つの電極により同時に駆動された時に
初めてその画素か点灯する、71−リクス方式の駆動方
法か一般に用いられている。このような電子式デイスプ
レィについては、例えは、電子材料、1982年2月号
等に解説がなされている。
このような配線は、一般に平らな基板−1Lに平面的に
形成されるので、同一基板−1−に上述のような2つの
種類のfi号配線系か形成されろ場合には、これら2種
類の配線は絶、碌膜をはさんでお互に交差する。
第4図は、このような配線の交差部の断面構造を示した
もので、]は基板、2は基板1−」二に紙面に垂直なん
向に走っている配線膜、3は絶縁膜4を介して、配線膜
2の上を乗り越えて走っている配線膜である。(なお、
明細書中の各回において、同一部分には同一符号が付し
である)。そして、11す膜配線の例では、普通、配線
膜2,3はそれぞれ]、 /2 mの厚さであり、絶縁
膜4も1μmの厚さである。これらの膜の形成には種々
の方法があるか、配線膜2,3は金属で、スパッタリン
グ法により膜形成を行うのが一般的であり、絶縁膜4に
は、例えは、プラズマCVDによるSiN膜などが用い
られる。
〔発明か解決しようとする課題〕
しかし、第4図に示すように、絶縁膜4を配線11莫2
の」−から形成すると、配線膜2の段差部分のために、
程度の多少はあるが配線膜2と基板」−とで形成するコ
ーナ部分に対応した切れ込み5が発生してしまう。この
ような形状を一般にはオーバハングと呼んでいる。配線
膜3は更に絶縁膜4のオーバハングのうえから形成する
ので、配線膜3のオーバハングは更に強調された形とな
り、製造条件が適当でない場合には配線膜3の切れ込み
5の部分で、ついには断線による不良が発生してしまう
。断線が発生してしまわないまでも製品としての信頼性
が大きく低−ドしてしまう。配線膜の段差部分における
断線不良については特にIC製造剤術においてその研究
が盛んであり、例えは、ヂエイ・リアン、デー・ドオウ
ス、エル・バーン。
エム・ルシアノ(J 、 Ryan、 Ill、 1)
ouse、 L。
I−Jahn、 M、 L、ucjano)による″蒸
着アルミニウム基板薄膜におけるトポロジーに関連する
欠陥の形成に及ぼす温度の影響について(TheEff
ect ofTemperature on Topo
l、ogy Re]、ated DeffectFor
mation in Evaporated Alum
jnum Ba5ed Th]nFi]、ms)、金属
のコーティングに関する1985年のインターナショナ
ル・コンファレンスのプロシイデングス(Procee
djngo of ] 985Tnternation
 al、 Conference on meta]]
urHjcalCoatj、Bs) 、ロス・アンジエ
ルス(1、os Ange]es)に開示されている。
上述の課題を解決するために種々の方法が試みられてい
るが、第5図はその一つで、絶縁膜4′を回転塗布でき
る有機物で形成する場合の断面構造を示したもので、形
状的な問題点は解決されているが、機械的強度が不足し
ていることが、吸湿性か高いために配線の腐食がおきや
すく、いまだ種々の問題点を抱えている。例えば、ポリ
イミドを絶縁膜に用いた多層配線については、例えば、
ティ・ニシダ、ケー・ムカイ、ティ・イナバ、ティ・力
1−オ、イー・テズカ、ニス・ホリイ(T、Njshj
da+に、Mukaj−、T、Ina)+a、 ’I’
、Kato、  1.Tezuka。
N 、 Horie) 、  ”ポリイミド多層配線L
SIの耐湿性について、(Mo、i、5ture Re
5ist;ance ofPolyj、mjde  M
ultj、]、evel  工nterconnect
  LSI5)”、 第23回信頼性物理プロシイデン
グ(23rd annualProceed」、ng、
S of  1leJj、abil−ity  r’h
ysj、cs)   1 9 8 5に開示されている
薄膜トランジスタを使った表示基板では、−・般にこれ
ら二つの配線膜の間の絶縁膜は、薄膜トランジスタのケ
ート絶縁膜をそのまま用いる構成となっていることが多
い。ケー1へ絶縁膜には薄くてまた絶縁耐圧か高い材料
がhランシスタ性能の点から用いられる。このため有機
絶縁膜は表示基板には用いることができない。
以−1−述べたように表示基板においては多Rり配線技
術が盛んで開発されているか、配線相互の交差部に於る
段切れの問題は依然として重要な課題となっている。
無機物を使った層間絶縁膜の平坦化の方法には石英(S
]02)のバイアススパッタ法かある。この方法はスパ
ッタリングによりながら石英を基板」二に堆積しながら
、同時に基板側にも高周波電圧を印加し基板側に堆積し
た石英をスパッタリングによりその何分の−かを取り除
くというものである。この方法によれば突起部等か優先
的にスパッタリンクを受けるために、殆と平坦化された
石英の膜を形成できる。この方法についても多くの発表
がなされており、例えは、エイ・t1タツ、アイ・l−
ラブキン、アール・マシウ(A、Mumtaz、  T
Drapkjn、 R,Mathew)による″走査台
上の無線周波数でバイヤスされた石英板への無線周波数
マグネI〜ロンによるスパッタリング(Radi。
Frequency MaI!1neLron 5pu
tterj、ngof Radi。
Frequ(!ncy B]aSOd Quartz 
on a ScanningPallel;)” 、ジ
ャーナル・オブ・バキューム・サイエンス・アン1〜・
チクノロシイ(Journal、 ofVacuum 
5cience and Technology)、ハ
2(2)。
Apr」1−Juncl、984.、 pp237−)
などがある。しかしなからこの方法では、膜の堆積速度
が非常に低く (100〜200人/分)生産性の点で
大きな問題点を持つ。また基板側でのスパッタリングの
ため、基板の温度1−昇が著しく安価なガラス基板を使
用することができない欠点がある。
また従来技術のもう一つの課題は断線である。
すなわち、長く配線導体を引き回せは、いかに清浄な環
境のなかで生産したとしても配線膜にはなんらかの確率
で欠陥を生ずることとなる。とくに例えは、平面デイス
ブIノイのように1枚の基板全体か1つのデバイスであ
るなどという場合には、たった1つの欠陥であっても、
良品は得ることができない。このために、配線膜を縦方
向に2重にして断線に対して冗長性を持たさせることが
できる。第6図はこのような配線膜の構造を示したもの
で、この配線膜のより基板側にある配線膜2′について
のみ2重の積層化をしである。従って、なんらかの理由
で、配線膜2′を構成する第11曽目の金属膜2’  
aに断線6かあっても、第2層1−1の金属膜2’bか
その」二からかぶさるので、断線とはならない。しかし
ながら、このために第7し1の断面構造に示す如く、配
線の厚みか過大となり、前述したごとく配線交差部にお
ける段切れの問題が発生する。もちろん配線膜2′を構
成する積層膜のそれぞれの膜厚を薄くすることもできる
が、デバイスの性能−f: 1000人内外の薄い膜を
対象にしている場合には、層膜の厚さを数100Å以下
にすることは、簿膜効果によって、配線抵抗が−1−昇
する不利があって、好ましくない。
本発明は、層膜導体配線の交差部での信頼性の向上を1
」的とするものである。
〔課題を解決するための手段〕
」1記の課題を解決するためにとられた発明の主なるも
の構成は、一つば、基板上に形成された薄1模状の複動
の配線導体が層間絶縁1僅を介し−C交差するようにな
っている’A’f膜配線71−リツクスを有し、前記配
線導体の少なくとも前記基板側に形成される配線導体か
2種類以1−の互いに異なる膜より形成される積層膜よ
りなる薄膜配線マI・リツクス基板において、i「記載
板側に形成される積層膜のうち、より該基板側から遠い
膜よりなる配線パターンの幅が、より前記基板側に近い
膜よりなる配線パターンの幅よりも狭くなっていること
を特徴とするものであり、他の一つは、さらに、前記基
板側に位置する配線導体の膜厚か、前記交差する部分に
おいては該配線導体の他の部分に比して小さくなってい
ることを特徴とするものである。
すなわち、例えば、積層金属膜が第1層と第ン層とから
なる場合は、下側にくる積層された配線の幅を、第1層
の配線パターンの幅か第2層の配線のパターンの幅より
広くとり、上側にくる配線の一度に乗り越えなければな
らない段差の高さを下側配線の全体の厚さではなく、第
1層、第2層それぞれの高さにする。なお、このときこ
のような下側にくる配線を形成するためには第」層と第
2層の金属膜がお互いのエツチング剤に侵されないもの
を選択する。
〔作用〕
本発明では、例えば、積層金属膜が第1層と第2層とか
らなる場合、ド側配線の第1層のパターン幅を同第2層
のそれよりも大きくすることにより、■−側配線が経験
する段差の高さが1層ずっとなるので段差部の配線の乗
り越えに起因する断線不良はなくなる。また、このよう
な配線パターンは第1層と第2層の金属膜がお互いのエ
ツチング剤に侵されないことにより、形成される。
〔実施例〕
以下、実施例について説明する。
第1−図は一実施例の斜視図で、7は積層金属膜よりな
る下側配線膜で、下層に配線されるCr(クロ11)膜
7aと」二層に配線されるAQ  (アルミニラl、)
膜7bとからなり、8はI−測量線膜て、下側配線膜7
と1・、測量線膜8とは、例えば、プラズマ(、: V
 I)法により形成される5iaN5(窒化硅素)1僕
、I n S n○2 (インジウムネサ)膜よりなる
40関絶縁膜9を介して交差L7ている。
ト側配線膜7を構成するCr膜7aのパターン幅はその
−1−に形成されるAQ膜71〕のパターンに比しその
パターン幅が大きくとってあり、Cr膜7ε)とA、 
Q膜71)の厚さを1000人で、aQ膜71)のパタ
ーン幅かCI・膜7aのパターン幅の2倍の場合、Rり
間絶縁物9か経験する段差の高さは高々1. OO0人
となる。
第2図は下側配線11簗7の形成方法の説明図で、最初
、同図い)に示す如く、基板1の上に第1層目としてC
r膜7axを形成する。次いで、同図(1))に示ず如
く、フ第1〜レジスIヘパターン10を形成し、Cr・
膜7axをエツチングし、同図(c)に示す如く、C,
・パターンを構成するCr・膜? aを得る。同図(d
)に示す如く、フ第1・レジス1−パターン10を除去
したCr・膜7aの−1−から、同図(e)に示す如く
、第2層し1(上層の配線を構成する)AQ膜7bxを
形成した後、フオl−+ノジス1へパターン1]を形成
し、AQ膜71)Xをエツチングして、同図(f)に示
す如く、へ〇パターンを構成するΔQ膜71)を11)
る9、 第33図は、1;測量線膜7の他の形成力法の説明図で
、先ず同図(a)に示す如く、基板1のトに第」層目(
下層の配線膜を構成する)のCr膜721Xと第2層目
(上層の配線膜を構成する)のAQ膜7bxを形成する
。次いてフオトレジスI−パターンを形成しA Q、膜
7bxをエツチングし、同図(b)に示す如く、AQ膜
パターン構成するAQ膜7bを得る。次いで、Cr膜7
axとA QIIX ’y b上にフ第1〜レジスl−
パターンを形成し、Cr膜7axをエツチングして同図
(c)に示す如く、Crパターンを構成するC r膜7
aをC1で、2層重ね膜パターンを得る。
この方法は第2層[]の金属膜に、例えば、AQ、合金
膜を用いるときなどに有用である。2層重ね膜構造は配
線構造体の断線に対する冗長性を付−りするl」的をも
っているが、同時にこの配線の低抵粒化を行うこともて
きる。すなわち、例えは、第2 J・%i +−,+に
A[l又+i、A(1合金膜を用いることにより、配線
全体の抵抗佃を大幅に低減することかできる。
この際、例えは、AQ膜か1らヒロックスと呼はれる突
起状の成長か起こるのを防雨するために、銅やチタンな
どのAQとは原子半径か異なる物質を微−j「:゛添加
することがよく行ねオしろ1、このようなAQ金合金翫
(式のエツチングによりパターニングをすると添加物が
A、 fl、のエツチング剤に溶解せずに基板十に残さ
として残るので、通常はこのような残さをフッ素系のカ
スをエツチング剤としたドライエツチングにより、除去
する。この場合、IZ地かカラスであるとこの]−ライ
エツチングによってカラスかエツチングされ、」、(板
に損傷を与えることがある。第3図に示したプロセスて
は第1層の金属膜かあるので、1〜ライエツチングによ
って」、(扱に損イak与えることがない。
第73図に示したプロセスを実施するためには、第1層
IIと第2 Vi Ifの金属膜のエツチング剤がおh
゛いに他に1容解させるものであってはならない。
例えは、第3図の(b)で示す段階で第1層[1の金属
膜をエツチングする際にもしも)第1・レシス1へ1コ
欠陥かあると第1層1ヨlの金属IBX 7 a Xは
第2層目の金属III 71)xのエツチング剤に曝さ
4[、ることになる。もし第2層1」の金属膜7 b 
xのエツチング剤か第1−層目の金属膜7axを溶解す
るものであれは、この欠陥によ−)て第2層1−1およ
び第1層目」の両方の金属膜か溶解し2重重ね膜として
の冗長性かないことになるからである。
以上の如く、実施例の薄膜配線71へりツクス基板にお
いては、お互いに交差する配線の段差部分での段切才し
を低減することかてぎる。
ここで、本発明の効果を従来技術の場合と対比する。測
定した薄膜配線71−ワックス基板は、膜厚300n 
l’nのA Qよりなる上側配線l漠と、膜厚150 
n m 、配線パターンの幅20 μmのc r・より
なる第1層配線膜及び膜厚150 n m 、配線パタ
ーンの幅15μmのAQよりなる第2層配線膜よりなる
合、11膜厚;−30Q n IYIのド測量線l模と
1模厚300 n mの層間絶縁膜からなっており、従
来技術に係る例では下側配線の単層膜の厚みは300I
I mで、配線幅は20μmである。このような薄膜配
線71−ワックス基板を用いて、それぞれ従来技術と本
発明に係オ)ろ技術により形成された段差部を持つ上側
配線の不良本数を比較すると、従来技術では、第2層配
線1模厚が200 n m以−Lにならないと、断線不
良がゼロとならぬのに対し、本発明に係わる技術によれ
ば、50nm以−Hにおいて断線不良がゼロとなる。こ
の実験結果は本発明に係わる技術によれは段差部分の高
さが低いために膜厚か小さいどきであっても、]分な段
差の被I’11.かi’+]’能であることを示してい
る。
従って、薄膜導体配線の交差部において、上側にくる配
線か越えなけれはならない下側にある配線によって形成
される段差の高さか過大とならないようにし、同11、
♂に下側にくる配線の信頼性を損ねないようにすること
かてぎ、薄膜技術により製作される基膜配線を基板の」
二で用いる所謂マイクロエレク1へロニクス製品、特に
高い信頼性を有する薄膜配線に持つ平面型デイスプレィ
の実現を可能にするものである。
〔発明の効果〕
本発明は、薄膜導体配線の交差部での信頼性の1γ1ト
ヒを可能とするもので、産業上の効果の犬なるものであ
る。
【図面の簡単な説明】
第1図は本発明の薄膜配線マI・ワックス基板の−・実
施例の斜視図、第2図は第1図の実施例の1へ細配線l
嘆の形成二[程を示す断面図、第3図は第2図と異なる
下側配線膜の形成工程を示す断面図、第4図、第5図及
び第7図は従来のそれぞ才し異なる薄膜配線マトリック
ス基板の配線膜の交差部の断面図、第6図は従来の薄膜
配線71ヘリツクス基板の配線の断面図である。 1 基板、7・下側配線膜、7 a −(下側配線膜の
)第1層目の配線膜、71〕・ (1〜側配線膜の)第
2層目の配線膜、7 上側配線膜、9 層間絶縁膜。

Claims (8)

    【特許請求の範囲】
  1. 1.基板上に形成された薄膜状の複数の配線導体が層間
    絶縁膜を介して交差するようになつている薄膜配線マト
    リックスを有し、前記配線導体の少なくとも前記基板側
    に形成される配線導体が2種類以上の互いに異なる膜よ
    り形成される積層膜よりなる薄膜配線マトリックス基板
    において、前記基板側に形成される積層膜のうち、より
    該基板側から遠い膜よりなる配線パターンの幅が、より
    前記基板側に近い膜よりなる配線パターンの幅よりも狭
    くなつていることを特徴とする薄膜マトリックス基板。
  2. 2.前記積層膜が金属よりなる特許請求の範囲第1項記
    載の薄膜マトリックス基板。
  3. 3.基板側に位置する金属よりなる前記積層膜が、より
    後から形成する膜を溶解するためのエッチング剤による
    エツチング工程の際に、より先に形成した金属膜を溶解
    することがない材料よりなつている特許請求の範囲第2
    項記載の薄膜マトリックス基板。
  4. 4.基板側に位置する前記積層膜が、そのうちの少なく
    とも一つの金属がクロム,モリブデン,タングステン,
    チタン,タンタル,ジルコニウム,ハフニウム,ニッケ
    ルクロム合金の何れかよりなつている特許請求の範囲第
    2項記載の薄膜マトリックス基板。
  5. 5.基板側に位置する金属よりなる前記積層膜が、それ
    ぞれの金属膜を溶解するためのエッチング剤によるエツ
    チング工程の際にお互に溶解されない材料よりなつてい
    る特許請求の範囲第2項記載の薄膜マトリックス基板。
  6. 6.基板側に位置する前記積層膜が、クロム,モリブデ
    ン,チタンの何れかよりなる膜と、アルミニウム,アル
    ミニウム合金の何れかよりなる膜とを積層したものであ
    る特許請求の範囲第2項記載の薄膜マトリックス基板。
  7. 7.基板上に形成された薄膜状の複数の配線導体が層間
    絶縁膜を介して交差するようになつている薄膜配線マト
    リックスを有し、前記配線導体の少なくとも前記基板側
    に形成される配線導体が2種類以上の互いに異なる膜よ
    り形成される積層膜よりなる薄膜配線マトリックス基板
    において、前記基板側に形成される積層膜のうち、より
    該基板側から遠い膜よりなる配線パターンの幅が、より
    前記基板側に近い膜よりなる配線パターンの幅よりも狭
    くなつており、かつ、前記基板側に位置する配線導体の
    膜厚が、前記交差する部分においては該配線導体の他の
    部分に比して小さくなつていることを特徴とする薄膜マ
    トリックス基板。
  8. 8.前記積層膜が金属よりなる特許請求の範囲第7項記
    載の薄膜マトリックス基板。
JP3046788A 1988-02-12 1988-02-12 薄膜配線マトリツクス基板 Pending JPH01205596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3046788A JPH01205596A (ja) 1988-02-12 1988-02-12 薄膜配線マトリツクス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3046788A JPH01205596A (ja) 1988-02-12 1988-02-12 薄膜配線マトリツクス基板

Publications (1)

Publication Number Publication Date
JPH01205596A true JPH01205596A (ja) 1989-08-17

Family

ID=12304682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3046788A Pending JPH01205596A (ja) 1988-02-12 1988-02-12 薄膜配線マトリツクス基板

Country Status (1)

Country Link
JP (1) JPH01205596A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8804060B2 (en) 2005-10-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9576986B2 (en) 2005-10-18 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9991290B2 (en) 2005-10-18 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2964537B2 (ja) 半導体装置およびその製造方法
EP0023294B1 (en) Method for repairing integrated circuits
JP2002050627A (ja) 金属配線およびそれを用いたアクティブマトリクス基板
US8829524B2 (en) Thin film transistor array substrate having sandwich structure gate electrode and manufacturing method thereof
JPH01205596A (ja) 薄膜配線マトリツクス基板
JP2003280553A (ja) アクティブマトリクス基板
US8826528B2 (en) Electrical connections for anodized thin film structures
JPH061795B2 (ja) 多層配線構造体
JPS61145582A (ja) 表示装置
JPS5950544A (ja) 多層配線の形成方法
JPS62264089A (ja) 表示素子
JP3109860B2 (ja) 多層配線
JPH04242960A (ja) 集積回路用配線
JPH06208994A (ja) 半導体装置およびその製造方法
JPS60196959A (ja) 半導体集積回路の製造方法
JPS6265468A (ja) 表示装置
US8686423B2 (en) Thin film transistor substrate and manufacturing method thereof
JP3143957B2 (ja) 半導体集積回路装置
JPH04320049A (ja) 多層配線構造体およびその製造方法
JPH05160277A (ja) 半導体装置
JPH04239729A (ja) 配線電極の形成方法
JPH0645448A (ja) 半導体装置
JP2000114261A (ja) 半導体装置とその製造方法
JPH0467635A (ja) 配線の形成方法
JPH07122632A (ja) 半導体装置