JPH05160277A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05160277A JPH05160277A JP3318132A JP31813291A JPH05160277A JP H05160277 A JPH05160277 A JP H05160277A JP 3318132 A JP3318132 A JP 3318132A JP 31813291 A JP31813291 A JP 31813291A JP H05160277 A JPH05160277 A JP H05160277A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- lower layer
- wiring
- region
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
ける、その上層配線と下層配線との主に交差領域部分の
構造に関するもので、下層の分離絶縁膜などの影響によ
る上層配線の段差被覆性の低下を除去し、配線不良を低
減することを目的とするものである。 【構成】 前記目的のために本発明は、前記交差領域に
おいて、前記上層配線3を前記下層の分離絶縁膜2など
の影響を受けない素子分離領域2b上で前記下層配線4
と交差させるようにしたものである。
Description
導体装置における、その上層配線と下層配線との主に交
差領域部分の構造に関するものである。
を実現するには、高密度に形成された素子間の相互配線
技術が極めて重要になってくる。この要求の実現に当
り、配線を二層以上の多層化する技術が広く用いられて
いる。
て、各々の配線層を構成する配線パターン,層間絶縁膜
及びスルーホール,コンタクトが挙げられる。
場合、パターンレイアウトの自由度及び高集積化の観点
から配線層の位置は一般に分離領域上に形成されること
が多い。
に適用した多層配線構造について、一例(参考:特開昭
57−45242号公報)を挙げて説明する。
図,図7(B)は図7(A)中にA−Aで示す部分の断
面拡大図である。
単結晶シリコン島、2は該単結晶シリコン島1を相互に
電気的に絶縁するための分離絶縁膜(従って前記単結晶
シリコン島1間の領域2a,2bを素子分離領域と称
す)、3及び4は夫々半導体素子間を機能的に結合して
回路動作せしめるための上層配線及び下層配線、5は誘
電体分離基板の支持体層、6は上層配線3及び下層配線
4を電気的に絶縁するための層間絶縁膜、7は誘電体分
離基板の主表面側に形成されたフィールド絶縁膜、18
は分離絶縁膜の誘電体分離基板の表面露出部の一断面で
ある。
分離領域)のフィールド絶縁膜7上に下層配線4が設け
られており、その上に層間絶縁膜6を介して上層配線3
が下層配線4と直交して形成されている構造である。
誘電体分離基板上に形成された多層配線装置では下層配
線の段差部において上層配線が断線に至ることがしばし
ばあった。また断線に至らないまでも、上層配線の段差
被覆性の低下により局部的な電流密度の増加を生じ、ボ
イドやヒロックといったいわゆるエレクトロマイグレー
ションが発生するという課題があった。
いて説明する。
図,図8(B)は図8(A)中A−Aで示す部分の断面
拡大図であり、構成は図7と同じである。
工程、特にエッチング工程において、ウエットエッチン
グあるいはドライエッチング処理を施すことにより分離
絶縁膜の表面露出部18がエッチングされ窪みが形成さ
れ、またその後の酸化処理においても分離絶縁膜の表面
露出部18には酸化膜は成長しないため、前記窪み部は
より一層深くなりその窪み部の深さはエッチング工程
数、条件にもよるが通常1μm程度である。
層の位置は分離領域上に形成されることが多いが、例え
ばV溝を有する誘電体分離基板の場合、その分離間隔W
は高集積化の観点から、最小限に抑制されるべきである
が、研磨精度上数μm〜十数μmにばらつくため、ある
確率で下層配線4が分離絶縁膜の表面露出部18とオン
ラインになる場合が生じ、該分離絶縁膜の表面露出部1
8の窪み部の影響により、下層配線4の側面形状が逆テ
ーパー形状となり、さらには層間絶縁膜6の下層配線4
の段差被覆形状が低下し、それゆえ下層配線4に交差す
る上層配線の段差部19の段差被覆性が著じるしく低下
し、電流密度の増大若しくは断線に至る。
成した半導体装置では、前記上層配線の段差部19にて
断線若しくは電流密度の増大によりボイドやヒロックを
生じる頻度が高く、一定時間経過後エレクトロマイグレ
ーションが発生し配線不良を来たすという問題があっ
た。
にて上層配線3ないし下層配線4が交差するように配設
することがしばしばあったが、例えば単結晶シリコン島
1の厚みが35μmの場合、該単結晶シリコン島1領域
の寸法は60〜70μm口と必要以上に大きくなるた
め、無駄な領域が生じチップ縮小化の妨げとなってい
た。
の段差被覆性低下による電流集中の影響を軽減し、配線
不良が少なく信頼性の高い多層配線構造の半導体装置を
提供することにある。
め、この発明の誘電体分離基板上に形成された多層配線
構造として、分離絶縁膜に平行する方向に配設された下
層配線に対して上層配線を交差させる場合において、以
下に述べるような構造とするものである。
に対する交差領域において、少なくとも下層配線に直交
する素子分離領域上に上層配線を配設する構造とした。
配線が各々上層配線と下層配線とを接続するコンタクト
孔を有し、前記上層配線と前記下層配線が少なくとも交
差する領域において、前記下層配線は分離絶縁膜に対し
て直交方向に配設され、前記上層配線は該下層配線を横
断するように配設する構造とした。
が交差する領域において、第1方向に延在する下層配線
に対して、少なくとも直交する第2方向に延在する下層
配線領域を有し、すなわち下層配線は分離絶縁膜に一部
分直交する領域を有し、上層配線は前記第2方向に延在
する下層配線領域を少なくとも横断するように配設する
構造とした。
が交差する領域において、第1方向に延在する下層配線
に対して少なくともある角度θ(0°<θ<90°)を
有する第2方向に延在する下層配線領域を有し、上層配
線は前記第2方向に延在する下層配線領域を少なくとも
横断するように配設する構造とした。
が交差する領域において、第1方向に延在する下層配線
の一部に少なくとも突起部を有し、該突起部は分離絶縁
膜に対して平行とならないある角度で横断するように配
設し、前記上層配線は少なくとも該突起部を含んだ前記
下層配線を横断するように配設する構造とした。
が少なくとも交差する領域において、前記下層配線の一
部に突起部を有し、該突起部は分離絶縁膜に対して直角
方向に配設され、前記上層配線は、前記分離絶縁膜に対
して平行方向より該下層配線の突起部に少なくとも交差
し、該突起部を含んだ前記下層配線を横断するように配
設する構造とした。
配線が下層配線と交差する領域において、下層配線の段
差部の全部または一部がフィールド絶縁膜を介して支持
体層ないし半導体素子形成領域の平坦部上に形成される
ことになるか或は段差被覆性が良好な構造となる。従っ
て、誘電体分離基板の製造における研磨精度のばらつき
ないし半導体素子形成領域に対する下層配線のホトリソ
グラフィ時の合せずれによる影響を受けずに、常に安定
した上層配線の段差形状が得られるようになる。
差被覆性低下に起因する断線、若しくは電流密度の増大
に伴なうエレクトロマイグレーション等の配線不良の頻
度を低減できる。
の一実施例につき説明する。尚、以下説明に供する図面
は説明の理解が容易となる程度に概略的に示してあるに
過ぎず、この発明はこれら図示例にのみ限定されるもの
ではない。
導体装置の第1の実施例を説明するための平面図,図1
(B)および(C)は図1(A)中にA−AおよびB−
Bで示す部分の断面拡大図を示したものである。
前記半導体素子形成領域1を相互に電気的に絶縁するた
めの分離絶縁膜であり、2a,2bはその分離絶縁膜2
による素子分離領域であり、2aは下層配線4と平行な
領域、2bは下層配線4と直交する領域を説明上示す符
号である。
合して回路動作せしめるための上層配線及び下層配線、
5は誘電体分離基板の支持体層、6は上層配線3及び下
層配線4を電気的に絶縁するための層間絶縁膜、7は誘
電体分離基板の主表側に形成されたフィールド絶縁膜で
ある。
が下層配線4と交差する領域において、該下層配線4に
直交する素子分離領域2b上(支持体層5上であり、素
子分離領域2a,2bの交差点と言ってもよい)に配設
されている。即ち、上層配線3が下層配線4に側した部
分の分離絶縁膜2上を横切らないように迂回させてあ
る。
る段差部に対する上層配線3は、図1(B)に示すよう
に必ず支持体層5上のフィールド絶縁膜7を介した平坦
部上に形成される。つまり、従来例図8(B)で示した
ような窪みの上ではない。
置の第2の実施例を説明するための平面図及び断面図で
あり図1と同一部分には同一符号が付してある。
を電気的に接続するための層間絶縁膜6に開孔されたス
ルーホールコンタクトである。
くとも交差する領域において、上層配線3は分離絶縁膜
2に平行する方向(素子分離領域2a上)に配設され、
下層配線4は分離絶縁膜2に直交する方向に配設されて
いる。そして図に示すように、前記交差する領域以外で
それぞれ上層配線3、下層配線4にスルーホールコンタ
クト8で接続されている。
下層配線4による段差部に対する上層配線3は図2
(B)に示すように第1の実施例と同様に必ず支持体層
5上のフィールド絶縁膜7を介した平坦部上に形成され
る。一方分離絶縁膜2に直交する方向に配設されている
配線については、図2(C)に示すように形成されてい
る。即ち分離絶縁膜2の窪み(従来例図8(B)の8の
部分)の上にも下層配線4が形成されている構造とな
る。
置の第3の実施例を説明するための平面図及び断面図で
あり図1と同一部分には同一符号が付してある。
差する領域において、分離絶縁膜2に対して一部直交す
る方向に配設された下層配線領域を、上層配線3が少な
くとも横断するように配設されている。
離領域2aに平行となっている。いわば図で示すよう
に、上層配線3と下層配線4とが交差領域を中心に卍形
に配設したものである。
る段差部に対する上層配線3は図3(B)に示すように
第1及び第2の実施例と同様に、必ず支持体層5上のフ
ィールド絶縁膜7を介した平坦部上に形成される。一方
分離絶縁膜2に直交する方向に配設されている下層配線
4については図3(C)に示すように形成されている。
装置の第4の実施例を説明するための平面図及び断面図
であり図1と同一部分には同一符号を付してある。
差する領域において、分離絶縁膜2に対して一部ある角
度θ(0°<θ<90°)方向に配設された下層配線領
域を、上層配線3が少なくとも横断するように配設され
ている。
る段差部に対する上層配線3は、A−A断面では図4
(A)の○印部(前記交差部の分離絶縁膜2表面部)に
おいては図4(B)に示すように、従来同様その段差被
覆性は著しく低下し、若しくは、場合によって断線に至
ることもあり得る。
おいては、例えば図4(C)に示すように、上層配線3
の段差被覆性は良好であるので、上層配線3の設計に際
して電流密度を考慮して配線幅を決定すれば信頼性上特
に問題はない。
装置の第5の実施例を説明するための平面図及び断面図
であり図1と同一部分には同一符号を付してある。
する領域において、分離絶縁膜2に平行方向に延在する
下層配線4の一部両側に分離絶縁膜2に対して平行とな
らないある角度θ(0°<θ<90°の範囲でθ≒45
°程度が望ましい。)で横断する突部4aを形成し、該
突部4a領域を上層配線3が少なくとも横断するように
配設する。
る段差部に対する上層配線3は図5(B)に示すように
その段差被覆性は良好となる。即ち分離絶縁膜2の表面
部の窪みの部分にも下層配線4が存在する構造となるか
らである。
面形状は、従来の半導体装置と同様、図8(B)に示す
形状となるが、図5(A)中の○印部のみに限定される
ものである。
置の第6の実施例を説明するための平面図及び断面図で
あり図1と同一部分には同一符号を付してある。
する領域において、分離絶縁膜2に平行方向(素子分離
領域2a)に延在する下層配線4の一部に分離絶縁膜2
に直交する方向に配設された突部4aを有している。こ
こで上層配線3は、前記下層配線4の突部4aに少なく
とも交差するように形成し、該突部4aを含む下層配線
4上を横断するように配設されている。
差に対する上層配線3は、図6(B)に示すように、必
ず半導体素子形成領域1上のフィールド絶縁膜7を介し
た平坦部上に形成される。
れている配線については、図6(C)に示すように形成
されている。
よれば誘電体分離基板上に形成された多層配線構造にお
いて、分離絶縁膜に平行する方向に配設された下層配線
に対して、上層配線を交差させる場合において、第1の
実施例で示したように、上層配線の下層配線に対する交
差領域において、下層配線に直交する分離領域(支持体
層上)を少なくとも含むように上層配線を配設したの
で、下層配線による段差部はフィールド絶縁膜を介して
支持体層ないし半導体素子形成領域の平坦部上に形成さ
れるので、誘電体分離基板の製造における研磨精度のば
らつきないし半導体素子形成領域に対する下層配線のホ
トリソ時の合せずれによる影響を受けずに、常に安定し
た上層配線の段差形状が得られるようになる。
差被覆性低下に起因する断線、若しくは電流密度の増大
に伴なうエレクトロマイグレーション等の配線不良の頻
度を低減させることが可能になる。
配線に直交する分離領域がない場合においては、第2な
いし第3の実施例で示したように、上層配線と下層配線
が少なくとも交差する領域において、上層配線は分離絶
縁膜に平行する方向に、下層配線は分離絶縁膜に直交す
る方向にそれぞれ配設したので、第1の実施例と同様下
層配線による段差部はフィールド絶縁膜を介して支持体
層ないし半導体素子形成領域の平坦部上に形成されるの
で第1の実施例と同様の効果が得れる。また、第1の実
施例では素子形成領域のレイアウトによっては適用でき
ないという問題点があるが、第2,第3の実施例におい
てはこのような制約はなく配線レイアウトの自由度が増
し、従ってチップ縮小化を図ることが可能となる。
うに、上層配線と下層配線が少なくとも交差する領域に
おいて、下層配線を分離絶縁膜に対してある角度θ(θ
=45°が望ましい)をもって交差するように配設し、
該下層配線領域を上層配線が少なくとも横断するように
配設したので、下層配線による段差部が分離絶縁膜の表
面露出窪み部とオンラインになる領域を大幅に低減でき
る。よって、該下層配線による段差部の多くはフィール
ド絶縁膜を介して支持体層ないし半導体素子形成領域の
平坦部上に形成されるので、先の第1,第2ないし第3
の実施例と同様の効果が得られる。
線と下層配線が交差する領域において、下層配線の一部
に分離絶縁膜に直交する突起部を配設し、上層配線は該
下層配線の突起部に少なくとも交差し、該突起部を含む
下層配線上を横断するように配設したので、下層配線に
よる段差部はフィールド絶縁膜を介して半導体素子形成
領域ないし支持体層の平坦部上に形成されるので、先の
第1,第2,第3,第4ないし第5の実施例と同様の効
果が得られる。
Claims (3)
- 【請求項1】 半導体基板に分離絶縁膜によって電気的
に互いに分離された半導体素子形成領域と、該半導体素
子形成領域間に第1方向に延在する素子分離領域とを有
し、前記各領域上に絶縁膜を介して上下に上層配線と下
層配線とが配設される半導体装置において、 前記素子分離領域上に前記上層配線と下層配線が交差す
る領域を有し、少なくとも前記交差する領域において、
前記下層配線が前記第1方向に直交して形成され、前記
上層配線が前記第1方向に形成されたことを特徴とする
半導体装置。 - 【請求項2】 半導体基板に分離絶縁膜によって電気的
に互いに分離された半導体素子形成領域と、該半導体素
子形成領域間の素子分離領域とを有し、前記各領域上に
絶縁膜を介して上下に上層配線と下層配線とが配設され
る半導体装置において、 前記上層配線と前記下層配線とが交差する領域は前記素
子分離領域上とし、かつ前記交差する領域においては、
下層に形成する配線を前記素子分離領域に直交させ、上
層に形成する配線を前記素子分離領域に平行させるよう
にし、前記交差領域以外の領域で前記上層、下層の配線
をコンタクト孔による接続で上層、下層の配線形態を逆
にさせるようにしたことを特徴とする半導体装置。 - 【請求項3】 半導体基板に分離絶縁膜によって電気的
に互いに分離された半導体素子形成領域と、該半導体素
子形成領域間の素子分離領域とを有し、前記各領域上に
絶縁膜を介して上下に上層配線と下層配線とが配設され
る半導体装置において、 前記上層配線と前記下層配線とが交差する中心領域は前
記素子分離領域上とし、少なくとも前記交差領域部分に
おいて前記下層配線は前記分離絶縁膜の基板表面側端部
上を覆うように形成したことを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03318132A JP3124085B2 (ja) | 1991-12-02 | 1991-12-02 | 半導体装置 |
US07/982,552 US5387817A (en) | 1991-12-02 | 1992-11-27 | Dielectric isolation substrate having single-crystal silicon islands surrounded by groove and lower conductive layer filling the groove therewith |
US08/351,125 US5479038A (en) | 1991-12-02 | 1994-11-30 | Semiconductor device having a multilevel metallization |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03318132A JP3124085B2 (ja) | 1991-12-02 | 1991-12-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05160277A true JPH05160277A (ja) | 1993-06-25 |
JP3124085B2 JP3124085B2 (ja) | 2001-01-15 |
Family
ID=18095865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03318132A Expired - Fee Related JP3124085B2 (ja) | 1991-12-02 | 1991-12-02 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5387817A (ja) |
JP (1) | JP3124085B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153955A (ja) * | 2014-02-17 | 2015-08-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5756395A (en) * | 1995-08-18 | 1998-05-26 | Lsi Logic Corporation | Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5478092A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Lateral semiconductor device |
JPS54154289A (en) * | 1978-05-26 | 1979-12-05 | Matsushita Electric Ind Co Ltd | Manufacture of thin-film transistor array |
JPS5745242A (en) * | 1980-09-01 | 1982-03-15 | Hitachi Ltd | Method and apparatus for manufacturing semiconductor integrated circuit |
JPS57124451A (en) * | 1981-01-26 | 1982-08-03 | Oki Electric Ind Co Ltd | Semiconductor ic device |
JPS59187455A (ja) * | 1983-04-05 | 1984-10-24 | Oki Electric Ind Co Ltd | 絶縁物分離基板の研磨方法 |
JPS61234054A (ja) * | 1986-04-25 | 1986-10-18 | Hitachi Ltd | 集積半導体装置 |
JPS6341041A (ja) * | 1986-08-06 | 1988-02-22 | Mitsubishi Electric Corp | 半導体装置 |
US5057895A (en) * | 1990-08-06 | 1991-10-15 | Harris Corporation | Trench conductor and crossunder architecture |
JPH05315621A (ja) * | 1992-03-13 | 1993-11-26 | Matsushita Electric Works Ltd | 半導体装置 |
-
1991
- 1991-12-02 JP JP03318132A patent/JP3124085B2/ja not_active Expired - Fee Related
-
1992
- 1992-11-27 US US07/982,552 patent/US5387817A/en not_active Expired - Lifetime
-
1994
- 1994-11-30 US US08/351,125 patent/US5479038A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153955A (ja) * | 2014-02-17 | 2015-08-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US5387817A (en) | 1995-02-07 |
US5479038A (en) | 1995-12-26 |
JP3124085B2 (ja) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4670091A (en) | Process for forming vias on integrated circuits | |
JP2005109145A (ja) | 半導体装置 | |
JPH10209273A (ja) | 半導体装置の製造方法 | |
US7067412B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3124085B2 (ja) | 半導体装置 | |
KR940002757B1 (ko) | 바이폴라형 반도체장치 | |
JPH0521609A (ja) | 半導体装置 | |
JP3270863B2 (ja) | 半導体装置 | |
US20010035585A1 (en) | Semiconductor device having stress reducing laminate and method for manufacturing the same | |
JP2797929B2 (ja) | 半導体装置 | |
JPS6148779B2 (ja) | ||
JPH05226475A (ja) | 半導体装置の製造方法 | |
JPH10321623A (ja) | 半導体装置及びその製造方法 | |
JPS6043845A (ja) | 多層配線部材の製造方法 | |
JPH04188753A (ja) | 多層配線半導体装置 | |
JPS6039849A (ja) | 半導体装置の製造方法 | |
KR20020031491A (ko) | 더미패턴을 이용한 더미 커패시터 및 그 형성방법 | |
JPH06163721A (ja) | 半導体装置 | |
JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
JPS62156834A (ja) | 半導体集積回路装置 | |
JPH06125012A (ja) | 半導体装置の配線構造 | |
JPH04307939A (ja) | 半導体装置の製造方法 | |
JPH03263855A (ja) | 多層配線構造 | |
JPH05198691A (ja) | 半導体集積回路における多層配線構造 | |
JPH04348054A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |