JPH05198691A - 半導体集積回路における多層配線構造 - Google Patents
半導体集積回路における多層配線構造Info
- Publication number
- JPH05198691A JPH05198691A JP29716692A JP29716692A JPH05198691A JP H05198691 A JPH05198691 A JP H05198691A JP 29716692 A JP29716692 A JP 29716692A JP 29716692 A JP29716692 A JP 29716692A JP H05198691 A JPH05198691 A JP H05198691A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating film
- wiring layers
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】この発明は、同一層における配線層間の容量を
小さくすることができるとともに、ストレスマイグレ−
ションにより下層の配線層に断線不良が発生することが
なく、配線層の機械的強度を保持できる。 【構成】表面に絶縁膜３を有する半導体基板１と、該絶
縁膜上に形成された第１層目の配線層１１、１２、１３
と、該第１層目の配線層を被覆するように上記絶縁膜上
に形成された層間絶縁膜４と、該層間絶縁膜上に設けら
れた第２層目の配線層２１、２２、２３とを有し、少な
くとも上記第１層目の配線層間に介在する層間絶縁膜４
を溝７により除去して上記第１層目の配線層間に生じる
不所望な結合容量を減少させている。
小さくすることができるとともに、ストレスマイグレ−
ションにより下層の配線層に断線不良が発生することが
なく、配線層の機械的強度を保持できる。 【構成】表面に絶縁膜３を有する半導体基板１と、該絶
縁膜上に形成された第１層目の配線層１１、１２、１３
と、該第１層目の配線層を被覆するように上記絶縁膜上
に形成された層間絶縁膜４と、該層間絶縁膜上に設けら
れた第２層目の配線層２１、２２、２３とを有し、少な
くとも上記第１層目の配線層間に介在する層間絶縁膜４
を溝７により除去して上記第１層目の配線層間に生じる
不所望な結合容量を減少させている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に係
り、特に半導体集積回路において配線層間で減少した容
量を有する多層配線構造に関する。
り、特に半導体集積回路において配線層間で減少した容
量を有する多層配線構造に関する。
【０００２】
【従来の技術】図１０は、半導体集積回路において各層
の配線層が同一方向に延びる従来の多層配線構造を示す
断面図である。第１層目の配線層１１、１２および１３
は、多数の回路素子（図示しない）を含む半導体基板１
上に形成されたシリコン酸化膜のような絶縁膜２上に設
けられている。これらの配線層は層間絶縁膜４で被覆さ
れ、該層間絶縁膜４上には、第２層目の配線層２１、２
２および２３が設けられている。さらに、第２層目の配
線層を含む基板表面は保護膜５で被覆される。
の配線層が同一方向に延びる従来の多層配線構造を示す
断面図である。第１層目の配線層１１、１２および１３
は、多数の回路素子（図示しない）を含む半導体基板１
上に形成されたシリコン酸化膜のような絶縁膜２上に設
けられている。これらの配線層は層間絶縁膜４で被覆さ
れ、該層間絶縁膜４上には、第２層目の配線層２１、２
２および２３が設けられている。さらに、第２層目の配
線層を含む基板表面は保護膜５で被覆される。
【０００３】一般に、同一レベルの配線層間、或いは、
異なるレベルの配線層間の容量は配線層の形状、配線層
間の距離および配線層間に介在する絶縁体の誘電率によ
って決定される。また、配線層の形状および配線層間の
距離については設計上の要求から定められ、配線層間の
距離が短くなるほどその間の容量は大きくなる。
異なるレベルの配線層間の容量は配線層の形状、配線層
間の距離および配線層間に介在する絶縁体の誘電率によ
って決定される。また、配線層の形状および配線層間の
距離については設計上の要求から定められ、配線層間の
距離が短くなるほどその間の容量は大きくなる。
【０００４】図１１は、図１０の配線構造における配線
層間の容量を示している。Ｃ１は第１層目の配線層１１
および１２間の容量であり、Ｃ２は第１層目の配線層１
２と該配線層１２の真上に配置された第２層目の配線層
２２との間の容量を示している。これら配線層間には層
間絶縁膜４が介在しているので、容量Ｃ１およびＣ２は
層間絶縁膜４の比誘電率に依存する。例えば、シリコン
酸化膜およびシリコン窒化膜の比誘電率は、それぞれ
３．９および７．５である。集積密度が増大して第１層
目の配線層間の距離、例えば、配線層１１と配線層１２
との間の距離ｄが減少すると、該配線層間の容量Ｃ１は
大きくなり、デバイスの性能が著しく低下する。
層間の容量を示している。Ｃ１は第１層目の配線層１１
および１２間の容量であり、Ｃ２は第１層目の配線層１
２と該配線層１２の真上に配置された第２層目の配線層
２２との間の容量を示している。これら配線層間には層
間絶縁膜４が介在しているので、容量Ｃ１およびＣ２は
層間絶縁膜４の比誘電率に依存する。例えば、シリコン
酸化膜およびシリコン窒化膜の比誘電率は、それぞれ
３．９および７．５である。集積密度が増大して第１層
目の配線層間の距離、例えば、配線層１１と配線層１２
との間の距離ｄが減少すると、該配線層間の容量Ｃ１は
大きくなり、デバイスの性能が著しく低下する。
【０００５】一方、図１０から明らかなように、層間絶
縁膜４上に形成された最上層、即ち、第２層目の配線層
２１、２２および２３は保護膜５により被覆されている
のみであり、これら配線層間には層間絶縁膜が介在して
いない。即ち、第２層目の配線層は実質的に凹部６によ
り分離されているので、配線層間には比誘電率の低い空
気が存在する。したがって、多層配線構造における最上
層、即ち、第２層目の配線層間の容量の問題は生じな
い。
縁膜４上に形成された最上層、即ち、第２層目の配線層
２１、２２および２３は保護膜５により被覆されている
のみであり、これら配線層間には層間絶縁膜が介在して
いない。即ち、第２層目の配線層は実質的に凹部６によ
り分離されているので、配線層間には比誘電率の低い空
気が存在する。したがって、多層配線構造における最上
層、即ち、第２層目の配線層間の容量の問題は生じな
い。
【０００６】また、配線層の層数が増加することによ
り、下層の配線層が受ける応力も増加する。このため、
ストレスマイグレ−ションにより下層の配線層に断線不
良が発生することがある。
り、下層の配線層が受ける応力も増加する。このため、
ストレスマイグレ−ションにより下層の配線層に断線不
良が発生することがある。
【０００７】
【発明が解決しようとする課題】本発明は、上記した諸
問題を解決し、半導体集積回路において同一層の隣接す
る配線層間で減少した容量を有すると共に、ストレスマ
イグレ−ションにより配線層に断線が生じることのない
多層配線構造を提供することを目的とする。
問題を解決し、半導体集積回路において同一層の隣接す
る配線層間で減少した容量を有すると共に、ストレスマ
イグレ−ションにより配線層に断線が生じることのない
多層配線構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
における多層配線構造においては、表面に絶縁膜を有す
る半導体基板と、該絶縁膜上に形成された第１層目の配
線層と、該第１層目の配線層を被覆するように上記絶縁
膜上に形成された層間絶縁膜と、該層間絶縁膜上に設け
られた第２層目の配線層とを有し、少なくとも上記第１
層目の配線層間に介在する層間絶縁膜を除去して上記第
１層目の配線層間に生じる不所望な結合容量を減少させ
ている。
における多層配線構造においては、表面に絶縁膜を有す
る半導体基板と、該絶縁膜上に形成された第１層目の配
線層と、該第１層目の配線層を被覆するように上記絶縁
膜上に形成された層間絶縁膜と、該層間絶縁膜上に設け
られた第２層目の配線層とを有し、少なくとも上記第１
層目の配線層間に介在する層間絶縁膜を除去して上記第
１層目の配線層間に生じる不所望な結合容量を減少させ
ている。
【０００９】
【作用】第１層目の互いに隣接する配線層は少なくとも
層間絶縁膜を除去する溝により分離されているので、最
上層である第２層目の配線層だけではなく、第１層目の
配線層間には容量を増加させる誘電体物質は何ら存在し
ない。それ故、第１層目の配線層間に生じる不所望な結
合容量が減少される。また、下層の配線層が上層から受
ける応力を小さくでき、ストレスマイグレ−ションによ
る配線層の断線不良が防止でき、配線層の機械的強度を
保持できる。
層間絶縁膜を除去する溝により分離されているので、最
上層である第２層目の配線層だけではなく、第１層目の
配線層間には容量を増加させる誘電体物質は何ら存在し
ない。それ故、第１層目の配線層間に生じる不所望な結
合容量が減少される。また、下層の配線層が上層から受
ける応力を小さくでき、ストレスマイグレ−ションによ
る配線層の断線不良が防止でき、配線層の機械的強度を
保持できる。
【００１０】
【実施例】以下、図面を参照して本発明を実施例により
説明する。なお、以下の説明において、全図に亘り共通
部分には共通の参照符号を付している。
説明する。なお、以下の説明において、全図に亘り共通
部分には共通の参照符号を付している。
【００１１】図１乃至図３は、本発明の第１実施例によ
る半導体集積回路における多層配線構造を模式的に示す
断面図であり、各層の配線層が同一方向に延びる多層配
線構造を示す。図１は、第１層目および第２層目の配線
層が同一方向に延びると共に、各層の配線層が互いに垂
直に整合して配置された２層の配線構造を示す。
る半導体集積回路における多層配線構造を模式的に示す
断面図であり、各層の配線層が同一方向に延びる多層配
線構造を示す。図１は、第１層目および第２層目の配線
層が同一方向に延びると共に、各層の配線層が互いに垂
直に整合して配置された２層の配線構造を示す。
【００１２】即ち、多数の回路素子（図示しない）を含
む半導体基板１上にはシリコン酸化膜２が形成され、該
酸化膜２上にエッチングストッパとして役立つ膜、例え
ば、シリコン窒化膜３が設けられる。窒化膜３上にＡ
ｌ、Ａｌ−Ｓｉ−Ｃｕ合金等の金属膜を被着した後、該
金属膜をパタ−ニングして第１層目の配線層１１、１２
および１３を形成する。第１層目の配線層１１、１２お
よび１３を被覆するように、窒化膜３上にＳｉＯ2、Ｂ
ＳＧ、ＰＳＧ、ポリイミド樹脂のような層間絶縁膜４を
レベル８で示される厚さに被着した後、該層間絶縁膜４
上にＡｌ、Ａｌ−Ｓｉ−Ｃｕ合金等の金属膜を被着す
る。第２層目の配線層が第１層目の配線層１１、１２お
よび１３と垂直に整合して配置されるように、上記金属
膜をパタ−ニングして第２層目の配線層２１、２２およ
び２３を形成する。しかる後、第２層目の配線層２１、
２２および２３上に形成されたレジスト膜（図示されな
い）をマスクとして用い、上記窒化膜３に達するまで、
露出した上記層間絶縁膜４を、例えば、反応性イオンエ
ッチング技術により除去する。
む半導体基板１上にはシリコン酸化膜２が形成され、該
酸化膜２上にエッチングストッパとして役立つ膜、例え
ば、シリコン窒化膜３が設けられる。窒化膜３上にＡ
ｌ、Ａｌ−Ｓｉ−Ｃｕ合金等の金属膜を被着した後、該
金属膜をパタ−ニングして第１層目の配線層１１、１２
および１３を形成する。第１層目の配線層１１、１２お
よび１３を被覆するように、窒化膜３上にＳｉＯ2、Ｂ
ＳＧ、ＰＳＧ、ポリイミド樹脂のような層間絶縁膜４を
レベル８で示される厚さに被着した後、該層間絶縁膜４
上にＡｌ、Ａｌ−Ｓｉ−Ｃｕ合金等の金属膜を被着す
る。第２層目の配線層が第１層目の配線層１１、１２お
よび１３と垂直に整合して配置されるように、上記金属
膜をパタ−ニングして第２層目の配線層２１、２２およ
び２３を形成する。しかる後、第２層目の配線層２１、
２２および２３上に形成されたレジスト膜（図示されな
い）をマスクとして用い、上記窒化膜３に達するまで、
露出した上記層間絶縁膜４を、例えば、反応性イオンエ
ッチング技術により除去する。
【００１３】これにより、第２層目の配線層２１、２２
および２３は層間絶縁膜４上に設けられると共に、第１
層目の互いに隣接する配線層１１、１２および１３は溝
７により完全に分離される。それ故、最上層の第２層目
の配線層２１、２２および２３だけではなく、第１層目
の配線層１１、１２および１３間には容量を増加させる
誘電体物質は何ら存在せず、不要な容量は形成されな
い。
および２３は層間絶縁膜４上に設けられると共に、第１
層目の互いに隣接する配線層１１、１２および１３は溝
７により完全に分離される。それ故、最上層の第２層目
の配線層２１、２２および２３だけではなく、第１層目
の配線層１１、１２および１３間には容量を増加させる
誘電体物質は何ら存在せず、不要な容量は形成されな
い。
【００１４】また、半導体基板上にはエッチングストッ
パ用の窒化膜３が形成されているので、露出した層間絶
縁膜４を反応性イオンエッチング技術により除去する際
に、酸化膜２はエッチングされない。図２は、基本的構
造は図１の例と同じであるが、第２層目の配線層が第１
層目の配線層からずれるように配置された２層の配線構
造を示す。
パ用の窒化膜３が形成されているので、露出した層間絶
縁膜４を反応性イオンエッチング技術により除去する際
に、酸化膜２はエッチングされない。図２は、基本的構
造は図１の例と同じであるが、第２層目の配線層が第１
層目の配線層からずれるように配置された２層の配線構
造を示す。
【００１５】即ち、図１の例と同様に、窒化膜３上に第
１層目の配線層１１、１２および１３を形成した後、窒
化膜３上に層間絶縁膜４をレベル８で示される厚さに被
着する。層間絶縁膜４上に金属膜を被着し、第２層目の
配線層が第１層目の配線層１１、１２および１３から横
方向にずれて配置されるように、上記金属膜をパタ−ニ
ングして第２層目の配線層２１、２２および２３を形成
する。しかる後、第２層目の配線層２１、２２および２
３上に形成されたレジスト膜（図示されない）をマスク
として用いて、上記窒化膜３に達するまで、露出した上
記層間絶縁膜４を、例えば、反応性イオンエッチング技
術により除去する。図１Ｂから明らかなように、第２層
目の配線層２１、２２および２３は第１層目の配線層１
１、１２および１３の真上に位置していないので、露出
した上記層間絶縁膜４を除去する際、第２層目の配線層
と第１層目の配線層との間の横方向のずれに応じて、各
第２層目の配線層の一部の表面は露出される。すなわ
ち、露出した上記層間絶縁膜４は第２層目の配線層２
１、２２および２３と整合して除去され、溝７が形成さ
れる。
１層目の配線層１１、１２および１３を形成した後、窒
化膜３上に層間絶縁膜４をレベル８で示される厚さに被
着する。層間絶縁膜４上に金属膜を被着し、第２層目の
配線層が第１層目の配線層１１、１２および１３から横
方向にずれて配置されるように、上記金属膜をパタ−ニ
ングして第２層目の配線層２１、２２および２３を形成
する。しかる後、第２層目の配線層２１、２２および２
３上に形成されたレジスト膜（図示されない）をマスク
として用いて、上記窒化膜３に達するまで、露出した上
記層間絶縁膜４を、例えば、反応性イオンエッチング技
術により除去する。図１Ｂから明らかなように、第２層
目の配線層２１、２２および２３は第１層目の配線層１
１、１２および１３の真上に位置していないので、露出
した上記層間絶縁膜４を除去する際、第２層目の配線層
と第１層目の配線層との間の横方向のずれに応じて、各
第２層目の配線層の一部の表面は露出される。すなわ
ち、露出した上記層間絶縁膜４は第２層目の配線層２
１、２２および２３と整合して除去され、溝７が形成さ
れる。
【００１６】それ故、各第１層目の配線層の側壁には層
間絶縁膜４が設けられているが、第１層目の互いに隣接
する配線層１１、１２および１３は溝７により完全に分
離される。
間絶縁膜４が設けられているが、第１層目の互いに隣接
する配線層１１、１２および１３は溝７により完全に分
離される。
【００１７】図３は、第１層目、第２層目および第３層
目の配線層が同一方向に延びると共に、各層の配線層が
互いに垂直に整合されるように配置された３層の配線構
造を示す。
目の配線層が同一方向に延びると共に、各層の配線層が
互いに垂直に整合されるように配置された３層の配線構
造を示す。
【００１８】即ち、図１の例と同様に、窒化膜３上に第
１層目の配線層１１、１２および１３を形成した後、窒
化膜３上に層間絶縁膜４１をレベル８１で示される厚さ
に被着する。層間絶縁膜４１上に金属膜を被着し、第２
層目の配線層が第１層目の配線層１１、１２および１３
の真上に配置されるように、上記金属膜をパタ−ニング
して第２層目の配線層２１、２２および２３を形成す
る。さらに、第２層目の配線層２１、２２および２３を
被覆するように、層間絶縁膜４２をレベル８２で示され
る厚さに形成する。上記層間絶縁膜４２上に金属膜を被
着し、第３層目の配線層が第２層目の配線層２１、２２
および２３の真上に配置されるように、上記金属膜をパ
タ−ニングして第３層目の配線層３１、３２および３３
を形成する。しかる後、第３層目の配線層３１、３２お
よび３３上に形成されたレジスト膜（図示されない）を
マスクとして用い、上記窒化膜３に達するまで、露出し
た上記層間絶縁膜４２および４１を、例えば、反応性イ
オンエッチング技術により除去する。
１層目の配線層１１、１２および１３を形成した後、窒
化膜３上に層間絶縁膜４１をレベル８１で示される厚さ
に被着する。層間絶縁膜４１上に金属膜を被着し、第２
層目の配線層が第１層目の配線層１１、１２および１３
の真上に配置されるように、上記金属膜をパタ−ニング
して第２層目の配線層２１、２２および２３を形成す
る。さらに、第２層目の配線層２１、２２および２３を
被覆するように、層間絶縁膜４２をレベル８２で示され
る厚さに形成する。上記層間絶縁膜４２上に金属膜を被
着し、第３層目の配線層が第２層目の配線層２１、２２
および２３の真上に配置されるように、上記金属膜をパ
タ−ニングして第３層目の配線層３１、３２および３３
を形成する。しかる後、第３層目の配線層３１、３２お
よび３３上に形成されたレジスト膜（図示されない）を
マスクとして用い、上記窒化膜３に達するまで、露出し
た上記層間絶縁膜４２および４１を、例えば、反応性イ
オンエッチング技術により除去する。
【００１９】この結果、第１層目の互いに隣接する配線
層１１、１２および１３および第２層目の互いに隣接す
る配線層２１、２２および２３は溝７により完全に分離
される。それ故、最上層の第３層目の配線層３１、３２
および３３だけではなく、第２層目の配線層２１、２２
および２３、および第１層目の配線層１１、１２および
１３間には容量を増加させる誘電体物質は何ら存在しな
い。
層１１、１２および１３および第２層目の互いに隣接す
る配線層２１、２２および２３は溝７により完全に分離
される。それ故、最上層の第３層目の配線層３１、３２
および３３だけではなく、第２層目の配線層２１、２２
および２３、および第１層目の配線層１１、１２および
１３間には容量を増加させる誘電体物質は何ら存在しな
い。
【００２０】図４乃至図８は、本発明の第２実施例によ
る半導体集積回路における多層配線構造を模式的に示す
図であり、２層目の配線層が１層目の配線層をクロスす
る２層の配線構造を示す。
る半導体集積回路における多層配線構造を模式的に示す
図であり、２層目の配線層が１層目の配線層をクロスす
る２層の配線構造を示す。
【００２１】第１実施例と同様に、多数の回路素子（図
示しない）を含む半導体基板１上にはシリコン酸化膜２
が形成され、該酸化膜２上にエッチングストッパとして
役立つ、例えば、シリコン窒化膜３が設けられる。窒化
膜３上にＡｌ、Ａｌ−Ｓｉ−Ｃｕ合金等の金属膜を被着
した後、該金属膜をパタ−ニングして縦方向に走る第１
層目の配線層１１、１２および１３を形成する。第１層
目の配線層１１、１２および１３を被覆するように、窒
化膜３上にＳｉＯ2、ＢＳＧ、ＰＳＧ、ポリイミド樹脂
のような層間絶縁膜４を被着した後、該層間絶縁膜４上
にＡｌ、Ａｌ−Ｓｉ−Ｃｕ合金等の金属膜を被着する。
第２層目の配線層が第１層目の配線層１１、１２および
１３とクロスするように、上記金属膜をパタ−ニングし
て横方向に走る第２層目の配線層２１および２２を形成
する。しかる後、第２層目の配線層２１および２２上に
形成されたレジスト膜（図示されない）をマスクとして
用い、上記窒化膜３に達するまで、露出した上記層間絶
縁膜４を、例えば、反応性イオンエッチング技術により
除去する。図４、図６、図７および図８に示されるよう
に、露出した上記層間絶縁膜４を除去することにより、
第２層目の配線層２１および２２が第１層目の配線層１
１、１２および１３とクロスする部分を除いて、溝７が
形成される。逆に、図５に示されるように、第２層目の
配線層２１および２２の直下には、第１層目の配線層１
１、１２および１３を覆うように、上記層間絶縁膜４が
残存している。
示しない）を含む半導体基板１上にはシリコン酸化膜２
が形成され、該酸化膜２上にエッチングストッパとして
役立つ、例えば、シリコン窒化膜３が設けられる。窒化
膜３上にＡｌ、Ａｌ−Ｓｉ−Ｃｕ合金等の金属膜を被着
した後、該金属膜をパタ−ニングして縦方向に走る第１
層目の配線層１１、１２および１３を形成する。第１層
目の配線層１１、１２および１３を被覆するように、窒
化膜３上にＳｉＯ2、ＢＳＧ、ＰＳＧ、ポリイミド樹脂
のような層間絶縁膜４を被着した後、該層間絶縁膜４上
にＡｌ、Ａｌ−Ｓｉ−Ｃｕ合金等の金属膜を被着する。
第２層目の配線層が第１層目の配線層１１、１２および
１３とクロスするように、上記金属膜をパタ−ニングし
て横方向に走る第２層目の配線層２１および２２を形成
する。しかる後、第２層目の配線層２１および２２上に
形成されたレジスト膜（図示されない）をマスクとして
用い、上記窒化膜３に達するまで、露出した上記層間絶
縁膜４を、例えば、反応性イオンエッチング技術により
除去する。図４、図６、図７および図８に示されるよう
に、露出した上記層間絶縁膜４を除去することにより、
第２層目の配線層２１および２２が第１層目の配線層１
１、１２および１３とクロスする部分を除いて、溝７が
形成される。逆に、図５に示されるように、第２層目の
配線層２１および２２の直下には、第１層目の配線層１
１、１２および１３を覆うように、上記層間絶縁膜４が
残存している。
【００２２】いずれにしても、第１層目の互いに隣接す
る配線層１１、１２および１３は溝７により完全に分離
される。それ故、最上層である第２層目の配線層２１お
よび２２だけではなく、第１層目の配線層１１、１２お
よび１３間には容量を増加させる誘電体物質は何ら存在
しない。
る配線層１１、１２および１３は溝７により完全に分離
される。それ故、最上層である第２層目の配線層２１お
よび２２だけではなく、第１層目の配線層１１、１２お
よび１３間には容量を増加させる誘電体物質は何ら存在
しない。
【００２３】本発明において、第１および第２実施例で
述べたように、最上層の配線層の下方に位置し、同一層
の隣接する配線層に介在する層間絶縁膜を除去するた
め、最上層の配線層上に設けられたレジスト膜をマスク
として用い、エッチングストッパである窒化膜に達する
まで、上記層間絶縁膜を反応性イオンエッチング技術に
より除去している。それ故、図２、図４、図７および図
８から明らかなように、層間絶縁膜４がエッチングされ
るにつれて、最上層の配線層の下方に位置する配線層１
１、１２および１３、の表面が露出して、不所望なイオ
ン衝撃を受ける。
述べたように、最上層の配線層の下方に位置し、同一層
の隣接する配線層に介在する層間絶縁膜を除去するた
め、最上層の配線層上に設けられたレジスト膜をマスク
として用い、エッチングストッパである窒化膜に達する
まで、上記層間絶縁膜を反応性イオンエッチング技術に
より除去している。それ故、図２、図４、図７および図
８から明らかなように、層間絶縁膜４がエッチングされ
るにつれて、最上層の配線層の下方に位置する配線層１
１、１２および１３、の表面が露出して、不所望なイオ
ン衝撃を受ける。
【００２４】また、第１層目の配線層１１、１２および
１３は半導体基板１に設けられた半導体領域とオ−ミッ
クコンタクトを形成し、さらに、異なったレベルの配線
層間を層間絶縁膜４に形成されたスル−ホ−ルプラグを
介して互いに電気的に接続される。
１３は半導体基板１に設けられた半導体領域とオ−ミッ
クコンタクトを形成し、さらに、異なったレベルの配線
層間を層間絶縁膜４に形成されたスル−ホ−ルプラグを
介して互いに電気的に接続される。
【００２５】本発明においては、半導体基板上に形成さ
れた配線層を上記した不所望なイオン衝撃から保護する
と共に、信頼性の高い電気的接続を得るため、図９の
（ａ）乃至（ｄ）に示されるように、各層の配線層１１
〜１３、２１〜２３および３１〜３３として、Ａｌ、Ａ
ｌ−Ｓｉ−Ｃｕ合金等の金属膜９１にＴｉＮ膜９２を形
成したもの、および／またはＴｉＮ膜９３とＴｉ膜９４
とからなるバリアメタルを形成したものが用いられる。
れた配線層を上記した不所望なイオン衝撃から保護する
と共に、信頼性の高い電気的接続を得るため、図９の
（ａ）乃至（ｄ）に示されるように、各層の配線層１１
〜１３、２１〜２３および３１〜３３として、Ａｌ、Ａ
ｌ−Ｓｉ−Ｃｕ合金等の金属膜９１にＴｉＮ膜９２を形
成したもの、および／またはＴｉＮ膜９３とＴｉ膜９４
とからなるバリアメタルを形成したものが用いられる。
【００２６】
【発明の効果】以上述べたように、本発明の半導体集積
回路における多層配線構造によれば、第１層目の互いに
隣接する配線層は少なくとも層間絶縁膜を除去する溝に
より分離されているので、最上層である第２層目の配線
層だけではなく、第１層目の配線層間には容量を増加さ
せる誘電体物質は何ら存在しない。それ故、第１層目の
配線層間に生じる不所望な結合容量が減少される。ま
た、下層の配線層が上層から受ける応力を小さくでき、
ストレスマイグレ−ションによる配線層の断線不良が防
止でき、配線層の機械的強度を保持できる。
回路における多層配線構造によれば、第１層目の互いに
隣接する配線層は少なくとも層間絶縁膜を除去する溝に
より分離されているので、最上層である第２層目の配線
層だけではなく、第１層目の配線層間には容量を増加さ
せる誘電体物質は何ら存在しない。それ故、第１層目の
配線層間に生じる不所望な結合容量が減少される。ま
た、下層の配線層が上層から受ける応力を小さくでき、
ストレスマイグレ−ションによる配線層の断線不良が防
止でき、配線層の機械的強度を保持できる。
【図１】本発明の各層の配線層が同一方向に延びる第１
実施例において、第２層目の配線層が第１層目の配線層
の真上に形成された半導体集積回路における二層配線構
造を模式的に示す断面図。
実施例において、第２層目の配線層が第１層目の配線層
の真上に形成された半導体集積回路における二層配線構
造を模式的に示す断面図。
【図２】本発明の各層の配線層が同一方向に延びる第１
実施例において、第２層目の配線層が第１層目の配線層
からずれて形成された半導体集積回路における二層配線
構造を模式的に示す断面図。
実施例において、第２層目の配線層が第１層目の配線層
からずれて形成された半導体集積回路における二層配線
構造を模式的に示す断面図。
【図３】本発明の各層の配線層が同一方向に延びる第１
実施例において、上層の配線層が第１配線層の真上に形
成された半導体集積回路における三層配線構造を模式的
に示す断面図。
実施例において、上層の配線層が第１配線層の真上に形
成された半導体集積回路における三層配線構造を模式的
に示す断面図。
【図４】本発明の第２実施例において、互いに直交する
方向に延びる配線層を有する半導体集積回路における二
層配線構造を模式的に示す平面図。
方向に延びる配線層を有する半導体集積回路における二
層配線構造を模式的に示す平面図。
【図５】図４のＡ−Ａ線に沿った断面図。
【図６】図４のＢ−Ｂ線に沿った断面図。
【図７】図４のＣ−Ｃ線に沿った断面図。
【図８】図４のＣ−Ｃ線に沿った断面図。
【図９】本発明の第１および２実施例において用いる電
極を模式的に示す断面図。
極を模式的に示す断面図。
【図１０】半導体集積回路における従来の多層配線構造
を模式的に示す断面図。
を模式的に示す断面図。
【図１１】図１０における配線層間の容量を模式的に示
す断面図
す断面図
１…半導体基板、２…酸化膜、３…窒化膜、１１、１
２、１３…第１層目の配線層、４…層間絶縁膜、２１、
２２、２３…第２層目の配線層、７…溝。
２、１３…第１層目の配線層、４…層間絶縁膜、２１、
２２、２３…第２層目の配線層、７…溝。
Claims (2)
- 【請求項１】 表面に絶縁膜を有する半導体基板と、該
絶縁膜上に形成された第１層目の配線層と、該第１層目
の配線層を被覆するように上記絶縁膜上に形成された層
間絶縁膜と、該層間絶縁膜上に設けられた第２層目の配
線層と、上記第１層目の配線層間に生じる不所望な結合
容量を減少させる手段とを有することを特徴とする半導
体集積回路における多層配線構造。 - 【請求項２】 上記第１層目の配線層間に生じる不所望
な結合容量を減少させる手段が上記層間絶縁膜を介在す
ることなく上記第１層目の配線層間を互いに分離する溝
であることを特徴とする請求項１記載の多層配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29716692A JPH05198691A (ja) | 1991-11-15 | 1992-11-06 | 半導体集積回路における多層配線構造 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30037391 | 1991-11-15 | ||
| JP3-300373 | 1991-11-15 | ||
| JP29716692A JPH05198691A (ja) | 1991-11-15 | 1992-11-06 | 半導体集積回路における多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198691A true JPH05198691A (ja) | 1993-08-06 |
Family
ID=26561027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29716692A Withdrawn JPH05198691A (ja) | 1991-11-15 | 1992-11-06 | 半導体集積回路における多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198691A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767012A (en) * | 1996-06-05 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of forming a recessed interconnect structure |
| US7759749B2 (en) | 2005-03-16 | 2010-07-20 | Nec Corporation | Metal material, and coating film and wiring for semiconductor integrated circuitry utilizing the metal material |
-
1992
- 1992-11-06 JP JP29716692A patent/JPH05198691A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767012A (en) * | 1996-06-05 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of forming a recessed interconnect structure |
| US6031289A (en) * | 1996-06-05 | 2000-02-29 | Advanced Micro Devices, Inc. | Integrated circuit which uses a recessed local conductor for producing staggered interconnect lines |
| US7759749B2 (en) | 2005-03-16 | 2010-07-20 | Nec Corporation | Metal material, and coating film and wiring for semiconductor integrated circuitry utilizing the metal material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101297022B1 (ko) | 반도체 장치 | |
| KR100411782B1 (ko) | 반도체장치및그제조방법 | |
| KR20030095245A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| US20120248572A1 (en) | Semiconductor device having capacitor capable of reducing additional processes and its manufacture method | |
| US20020084526A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6343892B2 (ja) | ||
| US5955788A (en) | Semiconductor device having multilevel wiring with improved planarity | |
| JPH05198691A (ja) | 半導体集積回路における多層配線構造 | |
| CN114388473A (zh) | 半导体器件及其制造方法 | |
| KR940002757B1 (ko) | 바이폴라형 반도체장치 | |
| JP2508831B2 (ja) | 半導体装置 | |
| KR100334986B1 (ko) | 반도체 장치에서의 다층 배선구조 및 그 제조방법 | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| KR100392743B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH09307077A (ja) | 半導体装置の製造方法 | |
| JP3124085B2 (ja) | 半導体装置 | |
| JP3107005B2 (ja) | 半導体集積回路装置 | |
| KR19990036514A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPH1126577A (ja) | 配線間コンタクトおよびその形成方法 | |
| US6066895A (en) | Interconnecting structure for semiconductor integrated circuits and method | |
| JPH06204345A (ja) | 半導体装置 | |
| JPS6148779B2 (ja) | ||
| JPS63292672A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |