JPS63292672A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、導電層間の接触抵抗を低減した半導体装置に
関する。

［従来の技術］ 第５図は、従来の多層配線構造を有する半導体装置の縦
断面図、第６図はその模式的平面図である。なお、第５
図は第６図のＶ−Ｖ線による断面図である。半導体基板
１の表面に、第１の導電層２が形成されており、基板１
及び導電層２上には絶縁層３が形成されている。この絶
縁層３にはコンタクトホール４が形成されており、絶縁
層３上に形成された第２の導電層５はコンタクトホール
４内に埋め込まれて第１の導電層２に接触する。

これにより、第１及び第２の導電層２．５が接続される
。

［発明が解決しようとする問題点］ しかしながら、上述した従来の半導体装置においては、
第１の導電層２と第２の導電層５とが接触する面積は、
絶縁層３のコンタクトホール４の開口面積に相当する。

このため、両導電層２．５の接触面積を大きくしようと
すると、コンタクトホール４の開口面積を大きくする必
要がある。しかし、この開口面積を大きくしようとする
と、半導体装置自体が大型化してしまい、所要の機能が
充分に得られないという欠点がある。また、開口面積を
大きくするためには、第２の導電層５の形成面積も大き
くする必要があり、同様に半導体装置の大型化につなが
るという欠点もある。

本発明はかかる問題点に鑑みてなさｎたものであって、
半導体装置を大型化させることなく、淳１及び第２の導
電層間の接触面積を増大させることができ、導電層間の
接触抵抗が低い半導体装置を提供することを目的とする
。

［問題点を解決するための手段］ 本発明に係る半導体装置は、半導体基板の一面に設けら
れその上面の一部に凹所が形成された第１の導電層と、
この第１の導電層上に少なくとも前記凹所位置を外して
形成された絶縁層と、この絶縁層上に形成され少なくと
も前記凹所内に埋め込まれて前記第１の導電層に接続さ
れる第２の導電層と、を有し、前記第１及び第２の導電
層は少なくとも前記凹所の底面及び側面にて接触するこ
とを特徴とする。

［作用］ 本発明においては、第１の導電層の上面の一部に凹所が
形成されており、第２の導電層はこの凹所内に埋め込ま
れている。従って、この第１及び第２の導電層は少なく
とも前記凹所の底面及び側面にて接触する。

例えば、絶縁層のコンタクトホールの開口面積が凹所の
開口面積と同一であるとし、開口が一辺ａの正方形であ
るとする。そして、前記凹所の深さをｂとすると、第１
及び第２の導電層の接触面積はａ２＋４ａｂとなる。一
方、従来は、接触面積がａ２であるから、本発明におい
ては、４ａｂだけ従来より接触面積が多い。従って、本
発明においては、接触抵抗が低く、信頼性が高い半導体
装置を得ることができる。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の実施例に係る半導体装置の縦断面図で
ある。この第１図は第２図に示す模式的平面図のＩ−Ｉ
線による断面図である。半導体基板１１の表面に第１の
導電層１２が基板１１の表面と面一に形成されており、
この導電層１２の上面には、深さがｂの凹所１３が形成
されている。そして、基板１１及び導電層１２上には絶
縁層１４が配設されており、この絶縁層１４には凹所１
３と整合する形状のコンタクトホール１５が形成されて
いる。絶縁層１４上に形成された第２の導電層１６はコ
ンタクトホール１５及び凹所１３位置にて、このコンタ
クトホール１５及び凹所１３内に埋め込まれている。

このように構成された半導体装置においては、第１及び
第２の導電層１２．１６は凹所１３の底面及び側面にて
相互に接触する。従って、凹所１３の開口を長さがａの
正方形とすると、第１及び第２の導電層１２．１６の接
触面積はａ２＋４ａｂとなる。つまり、本実施例におい
ては、接触面積が凹所１３の側面の面積４ａｂだけ従来
の半導体装置の場合より大きい。これにより、低抵抗の
接触抵抗で第１の導電層１２と第２の導電層１６とが接
続される。

次に、この半導体装置の製造方法について説明する。半
導体基板１１に通常のフォトエツチング法等により、第
１の導電層１２を形成し、この第１の導電層１２及び基
板１１上に絶縁層１４を形成する 次いで、通常のフォトエツチング法により、絶縁層４に
一辺がａの正方形をなすコンタクトホール１５を形成す
る。

コンタクトホール１５を形成した後、エツチング液若し
くはエツチングガスを変更し、又はエツチング条件を変
更することにより、第１の導電層１２におけるコンタク
トホール１５に整合する領域を深さｂだけエツチングす
る。

その後、第２の導電層１６を、絶縁層１４上に積層し、
更に凹所１３及びコンタクトホール１５内に埋め込む。

このようにして、第１図に示す構造の半導体装置が製造
される。

次に、第３図及び第４図に基いて、本発明の第２の実施
例について説明する。第３図は本発明の第２の実施例を
示す縦断面図、第４図はその模式的平面図である。第３
図は第４図の■−■線による縦断面図である。この実施
例においては、半導体基板２１上に絶縁Ｍ２２が形成さ
れており、第６一 １の配線層２３と第２の配線層２７とが絶縁層２５を介
して積層されている。第１の配線層２３の上面には凹所
２４が形成されており、この凹所２４に整合する形状の
コンタクトホール２６が絶縁層２５に形成されている。

第２の配線層２７は凹所２４及びコンタクトホール２６
に埋め込まれており、これにより第１の配線層２３と第
２の配線層２７とが接続される。

このように、この実施例は、配線層２３．２７間を接続
するものである点で第１の実施例と異なるが、この実施
例においても、第１及び第２の配線層２３．２７は、凹
所２４の底面の外、側面でも接触する。従って、この接
触面積が大きく、接触抵抗が低い。

［発明の効果］ 以上説明したように、本発明によれば、第１の導電層の
表面に形成された凹所内に第２の導電層を埋め込んで第
１及び第２の導電層を接触させるから、接触面積が大き
く接、触抵抗が低減される。

これにより、半導体装置を大型化することなく、必要な
機能を満足させることができると共に、信頼性が向上し
た半導体装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す縦断面図、第２図
は同じくその模式的平面図、第３図は本発明の第２の実
施例を示す縦断面図、第４図は同じくその模式的平面図
、第５図は従来の半導体装置の縦断面図、第６図は同じ
くその模式的平面図である。 １、．１１，２］、、半導体基板、２，１２；第１の導
電層、３，１４，２５；絶縁層、５．１６；第２の導電
層、２２；絶縁膜、２３；第１の配線層、２７；第２の
配線層

Claims (1)

【特許請求の範囲】
1. 半導体基板の一面に設けられその上面の一部に凹所が形
   成された第１の導電層と、この第１の導電層上に少なく
   とも前記凹所位置を外して形成された絶縁層と、この絶
   縁層上に形成され少なくとも前記凹所内に埋め込まれて
   前記第１の導電層に接続される第２の導電層と、を有し
   、前記第１及び第２の導電層は少なくとも前記凹所の底
   面及び側面にて接触することを特徴とする半導体装置。