KR100198635B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100198635B1 KR100198635B1 KR1019960031637A KR19960031637A KR100198635B1 KR 100198635 B1 KR100198635 B1 KR 100198635B1 KR 1019960031637 A KR1019960031637 A KR 1019960031637A KR 19960031637 A KR19960031637 A KR 19960031637A KR 100198635 B1 KR100198635 B1 KR 100198635B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- forming
- wiring
- layer
- metal layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자에 관한 것으로, 특히 셀간의 신호 전달 속도를 향상시키는데 적당하도록 한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
본 발명의 금속 배선 형성은 복수의 소자들을 서로 연결하는 금속 배선을 소자의 전극들 또는 하층 배선에 콘택되는 부분을 제외한 부분에서는 절연체에 의해 서로 절연되는 다층으로 형성한 것이다. 그러므로 서로 연결하고자하는 소자의 전극들 또는 하층 배선을 연결하는 금속 배선이 단위 면적에서 그 표면적이 넓다.
전하의 이동은 금속 배선의 내부보다 표면에서 더 많이 이동하므로 표면적이 넓다는 것은 전하의 이동 속도를 향상시키는데 더 유리하다.
그러므로 소자들간의 신호 전달 속도가 빨라져 소자의 특성을 향상시키는 효과가 있다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 셀간의 신호 전달 속도를 향상시키는데 적당하도록 한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 금속 배선에 관하여 설명하면 다음과 같다.
제1도는 종래 기술의 금속 배선의 구조 단면도이고, 제2도는 종래 기술의 금속 배선층의 구조 단면도이다.
종래 기술의 금속 배선 구조는 먼저, 복수의 소자들이 형성된 반도체 기판(1)상에 형성되는 제 1 절연층(2)과, 상기 제 1 절연층(2)의 콘택홀을 통하여 소자들에 각각 접속 형성된 하층 배선(3) 또는 전극들과, 상기 하층 배선(3) 또는 전극들을 포함하는 전면에 콘택홀을 가지고 형성된 제 2 절연층(4)과, 상기 제 2 절연층(4)의 콘택홀을 통하여 하층 배선(3) 또는 전극들에 접속되어 형성된 상층 배선(5)으로 구성된다.
상기와 같은 구조를 갖는 종래 기술의 금속 배선을 형성하기 위한 공정 순서는 다음과 같다.
먼저, 소자들이 형성된 반도체 기판(1)상에 CVD 공정으로 제 1 절연층(2)을 형성하고 각각 소자들의 불순물 확산 영역들에 콘택시키기 위한 콘택홀을 사진식각 공정으로 형성한다.
그리고 상기 콘택홀을 통하여 각각의 소자들에 전극 또는 하층 배선(3)을 형성한다.
상기 전극 또는 하층 배선(3)상에 콘택홀을 갖는 제 2 절연층(4)을 형성하고 그의 콘택홀을 통하여 전극 또는 하층 배선(3)에 접속되도록 상층 배선(5)을 형성한다.
상기와 같은 종래 기술의 금속 배선은 그 금속 배선을 구성하는 금속층을 단층 구조로 하여 이웃 소자들을 전기적으로 연결한다.
종래 기술의 금속 배선에 있어서는 제2도에서와 같이 금속 배선을 구성하는 금속층이 단층 구조로되어 있어 소자간의 전기적인 신호 전달 속도의 향상에는 한계가 있다. 또한 신호의 전달 과정에서 그 신호 레벨을 유지하지 못해 디바이스 특성을 저하시키는 등의 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출한 것으로, 셀간의 신호 전달 특성을 향상시키는데 적당하도록 한 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
제1도는 종래 기술의 금속 배선의 구조 단면도.
제2도는 종래 기술의 금속 배선층의 구조 단면도.
제3a도 내지 제3d도는 본 발명의 금속 배선의 공정 단면도.
제4도는 본 발명의 금속 배선층의 구조 단면도.
* 도면의 주요부분에 대한 부호의 설명
30 : 반도체 기판 31 : 제 1 절연막
32 : 하층 배선 33 : 제 2 절연막
34 : 제 1 금속층 35 : 제 3 절연막
36 : 제 2 금속층 37 : 제 4 절연막
38 : 제 3 금속층
본 발명의 반도체 소자의 금속 배선 형성 방법은 복수의 소자들을 서로 연결하는 금속 배선을 소자의 전극들 또는 하층 배선에 콘택되는 부분을 제외한 부분에서 절연체에 의해 서로 절연되는 다층으로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 금속 배선 형성 방법에 관하여 상세히 설명하면 다음과 같다.
제3a도 내지 제3d도는 본 발명의 금속 배선의 공정 단면도이고, 제4도는 본 발명의 금속 배선층의 구조 단면도이다.
본 발명의 금속 배선 형성 방법은 먼저, 제3a도에서와 같이, 복수개의 소자들이 형성된 반도체 기판(30)상에 제 1 절연막(31)을 형성하고 상기 소자들의 불순물 확산 영역상의 제 1 절연막(31)을 선택적으로 식각하여 콘택홀을 형성한다.
그리고 상기 콘택홀을 포함하는 제 1 절연막(31)상에 금속층을 형성하고 패터닝하여 하층 배선(32) 또는 전극들을 형성한다.
이어, 상기 하층 배선(32) 또는 전극들을 포함하는 전면에 제 2 절연막(33)을 형성하고 이웃하는 소자들을 전기적으로 접속시키기 위한 콘택홀을 형성한다.
그리고 제3b도에서와 같이, 상기 콘택홀을 포함하는 전면에 제 1 금속층(34)을 형성하고 서로 전기적으로 연결시키고자 하는 소자들 사이의 배선 영역(금속 배선을 효율적으로 하기 위해 레이 아웃상에서 할당되는 영역)에만 남도록 식각한다.
이어, 상기 제 1 금속층(34)을 포함하는 전면에 제 3 절연막(35)을 형성하고 상기 제 1 금속층(34)과 동일한 너비를 갖도록 그 제 1 금속층(34)상측의 제 3 절연막(35)상에 제 2 금속층(36)을 형성한다.
이때, 금속층들은 알루미늄 또는 그의 합금 등을 사용하여 형성한다. 그리고 절연막들은 산화 알루미늄(Aluminum Oxide) 등을 사용한다.
그리고 제 1 금속층(34)과 제 2 금속층(36)은 동일한 물질을 사용하여 형성한다.
그리고 제3c도에서와 같이, 상기 제 2 금속층(36)을 포함하는 전면에 제 4 절연막(37)을 형성하고 상기 하층 배선(32) 또는 전극들의 상측의 제 4 절연막(37), 제 2 금속층(36), 제 3 절연막(35), 제 1 금속층(34)을 선택적으로 식각하여 서로 전기적으로 연결하고자 하는 하층 배선(32) 또는 전극들이 노출되도록 콘택홀을 형성한다.
이어, 제3d도에서와 같이, 상기 콘택홀을 상기 제 1, 2 금속층(34)(36)과 동일 물질을 사용하여 매립하여 제 1, 2 금속층(34)(36)과 접속되는 제 3 금속층(38)을 형성한다.
그리고 상기 제 4 절연막(37)을 제거한다.
이때, 제 3 금속층(38)은 상기 제 2 금속층(36)과 동일 높이가 되도록 형성한다.
즉, 하층 배선(32) 또는 전극들을 서로 연결시키는 상층 배선이 제 1, 2, 3 금속층(34)(36)(38)으로 구성된다.
본 발명의 반도체 소자의 금속 배선은 제4도에서와 같이, 서로 연결하고자 하는 소자의 전극들 또는 하층 배선을 연결하는 금속 배선이 다층 구조로 되어 단위 면적에서 그 표면적이 넓다.
전하의 이동은 금속 배선의 내부보다 표면에서 더 많이 이동하므로 표면적이 넓다는 것은 전하의 이동 속도를 향상시키는데 더 유리하다.
그러므로 소자들간의 신호 전달 속도가 빨라져 소자의 특성을 향상시키는 효과가 있다.
Claims (7)
- 복수의 소자들을 서로 연결하는 금속 배선을 소자의 전극들 또는 하층 배선에 콘택되는 부분을 제외한 부분에서 절연체에 의해 서로 절연되는 다층으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제1항에 있어서, 다층의 금속 배선층들 및 그들에 연결되고 소자의 전극들 또는 하층 배선에 콘택되는 콘택층은 모두 동일 금속 또는 그 금속을 포함하는 합금을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 복수개의 소자들이 형성된 반도체 기판상에 제 1 절연막을 형성하고 선택적으로 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 포함하는 제 1 절연막상에 금속층을 형성하고 패터닝하여 하층 배선 또는 전극들을 형성하는 공정과, 상기 하층 배선 또는 전극들을 포함하는 전면에 제 2 절연막을 형성하고 이웃하는 소자들을 전기적으로 접속시키기 위한 콘택홀을 형성하는 공정과, 상기 콘택홀을 포함하는 소정 영역에 제 1 금속층을 형성하고 상기 제 1 금속층을 포함하는 전면에 제 3 절연막을 형성하는 공정과, 상기 제 1 금속층 상측의 제 3 절연막상에 제 2 금속층을 형성하는 공정과, 상기 제 2 금속층을 포함하는 전면에 제 4 절연막을 형성하고 상기 하층 배선 또는 전극들의 상측의 제 4 절연막, 제 2 금속층, 제 3 절연막, 제 1 금속층을 선택적으로 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 매립하여 제 1, 2 금속층과 접속되는 제 3 금속층을 형성하고 상기 제 4 절연막을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제3항에 있어서, 제 1 금속층과 제 2 금속층은 동일한 너비로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제3항에 있어서, 제 1, 2, 3 금속층은 동일한 금속 또는 그 금속을 포함하는 합금으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제5항에 있어서, 제 1, 2, 3 금속층은 알루미늄 또는 알루미늄을 포함하는 합금으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제3항에 있어서, 제 3 금속층은 제 2 금속층과 동일 높이로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031637A KR100198635B1 (ko) | 1996-07-31 | 1996-07-31 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031637A KR100198635B1 (ko) | 1996-07-31 | 1996-07-31 | 반도체 소자의 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980011933A KR980011933A (ko) | 1998-04-30 |
| KR100198635B1 true KR100198635B1 (ko) | 1999-06-15 |
Family
ID=19468238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960031637A KR100198635B1 (ko) | 1996-07-31 | 1996-07-31 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100198635B1 (ko) |
-
1996
- 1996-07-31 KR KR1019960031637A patent/KR100198635B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980011933A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007830B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6245664B1 (en) | Method and system of interconnecting conductive elements in an integrated circuit | |
| JP2003258107A5 (ko) | ||
| KR100198635B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR940001358A (ko) | 반도체장치 제조방법 | |
| JP2623019B2 (ja) | 半導体装置 | |
| KR100299521B1 (ko) | 반도체 소자의 배선 형성방법 | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| JPH11274434A (ja) | 半導体装置及びその製造方法 | |
| KR100252884B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100328819B1 (ko) | 반도체장치의배선형성방법 | |
| JP2003347432A (ja) | 半導体素子の製造方法 | |
| KR100910006B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR100360152B1 (ko) | 배선 형성 방법 | |
| KR100324341B1 (ko) | 반도체 장치의 패드 형성방법 | |
| KR0149889B1 (ko) | 전계효과 소자의 전극 형성 방법 | |
| JPH01289142A (ja) | 垂直配線構造 | |
| KR20010068729A (ko) | 커패시터 제조방법 | |
| KR19990057892A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100247229B1 (ko) | 개선된콘택구조를가지는반도체장치및콘택형성방법 | |
| JPS63237443A (ja) | 半導体装置 | |
| KR980005588A (ko) | 반도체 장치 및 그 제조방법 | |
| KR100365743B1 (ko) | 반도체소자의콘택형성방법 | |
| KR20000041077A (ko) | 반도체 장치의 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060221 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |