KR100324341B1

KR100324341B1 - 반도체 장치의 패드 형성방법

Info

Publication number: KR100324341B1
Application number: KR1020000007026A
Authority: KR
Inventors: 최기수
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-02-15
Filing date: 2000-02-15
Publication date: 2002-02-16
Also published as: KR20010083479A

Abstract

본 발명은 반도체 장치의 패드 형성방법에 관한 것으로, 종래 반도체 장치의 패드는 본딩시 그 압력에 의해 패드가 벋겨지는 현상과 금속배선과 패드를 연결하는 플러그가 횡방향으로 압력을 받아 단선되는 현상이 발생될 수 있어, 그 수율이 저하되는 문제점과 아울러 반도체 장치의 신뢰성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 더미 기판이 형성되도록 상호 소정거리 이격된 위치에 필드산화막을 형성하는 단계와; 상기 구조의 상부전면에 층간절연막을 증착하고, 복수의 콘택홀을 형성하여 상기 필드산화막 각각의 상부를 노출시키는 단계와; 상기 콘택홀 내에 위치하는 복수의 제1플러그를 형성하고 상기 제1플러그와 층간절연막의 상부에 금속을 증착하고 사진식각공정으로 상기 더미 기판의 상부측에 위치하는 층간절연막의 일부를 노출시키는 복수의 콘택홀을 형성하는 단계와; 상기 구조의 상부전면에 금속층간절연막을 증착하고, 콘택홀을 형성하여 상기 하부 금속층에 형성된 콘택홀에 채워진 금속층간절연막을 식각하여 상기 하부 금속층의 일부를 노출시키는 단계와; 상기 콘택홀 내에 제2플러그를 형성하고 금속을 증착한 후 패터닝하여 상기 제2플러그를 통해 하부 금속층에 연결되는 상부 금속층을 형성하는 단계로 구성되어 본딩시의 압력을 분산시켜 패드의 벋겨짐현상과 플러그의 단선현상을 방지하는 효과가 있다.

Description

반도체 장치의 패드 형성방법{MANUFACTURING METHOD FOR PAD ON SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치의 패드 형성방법에 관한 것으로, 특히 본딩시 가해지는 압력을 분산할 수 있는 구조로 패드를 형성하여 패드의 벋겨짐현상 및 단선현상을 방지하는데 적당하도록 한 반도체 장치의 패드 형성방법에 관한 것이다.

도1은 종래 패드의 평면도이고 도2는 도1에 있어서, A-A'방향의 단면도로서, 이에 도시한 바와 같이 기판(1)의 일부에 형성된 필드산화막(2)의 상부전면에 층간절연막(3)을 증착하는 단계와; 상기 층간절연막(3)의 상부전면에 하부 금속층(4)을 형성하는 단계와; 상기 하부 금속층(4)의 상부전면에 금속층간절연막(5)을 증착하고, 사진식각공정을 통해 상기 증착된 하부 금속층(4)의 주변부가 선택적으로 노출되도록 하는 콘택홀을 형성하는 단계와; 상기 콘택홀 내에 도전성 플러그(6)를 형성하는 단계와; 상기 금속층간절연막(5)과 플러그(6)의 상부에 상부 금속층(7)을 형성하는 단계로 제조된다.

이하, 상기와 같은 종래 반도체 장치의 패드 형성방법을 좀 더 상세히 설명한다.

먼저, 기판(1)의 일부에 필드산화막(2)을 형성하여, 소자형성영역을 정의하고, 그 소자형성영역의 상부에 반도체 소자를 형성한 후, 그 상부전면에 층간절연막(3)을 증착한다.

그 다음, 상기 층간절연막(3)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키고, 그 상부전면에 금속을 증착하고 패터닝하여 상기 노출된 반도체 소자의 특정영역에 접속됨과 아울러 상기 필드산화막(2)의 상부측 층간절연막(3) 상에 소정면적을 갖는 하부 금속층(4)을 형성한다.

그 다음, 상기 구조의 상부전면에 금속층간절연막(5)을 증착하고, 사진식각공정을 통해 다수의 콘택홀을 형성하여 상기 필드산화막(2)의 상부측에 위치하는 하부 금속층(4) 주변부를 선택적으로 노출시킨다.

그 다음, 상기 구조의 상부전면에 도전성막을 증착하고, 평탄화하여 상기 금속층간절연막(5)을 노출시킴으로써, 상기 금속층간절연막(5)에 형성한 콘택홀 내에 위치하는 플러그(6)를 형성하게 된다.

그 다음, 상기 구조의 상부전면에 금속을 증착하여 상기 플러그(6)를 통해 하부 금속층(4)에 연결되는 상부 금속층(7)을 형성한다.

이때의 상부 금속층(7)은 패키지 공정에서 배선이 접속되는 실질적인 패드역할을 하게 된다.

도3은 본딩시 인가되는 압력의 진행을 보인 모식도로서, 이에 도시한 바와 같이 상기 상부 금속층(7)에 수직으로 인가되는 본딩 압력은 금속층간절연막(5)과 하부 금속층(4)에도 수직으로 작용하며, 플러그(6)의 내측에서 외측으로 즉, 플러그(6)의 횡방향으로의 압력으로 작용한다.

이와 같은 압력의 분산으로 금속층간절연막(5)에 수직으로 인가되는 압력에 의해 패드가 벋겨지는 현상(PEEL OFF)이 발생될 수 있으며, 상기 플러그(6)는 횡방향의 힘에 의해 단선되는 현상(CRACK)이 발생할 수 있다.

상기한 바와 같이 종래 반도체 장치의 패드 형성방법은 반도체 소자의 금속배선에 패드의 주변부에 형성된 콘택홀을 접속되는 패드를 형성하여 본딩시 인가되는 압력을 적절히 분산시킬 수 없는 구조를 갖으므로, 본딩시 그 압력에 의해 패드가 벋겨지는 현상과 금속배선과 패드를 연결하는 플러그가 횡방향으로 압력을 받아 단선되는 현상이 발생될 수 있어, 그 수율이 저하되는 문제점과 아울러 반도체 장치의 신뢰성이 저하되는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 본딩시 가해지는 압력을 적절히 분산시켜 본딩 압력에 의해 패드가 벋겨지거나 플러그가 단선되는 것을 방지할 수 있는 반도체 장치의 패드 형성방법을 제공함에 그 목적이 있다.

도1은 종래 반도체 장치의 패드 평면도.

도2는 도1에 있어서, A-A'방향의 단면도.

도3은 도2에 있어서, 본딩 압력의 분산과정을 보인 모식도.

도4은 본 발명 반도체 장치의 패드 평면도.

도5는 도4에 있어서, A-A'방향의 단면도.

도6은 도5에 있어서, 본딩 압력의 분산과정을 보인 모식도.

***도면의 주요 부분에 대한 부호의 설명***

1:기판 1-1:더미 기판

2:필드산화막 3:층간절연막

4:하부 금속층 5:금속층간절연막

6,8:플러그 7:상부 금속층

상기와 같은 목적은 기판의 상부에 더미 기판이 형성되도록 상호 소정거리 이격된 위치에 필드산화막을 형성하는 단계와; 상기 구조의 상부전면에 층간절연막을 증착하고, 복수의 콘택홀을 형성하여 상기 필드산화막 각각의 상부를 노출시키는 단계와; 상기 콘택홀 내에 위치하는 복수의 제1플러그를 형성하고 상기 제1플러그와 층간절연막의 상부에 금속을 증착하고 사진식각공정으로 상기 더미 기판의 상부측에 위치하는 층간절연막의 일부를 노출시키는 복수의 콘택홀을 형성하는 단계와; 상기 구조의 상부전면에 금속층간절연막을 증착하고, 콘택홀을 형성하여 상기 하부 금속층에 형성된 콘택홀에 채워진 금속층간절연막을 식각하여 상기 하부 금속층의 일부를 노출시키는 단계와; 상기 콘택홀 내에 제2플러그를 형성하고 금속을증착한 후 패터닝하여 상기 제2플러그를 통해 하부 금속층에 연결되는 상부 금속층을 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도4는 본 발명 반도체 장치 패드의 평면도이고, 도5는 도4에 있어서, A-A'방향의 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 더미 기판(1-1)이 형성되도록 상호 소정거리 이격된 위치에 필드산화막(2)을 형성하는 단계와; 상기 필드산화막(2)과 더미 기판(1-1)의 상부전면에 층간절연막(3)을 증착하고, 그 층간절연막(3)에 복수의 콘택홀을 형성하여 상기 복수의 필드산화막(2)의 상부를 노출시키는 단계와; 상기 층간절연막(3)에 형성된 콘택홀 내에 위치하는 복수의 플러그(8)를 형성하는 단계와; 상기 플러그(8)와 층간절연막(3)의 상부에 금속을 증착하고 사진식각공정으로 상기 더미 기판(1-1)의 상부측에 위치하는 층간절연막(3)의 일부를 노출시키는 복수의 콘택홀을 형성하여 콘택홀이 형성된 하부 금속층(4)을 형성하는 단계와; 상기 구조의 상부전면에 금속층간절연막(5)을 증착하고, 콘택홀을 형성하여 상기 하부 금속층(4)에 형성된 콘택홀에 채워진 금속층간절연막(5)을 식각하여 상기 콘택홀의 외벽인 하부 금속층(4)의 일부를 노출시키는 단계와; 상기 금속층간절연막(5)에 형성한 콘택홀 내에 플러그(6)를 형성하는 단계와; 상기 플러그(6)와 금속층간절연막(5) 상에 금속을 증착하고 패터닝하여 상기 플러그(6)를 통해 하부 금속층(4)에 연결되는 상부 금속층(7)을 형성하는 단계로 형성된다.

이하, 상기와 같은 본 발명 반도체 장치의 패드 형성방법을 좀 더 상세히 설명한다.

먼저, 기판(1)의 상부에 필드산화막(2)을 형성하여 소자형성영역을 정의한다. 이때의 필드산화막(2)은 그 절연영역 중간부분에 소자가 형성되지 않는 기판영역인 더미 기판(1-1)영역이 설정되도록 폭이 좁은 복수의 트랜치를 형성하고, 그 상부에 산화막을 증착한 후, 평탄화하여 형성한다.

그 다음, 상기 필드산화막(2)의 형성으로 정의된 소자형성영역에 반도체 소자를 형성하고, 그 반도체 소자가 형성된 기판(1)의 상부에 층간절연막(3)을 증착한다.

그 다음, 상기 층간절연막(3)에 다수의 콘택홀을 형성하여 상기 형성한 복수개의 필드산화막(2) 상부를 노출시킴과 아울러 상기 반도체 소자의 특정영역을 노출시킨다.

그 다음, 상기 구조의 상부전면에 도전성막을 증착하고, 평탄화하여 상기 반도체 소자의 특정영역에 접속되는 플러그와 상기 콘택홀을 통해 필드산화막(2)에 접하는 플러그(8)를 형성한다. 이때의 플러그(8)는 패드에 인가된 본딩압력을 더미기판(1-1)으로 분산시키는 역할을 한다.

그 다음, 상기 구조의 상부전면에 상기 플러그(8)에 접속됨과 아울러 상기 반도체 소자의 특정영역에 접하는 플러그에 접하는 하부 금속층(4)을 형성한다.

이때 하부 금속층(4)은 사진식각공정을 통해 상기 플러그(8)가 형성되지 않은 층간절연막(3)의 일부를 노출시키는 복수의 콘택홀을 형성한다.

그 다음, 상기 콘택홀이 형성된 하부 금속층(4)의 상부전면에 금속 층간절연막(5)을 증착하고 상기 금속층간절연막(5)에 복수의 콘택홀을 형성하여 상기 하부금속층(4)의 식각영역 측면을 노출시킨다.

그 다음, 상기 구조의 상부전면에 도전성 물질을 증착하고 평탄화하여 상기 콘택홀을 통해 하부 금속층(4)에 접하는 플러그(6)를 형성한다.

그 다음, 상기 구조의 상부전면에 금속을 증착하고 패터닝하여 상기 플러그(6)를 통해 하부 금속층(4)에 연결되는 상부 금속층(7)을 형성한다.

도6은 상기 상부 금속층(7)에 와이어를 본딩할때의 패드내 압력의 분산 경로를 보인 모식도로서, 이에 도시한 바와 같이 상기 상부 금속층(7)에 수직으로 인가되는 본딩 압력은 그 하부에 위치하는 복수의 플러그(6)를 통해 넓은 면적으로 분산되고, 그 분산된 압력은 다시 하부 금속층(4)을 통해 분산된다.

또한, 그 압력은 플러그(8)를 통해 더미 기판(1-1)으로 분산되어 본딩시 패드가 벋겨지거나, 플러그가 단선되는 등의 문제 발생을 방지할 수 있게 된다.

상기한 바와 같이 본 발명은 패드에 인가되는 본딩압력을 그 패드 하부에 형성된 복수의 플러그를 통해 금속배선측으로 분산시키고, 그 분산된 압력을 다시 금속배선 하부측의 플러그를 통해 소자가 형성되지 않는 더미 기판 측으로 분산시킴으로써, 본딩 압력에 대한 내성을 향상시켜 패드의 벋겨짐과 플러그의 단선을 방지하여 반도체 장치의 신뢰성을 향상시키는 효과가 있다.

Claims

기판의 상부에 더미 기판이 형성되도록 상호 소정거리 이격된 위치에 필드산화막을 형성하는 단계와; 상기 필드산화막과 더미 기판의 상부전면에 층간절연막을 증착하고, 그 층간절연막에 복수의 콘택홀을 형성하여 상기 복수의 필드산화막의 상부를 노출시키는 단계와; 상기 층간절연막에 형성된 콘택홀 내에 위치하는 복수의 제1플러그를 형성하는 단계와; 상기 제1플러그와 층간절연막의 상부에 금속을 증착하고 사진식각공정으로 상기 더미 기판의 상부측에 위치하는 층간절연막의 일부를 노출시키는 복수의 콘택홀을 형성하여, 콘택홀이 형성된 하부 금속층을 형성하는 단계와; 상기 구조의 상부전면에 금속층간절연막을 증착하고, 콘택홀을 형성하여 상기 하부 금속층에 형성된 콘택홀에 채워진 금속층간절연막을 식각하여 상기 콘택홀의 외벽인 하부 금속층의 일부를 노출시키는 단계와; 상기 금속층간절연막에 형성한 콘택홀 내에 제2플러그를 형성하는 단계와; 상기 제2플러그와 금속층간절연막 상에 금속을 증착하고 패터닝하여 상기 제2플러그를 통해 하부 금속층에 연결되는 상부 금속층을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 패드 형성방법.