JPH06196525A - ボンディングパッドの構造 - Google Patents

ボンディングパッドの構造

Info

Publication number
JPH06196525A
JPH06196525A JP34421092A JP34421092A JPH06196525A JP H06196525 A JPH06196525 A JP H06196525A JP 34421092 A JP34421092 A JP 34421092A JP 34421092 A JP34421092 A JP 34421092A JP H06196525 A JPH06196525 A JP H06196525A
Authority
JP
Japan
Prior art keywords
pad
metal
tungsten
bonding pad
layer metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34421092A
Other languages
English (en)
Inventor
Yoshiaki Honda
吉昭 本田
Ryuji Ariyoshi
竜司 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP34421092A priority Critical patent/JPH06196525A/ja
Publication of JPH06196525A publication Critical patent/JPH06196525A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ＬＳＩのボンディングパッドの上層メタルと下
層メタルの間又はメタルとポリシリコン間の剥れを防止
し、またプロセスの途中でタングステン残渣によるパー
ティクルが発生するのを防止する。 【構成】上層メタルと下層メタル間の接続孔を多数の幅
０．８μｍ程度のスリット１１の配列又は径０．８μｍ
程度の多数の孔の分散した配列とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はボンディングパッドの構
造に関するものである。
【０００２】
【従来の技術】従来のボンディングパッドは図７に示す
ように、フィールド酸化膜１上に層間絶縁膜２を形成
し、その上に形成した最上層のメタルパッド４のみで構
成されるもの、あるいは図８に示すように、層間絶縁膜
２に単一の大きな孔をあけ、上層メタルパッド４と下層
メタルパッド５又は下層メタルパッド５とポリシリコン
（ポリサイド）パッド６を接続する構造が一般的であっ
た。なお、図７、図８において、３はパッシベーション
膜である。
【０００３】
【発明が解決しようとする課題】従来技術のうち、図７
の構造では、下地の層間絶縁膜２とメタルパッド４の界
面で剥れを生じ易く、このため、アセンブリ歩留りを低
下させることがあるという問題点があった。特に、高融
点金属系のバリアメタルなどを用いる積層メタル構造の
場合、ボンディングパッドが剥れる問題が著しかった。
【０００４】従来技術のうち図８のように層間絶縁膜２
に孔を開け、上層メタルパッド４と下層メタルパッド
５、さらに最下層のゲート材料の配線に使用するポリシ
リコン（ポリサイド）パッド６を接続すると、前記剥れ
に対する強度は向上した。しかし、近年、コンタクトホ
ール、ビアホールの埋込みにブランケットタングステン
ＣＶＤ／エッチバック技術を用いるようになって、次に
述べる問題点が発生した。すなわち、ボンディングパッ
ド部のメタルパッドとメタルパッド間、又はメタルパッ
ドとポリシリコンパッド間の接続孔のように大きな開孔
部では、タングステンエッチバック後の開孔部７の側壁
に図９に示すようなタングステン残渣９が発生し、プロ
セスの途中でこの残渣９が針状のタングステン異物（パ
ーティクル）となってラインを汚染するという問題点が
新たに生じた。
【０００５】本発明は、ＬＳＩの製造にタングステンＣ
ＶＤによるホール埋込みを用いる場合において、パーテ
ィクルの発生がなく、しかも下地から剥れにくいボンデ
ィングパッドの構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は前記問題点を解
決するために、集積回路のボンディングパッド部上層メ
タルパッドと下層メタルパッド間又はメタルパッドとポ
リシリコンパッド間の接続孔を、多数のスリット又は多
数の孔の分散した配列により形成したことを特徴とする
ボンディングパッドの構造である。
【０００７】この場合、スリットの幅あるいは孔の径は
ブランケットタングステンＣＶＤ／エッチバック技術で
完全に埋込まれる程度、すなわち、通常、１．５μｍ程
度以下に設定するのが適当である。図１は並列する多数
のスリット１１、図２は格子状のスリット１２、図３は
多数の小孔１３を配列した例である。また、図５は額縁
状のスリット１４、図６は矩形状の孔１５の例である。
図３のボンディングパッドの断面図の模式図を図４に示
す。図４は２層メタル／１層ポリシリコン配線の例であ
る。
【０００８】
【作用】本発明によれば、従来の単一の大きな孔による
接続孔でなく、ボンディングパッド部の接続孔をタング
ステンで完全に埋込まれる程度の幅寸法のスリットか又
は同程度の寸法の多数の小孔が分散した配列にしたの
で、タングステン残渣によるパーティクルの発生がなく
なる。
【０００９】また、上層メタルと下層メタル、又はメタ
ルとポリシリコン（ポリサイド）を前記接続孔を通して
接続するようにしたので、パッド剥れに対する強度が向
上し、アセンブリ歩留りが向上する。
【００１０】
【実施例】本発明による効果をテストするため、ボンデ
ィングパッドのメタルとメタル間及びメタルとポリシリ
コン（ポリサイド）間の接続孔として以下にあげるパタ
ーンを用意し、１層ポリシリコン、２層メタル配線のサ
ンプルを試作した。 パターン（Ａ）：孔径：０．８μｍ、孔のピッチ：２μ
ｍ（図３） パターン（Ｂ）：孔径：０．８μｍ、孔のピッチ：５μ
ｍ（図３） パターン（Ｃ）：孔径：０．８μｍ、孔のピッチ：１０
μｍ（図３） パターン（Ｄ）：スリット幅：０．８μｍ、スリットの
ピッチ：４μｍ平行配列（図１） パターン（Ｅ）：孔径：０．８μｍ、孔のピッチ：１０
μｍ平行配列（図１） パターン（Ｆ）：孔径：０．８μｍ、孔のピッチ：１０
μｍ格子状配列（図２） 比較のために図７に示す従来のパッド構造のサンプルを
用意した。
【００１１】ワイヤボンディングは、アルミ線を用い一
定の条件のもとで行った。図１０にワイヤプルテストの
結果の例を示す。各サンプルとも９０本のワイヤで試験
した。たて軸はワイヤプル強度を示す。従来構造に比
べ、本発明によるボンディングパッド構造はどれもワイ
ヤプル強度が向上している。特に、接続孔をスリットの
配列にしたパターンの成績が良好であった。成績の良好
なサンプルの不良モードはすべてネック切れなどワイヤ
側の不良で、ボンディングパッド剥れはなかった。
【００１２】また、サンプル試作の途中でタングステン
残渣によるパーティクルの発生は観察されなかった。な
お、前記実施例にあげたパターン以外のスリットや小孔
の配列で構成される接続孔を用いれば同様の効果が得ら
れることは明らかである。
【００１３】
【発明の効果】本発明はボンディングパッドのメタルと
メタル間、又はメタルとポリシリコン（ポリサイド）間
の接続孔を多数のスリットあるいは小孔の配列にしたの
で、プロセスの途中でタングステン残渣によるパーティ
クルの発生がない。また最上層メタルからポリシリコン
まで接続されているのでボンディング剥れに対する強度
も向上した。
【図面の簡単な説明】
【図１】本発明の実施例の平面図である。
【図２】本発明の実施例の平面図である。
【図３】本発明の実施例の平面図である。
【図４】本発明の一例の断面模式図である。
【図５】本発明の例の平面図である。
【図６】本発明の例の平面図である。
【図７】従来パッド構造の断面模式図である。
【図８】従来パッド構造の断面模式図である。
【図９】タングステン残渣の断面模式図である。
【図１０】本発明の効果を示す図である。
【符号の説明】
１ フィールド酸化膜 ２ 層間絶縁膜 ３ パッシべーション膜 ４ メタルパッド ５ メタルパッド ６ ポリシリコン（ポリサイド）パッド ７ 接続孔（従来） ８ バリアメタル（タングステン密着層） ９ タングステン残渣 １１、１２、１４ スリット １３、１５ 孔

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 集積回路のボンディングパッドの上層メ
    タルと下層メタル間又はメタルとポリシリコン間の接続
    孔を、多数のスリットの配列又は多数の孔の分散した配
    列により形成したことを特徴とするボンディングパッド
    の構造。
JP34421092A 1992-12-24 1992-12-24 ボンディングパッドの構造 Withdrawn JPH06196525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34421092A JPH06196525A (ja) 1992-12-24 1992-12-24 ボンディングパッドの構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34421092A JPH06196525A (ja) 1992-12-24 1992-12-24 ボンディングパッドの構造

Publications (1)

Publication Number Publication Date
JPH06196525A true JPH06196525A (ja) 1994-07-15

Family

ID=18367485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34421092A Withdrawn JPH06196525A (ja) 1992-12-24 1992-12-24 ボンディングパッドの構造

Country Status (1)

Country Link
JP (1) JPH06196525A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000029274A (ko) * 1998-10-23 2000-05-25 가네코 히사시 집적 회로 칩을 위한 강한 결합 패드 구조
KR100324341B1 (ko) * 2000-02-15 2002-02-16 박종섭 반도체 장치의 패드 형성방법
KR100358567B1 (ko) * 1999-12-28 2002-10-25 주식회사 하이닉스반도체 반도체소자의 제조방법
US6653729B2 (en) 2000-09-29 2003-11-25 Nec Electronics Corporation Semiconductor device and test method for manufacturing same
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
KR100675275B1 (ko) * 2004-12-16 2007-01-26 삼성전자주식회사 반도체 장치 및 이 장치의 패드 배치방법
JP2007194663A (ja) * 1998-12-28 2007-08-02 Samsung Electronics Co Ltd 半導体素子のボンディングパッド構造
KR100772015B1 (ko) * 2005-03-15 2007-10-31 삼성전자주식회사 본딩 패드 구조 및 그 형성방법
US7701063B2 (en) 2004-02-26 2010-04-20 Renesas Technology Corp. Semiconductor device
US7741724B2 (en) 2007-04-02 2010-06-22 Sanyo Electric Co., Ltd. Semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000029274A (ko) * 1998-10-23 2000-05-25 가네코 히사시 집적 회로 칩을 위한 강한 결합 패드 구조
JP2007194663A (ja) * 1998-12-28 2007-08-02 Samsung Electronics Co Ltd 半導体素子のボンディングパッド構造
KR100358567B1 (ko) * 1999-12-28 2002-10-25 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100324341B1 (ko) * 2000-02-15 2002-02-16 박종섭 반도체 장치의 패드 형성방법
US6653729B2 (en) 2000-09-29 2003-11-25 Nec Electronics Corporation Semiconductor device and test method for manufacturing same
US6815325B2 (en) 2000-09-29 2004-11-09 Nec Electronics Corporation Semiconductor device and test method for manufacturing same
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
US7701063B2 (en) 2004-02-26 2010-04-20 Renesas Technology Corp. Semiconductor device
US8178981B2 (en) 2004-02-26 2012-05-15 Renesas Electronics Corporation Semiconductor device
KR100675275B1 (ko) * 2004-12-16 2007-01-26 삼성전자주식회사 반도체 장치 및 이 장치의 패드 배치방법
KR100772015B1 (ko) * 2005-03-15 2007-10-31 삼성전자주식회사 본딩 패드 구조 및 그 형성방법
US7741724B2 (en) 2007-04-02 2010-06-22 Sanyo Electric Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US6803302B2 (en) Method for forming a semiconductor device having a mechanically robust pad interface
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US6313537B1 (en) Semiconductor device having multi-layered pad and a manufacturing method thereof
KR100329407B1 (ko) 반도체 소자의 전극 구조
US7273804B2 (en) Internally reinforced bond pads
US5502337A (en) Semiconductor device structure including multiple interconnection layers with interlayer insulating films
US5703408A (en) Bonding pad structure and method thereof
US6552438B2 (en) Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6599578B2 (en) Method for improving integrated circuits bonding firmness
US9337090B2 (en) Semiconductor device
JP2002134509A (ja) シリコン・レベル相互接続層の機械的性能を構造的に増強する方法
US20020100949A1 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JPH06196525A (ja) ボンディングパッドの構造
US7777340B2 (en) Semiconductor device
KR19990052264A (ko) 다층 패드를 구비한 반도체 소자 및 그 제조방법
KR101589690B1 (ko) 반도체 소자의 본딩 패드 및 그의 제조방법
JP4579621B2 (ja) 半導体装置
KR100482364B1 (ko) 반도체소자의다층패드및그제조방법
JP2990322B2 (ja) 半導体装置
JP2003282574A (ja) 半導体装置
JPS63221649A (ja) 半導体装置の配線構造
KR100505614B1 (ko) 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법
JPH10154708A (ja) 半導体デバイスのパッド構造
JPS60187039A (ja) 多層配線部材
KR19990061338A (ko) 본딩 패드를 구비한 반도체 소자

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000307