KR20000004453A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20000004453A
KR20000004453A KR1019980025889A KR19980025889A KR20000004453A KR 20000004453 A KR20000004453 A KR 20000004453A KR 1019980025889 A KR1019980025889 A KR 1019980025889A KR 19980025889 A KR19980025889 A KR 19980025889A KR 20000004453 A KR20000004453 A KR 20000004453A
Authority
KR
South Korea
Prior art keywords
memory cell
interlayer insulating
forming
insulating film
cell region
Prior art date
Application number
KR1019980025889A
Other languages
English (en)
Inventor
박준수
손창진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980025889A priority Critical patent/KR20000004453A/ko
Publication of KR20000004453A publication Critical patent/KR20000004453A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 식각깊이차가 큰 메모리셀 영역과 주변회로영역의 컨택홀을 안정적으로 형성하는 반도체 장치의 제조방법을 제공한다. 본 발명에 의한 반도체 장치의 제조방법은, 먼저 게이트전극들이 형성된 반도체 기판의 메모리셀 영역과 주변회로 영역을 모두 덮는 제1 층간절연막을 형성하고, 제1 층간절연막에 메모리셀 영역의 컨택을 위한 제1 랜딩패드 및 주변회로영역의 컨택을 위한 제2 랜딩패드를 동시에 형성한다. 이어서, 상기 결과물 전면에 제2 층간절연막을 형성하고, 제2 층간절연막에 제1 및 제2 랜딩패드와 연결되는 제1 및 제2 컨택홀을 동시에 형성함으로써 이루어 진다.
본 발명에 의하면, 메모리셀 영역과 주변회로영역의 랜딩패드를 동시에 형성하여 후속 컨택홀 식각시 그 식각깊이를 같게 함으로써, 오정렬마진의 증가없이도 충분한 오버레이 마진(overlay margin)을 확보할 수 있다.

Description

반도체 장치의 제조방법
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 식각깊이차가 큰 서로 다른 영역의 컨택홀을 안정적으로 형성하는 방법에 관한 것이다.
반도체 장치가 고집적화되고 상대적으로 하부막이 두꺼워 짐에 따라 오정렬(misalign)이 중요한 문제로 대두되고 있다. 특히 사진식각공정을 이용하여 종횡비가 크고 단차가 큰 여러 컨택홀을 동시에 형성할 때, 포토마스크의 정렬이 조금만 어긋나도 컨택홀이 원하지 않는 부위까지 침범하여 합선 등의 문제를 일으킨다.
이러한 문제점을 도1a 내지 도1c에 도시한 종래의 방법에 의한 반도체 메모리 장치의 제조공정을 예로 들어 설명하면 다음과 같다.
도 1a를 보면, 반도체 기판(10) 상에 게이트전극(20) 및 비트라인이 형성되는 메모리셀 영역(memory cell region)과 주변회로영역(periphery circuit region, 엄격히 말하면 반도체칩에서 전체 메모리셀 영역의 주위 즉, 반도체칩의 가장자리에 소정의 신호전달을 위해 형성되는 영역을 협의의 주변회로영역이라 하고, 전체 메모리셀 영역을 소정의 간격을 두어 몇 개의 그룹으로 나누어 배치한 경우 그 간격에 해당하는 영역을 코어 영역(core region)이라 하여 구분하지만, 여기서 주변회로영역이라 함은 상기한 협의의 주변회로영역과 코어 영역을 모두 포함하는 의미로 사용한다)이 도시되어 있다.
종래 반도체 메모리 장치의 통상적인 제조방법은, 먼저 도 1a에 도시된 바와 같이, 메모리셀 영역에 비트라인 컨택을 위하여 자기정렬 컨택(self-aligned contact)방식으로 다결정 실리콘 등의 도전성 물질층(50)을 소정영역에 형성한다. 이어서, 화학기계적 연마(Chemical Mechanical Polishing) 등을 이용하여 비트라인 컨택을 형성하고자 하는 부위 이외에 형성된 도전성 물질층을 제거하면 도 1b에 도시된 바와 같은 비트라인 컨택용 랜딩패드(52)가 형성된다. 그 위에 다시 층간절연막(60)을 형성하고 메모리셀 영역의 비트라인 컨택홀과 주변회로영역의 컨택홀을 형성하기 위한 포토 레지스트 패턴(65)을 형성한다.
이어서, 포토 레지스트 패턴(65)을 마스크로 하여 메모리셀 영역의 컨택홀과 주변회로영역의 컨택홀을 형성하기 위한 식각을 진행한다. 그런데, 메모리셀 영역의 컨택홀은 상기 랜딩패드(52)가 노출될 때까지 식각함으로써 형성됨에 반해, 주변회로영역의 컨택홀은 두 층의 층간절연막(60,40)을 모두 식각하고 반도체 기판(10)이 노출될 때까지 식각하여야 하므로 큰 식각깊이차가 존재한다. 이렇게 큰 식각깊이차를 보상하기 위하여, 주변회로영역의 컨택홀이 식각되는 동안, 메모리셀 영역의 컨택홀은 랜딩패드(52)를 식각정지막으로 하여 식각한다. 또한, 메모리셀 영역의 컨택홀은 자기정렬 컨택방식에 의한 랜딩패드에 의해 어느정도 오정렬마진(misalign margin)을 확보할 수 있고, 게이트전극(20)의 측면에 형성된 스패이서(30)에 의해 게이트전극(20)은 어느 정도 보호를 받게 된다.
그러나, 랜딩패드(52)에 의해 확보된 오정렬마진을 넘는 오정렬이 발생될 경우는, 주변회로영역의 컨택홀이 식각되는 동안 메모리셀 영역의 컨택홀은 식각정지막인 랜딩패드(52)를 넘어 스패이서(30)까지 침범하여 식각되게 된다. 이어서, 형성된 컨택홀에 도전성 물질(70)을 채우면 도 1c에 도시된 바와 같이 스패이서(32)가 식각되어 있어 도전성 물질(70)과 게이트전극(20)이 합선되는 위험이 있다.
본 발명이 이루고자 하는 기술적 과제는 전술한 문제점을 해결하기 위한 것으로, 식각깊이차가 큰 메모리셀 영역과 주변회로영역의 컨택홀을 안정적으로 형성하는 반도체 장치의 제조방법을 제공함에 있다.
도 1a 내지 도 1c는 종래의 방법에 의한 반도체 장치의 제조공정을 도시한 단면도이다.
도 2a 내지 도 2e는 본 발명의 방법에 의한 반도체 장치의 제조공정을 도시한 단면도이다.
도 2f는 본 발명에 의한 반도체 장치의 제조공정중 컨택홀 형성시 오정렬된 경우를 도시한 단면도이다.
상기의 기술적 과제를 달성하기 위한 본 발명에 의한 반도체 장치의 제조방법은, 먼저 게이트전극들이 형성된 반도체 기판의 메모리셀 영역과 주변회로 영역을 모두 덮는 제1 층간절연막을 형성하고, 제1 층간절연막에 메모리셀 영역의 컨택을 위한 제1 랜딩패드 및 주변회로영역의 컨택을 위한 제2 랜딩패드를 동시에 형성한다. 이어서, 상기 결과물 전면에 제2 층간절연막을 형성하고, 제2 층간절연막에 제1 및 제2 랜딩패드와 연결되는 제1 및 제2 컨택홀을 동시에 형성함으로써 이루어 진다.
즉, 본 발명은 메모리셀 영역의 랜딩패드를 형성할 때 주변회로영역의 랜딩패드를 동시에 형성하여 후속하는 컨택홀 형성공정에서 식각해야 할 깊이를 일정하게 만듦으로써 오정렬시 야기될 수 있는 합선을 미연에 방지하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 반도체 장치의 제조방법을 상세히 설명한다.
도 2a를 보면, 반도체 기판(100) 상에 게이트전극(200) 및 스패이서(300)가 형성된 메모리셀 영역 및 주변회로영역을 모두 덮는 층간절연막(400)을 형성한다. 이어서, 층간절연막(400) 상에 포토 레지스트 패턴(450)을 형성한다. 이 포토 레지스트 패턴(450)은 메모리셀 영역의 컨택을 위한 랜딩패드가 형성될 부위의 층간절연막 뿐만 아니라, 주변회로영역의 컨택을 위한 랜딩패드가 형성될 부위의 층간절연막도 함께 노출하도록 한다. 또한, 도 2a에는 메모리셀 영역의 랜딩패드는 자기정렬 컨택방식으로 형성하도록 도시되어 있지만, 본 발명은 이에 한하지 않는다.
이어서, 이 포토 레지스트 패턴(450)을 마스크로 하여 층간절연막(400)을 식각하여 반도체 기판(100)을 노출하도록 하면 도 2a에 도시된 바와 같이 메모리셀 영역 및 주변회로영역의 랜딩패드를 위한 홀이 각각 형성된다. 이때, 오정렬마진을 더 많이 확보하기 위하여 식각되는 홀의 기울기를 조절하여 홀의 상부면적을 더욱 넓게 할 수도 있다.
이어서, 포토 레지스트 패턴(450)을 제거하고, 형성된 홀 및 층간절연막(400) 전면에 다결정 실리콘과 같은 도전성 물질층(500)을 형성하면 도 2b와 같이 된다.
다음으로, 화학기계적 연마 등의 방법으로 층간절연막(400) 상에 형성된 도전성 물질층(500)을 제거하면 메모리셀 영역의 컨택을 위한 랜딩패드(520) 및 주변회로영역의 컨택을 위한 랜딩패드(540)가 형성된다. 이때, 후속공정의 편의를 위해서 도전성 물질층(500) 뿐만 아니라, 도 2c에 도시된 바와 같이 층간절연막(400)도 소정 깊이, 게이트전극(200) 바로 위까지 제거하는 것이 바람직하다.
이어서, 반도체 메모리 장치의 제조에 필요한 소정의 공정(예를 들어 워드라인 컨택 형성 공정등이 있을 수 있지만, 이는 본 발명의 특징과 무관하므로 그 설명 및 도시를 생략한다)을 수행하고 그 결과물 전면에 다시 층간절연막(600)을 적층한다. 층간절연막(600) 상에 메모리셀 영역 및 주변회로영역의 컨택홀 식각을 위한 포토 레지스트 패턴(650)을 형성하고, 이 포토 레지스트 패턴(650)을 마스크로 하여 메모리셀 영역 및 주변회로영역의 랜딩패드(520 및 540)를 노출하도록 층간절연막(600)을 식각하면 도 2d와 같이 된다.
포토 레지스트 패턴(650)을 제거하고 지금까지의 결과물 전면에 도전성 물질층(700)을 형성하면 도 2e에 도시된 바와 같이, 도전성 물질층(700)은 메모리셀 영역 및 주변회로영역에서 컨택홀과 랜딩패드(520 및 540)를 통하여 반도체 기판(100)과 전기적으로 연결된다.
이상 상술한 본 발명에 의한 반도체 장치의 제조방법에 따르면, 메모리셀 영역과 주변회로영역의 랜딩패드를 동시에 형성하여 후속 컨택홀 식각시 그 식각깊이를 같게 함으로써, 오정렬마진의 증가없이도 충분한 오버레이 마진(overlay margin)을 확보할 수 있다.
즉, 도 2f에 도시된 바와 같이, 컨택홀 식각시 랜딩패드(520,540)의 오정렬마진을 넘는 오정렬이 발생하더라도, 주변회로영역의 컨택홀 식각이 주변회로영역의 랜딩패드(540)가 노출될 때까지만 진행되고 그에 따라 메모리셀 영역의 컨택홀 식각도 멈추므로 종래의 방법(도 1c)에 비해 게이트전극(200)이나 스패이서(300)의 침범이 훨씬 줄어들게 된다.

Claims (3)

  1. (a) 게이트전극들이 형성된 반도체 기판의 메모리셀 영역과 주변회로영역을 모두 덮는 제1 층간절연막을 형성하는 단계;
    (b) 상기 제1 층간절연막에 상기 메모리셀 영역의 컨택을 위한 제1 랜딩패드 및 상기 주변회로영역의 컨택을 위한 제2 랜딩패드를 동시에 형성하는 단계;
    (c) 상기 결과물 전면에 제2 층간절연막을 형성하는 단계; 및
    (d) 상기 제2 층간절연막에 상기 제1 및 제2 랜딩패드와 연결되는 제1 및 제2 컨택홀을 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 제1 랜딩패드는 자기정렬 컨택으로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 (b) 제1 및 제2 랜딩패드를 형성하는 단계는,
    (b1) 상기 제1 층간절연막 상에 포토 레지스트 패턴을 형성하는 단계;
    (b2) 상기 포토 레지스트 패턴을 마스크로 하여 상기 반도체 기판이 노출되도록 상기 제1 층간절연막을 식각하는 단계;
    (b3) 상기 포토 레지스트 패턴을 제거하고 그 전면에 도전성 물질을 증착하는 단계; 및
    (b4) 상기 도전성 물질층 및 제1 층간절연막을 화학기계적 연마에 의하여 상기 게이트전극이 노출되기 직전까지 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019980025889A 1998-06-30 1998-06-30 반도체장치의 제조방법 KR20000004453A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025889A KR20000004453A (ko) 1998-06-30 1998-06-30 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025889A KR20000004453A (ko) 1998-06-30 1998-06-30 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20000004453A true KR20000004453A (ko) 2000-01-25

Family

ID=19542274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025889A KR20000004453A (ko) 1998-06-30 1998-06-30 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20000004453A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910611B2 (en) 2018-12-04 2024-02-20 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910611B2 (en) 2018-12-04 2024-02-20 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same

Similar Documents

Publication Publication Date Title
US6214663B1 (en) Methods of fabricating integrated circuit devices having contact pads which are separated by sidewall spacers
JP2575002B2 (ja) 半導体装置及びその製造方法
KR100385960B1 (ko) 자기 정렬된 금속 콘택 플러그를 구비하는 반도체 소자 및그 제조 방법
KR920004541B1 (ko) 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
KR100190105B1 (ko) 게이트전극의 제조방법 및 그에 따라 제조된 게이트구조
US6248654B1 (en) Method for forming self-aligned contact
KR100292940B1 (ko) 디램 셀 캐패시터의 제조 방법
GB2338596A (en) Method for forming a self aligned contact in a semiconductor device
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
KR950011555B1 (ko) 반도체 접속장치 및 그 제조방법
KR920005453B1 (ko) 반도체 접속장치 형성방법
US6235623B1 (en) Methods of forming integrated circuit contact holes using blocking layer patterns
KR20000004453A (ko) 반도체장치의 제조방법
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
US20020195713A1 (en) Integrated circuit devices with contact hole alignment and methods of fabricating the same
KR100289661B1 (ko) 반도체 소자의 제조방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR19980065728A (ko) 반도체소자의 접촉창 형성방법
JPH10209402A (ja) 半導体素子及びその製造方法
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR100230735B1 (ko) 반도체 소자의 제조방법
KR100313604B1 (ko) 반도체장치의 절연층 평탄화 방법
KR100258202B1 (ko) 반도체 장치의 제조 방법
KR100243290B1 (ko) 배선층의 이동을 방지할 수 있는 구조의 반도체장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid