JP2003347432A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2003347432A JP2003347432A JP2003050318A JP2003050318A JP2003347432A JP 2003347432 A JP2003347432 A JP 2003347432A JP 2003050318 A JP2003050318 A JP 2003050318A JP 2003050318 A JP2003050318 A JP 2003050318A JP 2003347432 A JP2003347432 A JP 2003347432A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- bit line
- contact hole
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 238000003860 storage Methods 0.000 claims abstract description 22
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 abstract description 19
- 239000000126 substance Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 208000017972 multifocal atrial tachycardia Diseases 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101000761576 Homo sapiens Serine/threonine-protein phosphatase 2A 55 kDa regulatory subunit B gamma isoform Proteins 0.000 description 1
- 101000900567 Pisum sativum Disease resistance response protein Pi49 Proteins 0.000 description 1
- 102100024926 Serine/threonine-protein phosphatase 2A 55 kDa regulatory subunit B gamma isoform Human genes 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
とができる、ハイアラルキカルビットライン構造を有す
るMAT構造の半導体素子の製造方法を提供すること。 【解決手段】 第1ビットライン、貯蔵電極(71)及
び誘電膜(73)を備えるセル領域(300)と、第2
ビットライン(61)及び第1絶縁膜(79)を備える
周辺回路領域(400)とを半導体基板上に形成し、導
電層を蒸着した後にパターニングしてセル領域(30
0)に上部電極(75)を形成し、周辺回路領域(40
0)にコンタクトパッド(77)を形成し、コンタクト
パッド(77)と第1絶縁膜(79)とをエッチングし
て第1コンタクトホールを形成し、これを埋め込んで第
1コンタクトプラグ(85)を形成し、第2絶縁膜(8
7)を形成した後にエッチングして形成した第2コンタ
クトホールを導電物質で埋め込んで第2コンタクトプラ
グ(93)を形成し、金属配線(95)を形成する。
Description
法に関し、特にMAT間にビットラインスイッチを形成す
るレイアウト構造で、MAT内で信号を伝達するローカル
ビットライン(local bit line)とMAT間で信号を伝達
する別のビットラインとを接続する金属配線のコンタク
ト工程に関するものである。
0.1μmのデザインルールに従うことを想定してい
る。
体素子の構造を示す平面図であり、256kByteのMAT
構造を概略的に示したものである。ここで、MATとは、
マトリックス(Matrix)、単位セルマトリックス(Unit
Cell Matrix)又はサブセルアレイ(Sub Cell Array)
の総称であり、一般的なメモリセルは2Mカラム(colum
n)、2Nロー(Row)のマトリックス状に配置される。
ち隣り合うMAT11の間にセンスアンプ13が配置さ
れ、MAT11の上下、即ちセンスアンプ13に隣接しな
い側の両側にSWD(Sub Word Line Driver)15が配置
されている。
伝達にのみ用いられるローカルビットライン(local bi
t lint)としての機能のみを有する。SWD15は、DRAM
コア(DRAM Core)回路の構成要素の一つである。
ジスタ(Cell Transistor)のゲートでもあるので、大
きい静電容量(Capacitance)値を有し、ポリシリコ
ン、ポリサイド等のように比較的抵抗値の高い物質を用
いることから、信号遅延が大きい欠点がある。
を、MAT相互間の信号伝達に用いられる長距離のメイン
ワードライン(Main Word Line)とサブワードライン
(SubWord Line)とに分割する方式が用いられている。
ンの駆動に必要なローデコーダ(RowDecoder)とサブワ
ードラインドライバ(Sub Word Line Driver)とを含む
サブサブワードラインドライバアレイ(SWD Array)を
意味する。
小さい金属配線を使用し、サブワードラインにはポリシ
リコンやポリサイドを使用する。
造を、ハイアラルキカルビットライン(hierarchical b
it line)を用いて構成する場合のMAT構造を示す平面図
であり、128kByteの場合のMAT構造を概略的に示す
ものである。
トラインスイッチ27が配置され、MAT21配列の両端
にはセンスアンプ23が配置され、MAT21の左右、即
ちビットラインスイッチ27に隣接しない側にSWD25
が配置されている。
ライン構造のレイアウトを示す平面図である。
金属配線M1がルーティング(routing)されるので、金
属配線のピッチが従来のビットラインピッチの0.5倍
に狭くなる。
イン/スペースが0.10μm/0.10μmとなる。
るためには、金属配線/ビットラインのコンタクトの大
きさも一定の大きさを超えることができない。そして、
コンタクトパターンの大きさは、コンタクト及びビット
ラインの重畳度とエッチング工程での上側CDの広さ(to
p CD Widening)の増加程度とに応じて決定される。
畳度は0.05μm以下の水準であり、アスペクト比が
約10のとき、感光膜パターンを利用したエッチング工
程でコンタクトの上側CD(top CD)がパターンの大きさ
に比べて0.025μmほど側面に広がるため、金属配
線に垂直な方向のコンタクトパターンの大きさ、即ち幅
は0.10μmを超えることができない。
あるため、アスペクト比が約20となって、エッチング
及びプラグフィリング(plug filling)に困難が予想さ
れ、上側CDの増加が遙に大きくなって隣り合う金属配線
との短絡が発生する可能性が大きくなる。
体素子の製造方法を説明するための断面図であり、セル
部100及び周辺回路部200の一部を示したものであ
る。
(図示せず)上の活性領域を画定する素子分離膜(図示
せず)を形成し、活性領域にワードライン(図示せず)
を形成し、その上側にビットライン31を形成する。
障壁金属層(図示せず)が形成され、上部にハードマス
ク層(図示せず)が形成され、側壁に絶縁膜スペーサー
が形成されている。
3を形成する。そして、平坦化エッチング工程で層間絶
縁膜33をエッチングし、ビットライン31の上部を露
出させる。
g)工程でビットライン31間の層間絶縁膜33をエッ
チングし、貯蔵電極用ランディングプラグ35を形成す
る。
止膜37及び貯蔵電極用絶縁膜39を蒸着し、これを貯
蔵電極マスク(図示せず)を利用した写真エッチング工
程で貯蔵電極用絶縁膜39とエッチング停止膜37をエ
ッチングし、ランディングプラグ35を露出させて貯蔵
電極領域をトレンチ型に形成する。
導電層を一定の厚さで形成し、トレンチ型に形成した貯
蔵電極領域に各々分離されたコンケーブ型(concave)
貯蔵電極41を形成する。
の厚さで形成する。このとき、誘電体膜43は高誘電率
の絶縁物質で形成される。
5を形成して、キャパシターを形成する。以上は、セル
部100に関する工程である。
の上部を平坦化させる層間絶縁膜47が、プレート電極
45と同じ高さに形成される。
る層間絶縁膜49を、セル部100及び周辺回路部20
0の全体の表面上に形成する。
ク(図示せず)を利用した写真エッチング工程で層間絶
縁膜49、47をエッチングし、周辺回路部200のビ
ットライン31の上部を露出させてコンタクトホール5
1を形成する。
金属層53を一定の厚さに形成する。
ンで埋め込み、金属配線コンタクトプラグ55を形成す
る。
ラグ55を介してビットライン31に接続する金属配線
57を形成する。
金や銅を利用して形成される。
技術の半導体素子の製造方法では、コンタクトエッチン
グ工程時にアスペクト比が10に及ぶことから、パター
ニング上の困難性により感光膜を一定の厚さ以上に厚く
できないこと、例えば0.19μmのデザインルールで
は約0.86μmの厚さ以上に厚くすることができない
ことを考慮すると、感光膜の厚さマージン不足でコンタ
クトホールの上側CD増加(top CD widening)が発生し
て、設計した大きさに素子を形成することが難しく、そ
れに伴って素子の特性劣化が生じる可能性があるという
問題がある。
決するために、コンタクトマージンを確保することがで
きるように2回のコンタクト工程によって、高いアスペ
クト比を有する素子の製造を容易に行うことができる、
ハイアラルキカルビットライン構造を有するMAT構造の
半導体素子の製造方法を提供することを目的とする。
め、本発明に係る半導体素子の製造方法は、(a)第1
ビットライン、該第1ビットラインに接続する貯蔵電
極、及び該貯蔵電極の上部に形成される誘電膜を備える
セル領域と、第2ビットライン、並びに該第2ビットラ
イン及び表面の上に形成される第1絶縁膜を備える周辺
回路領域とを半導体基板上に形成するステップ、(b)
前記セル領域及び前記周辺回路領域によって形成される
一側表面全体に導電層を蒸着した後、該導電層をパター
ニングして前記セル領域に上部電極を形成し、前記周辺
回路領域の第2ビットライン上部に前記上部電極と電気
的に絶縁されたコンタクトパッドを形成するステップ、
(c)前記コンタクトパッドの所定領域と該所定領域下
部の前記第1絶縁膜をエッチングし、前記周辺回路領域
の前記第2ビットラインの上部を露出させて第1コンタ
クトホールを形成するステップ、(d)前記第1コンタ
クトホールを埋め込み、第1コンタクトプラグを形成す
るステップ、(e)前記コンタクトパッド、前記第1コ
ンタクトプラグ、及び前記第1絶縁膜によって形成され
る一側表面上に第2絶縁膜を形成するステップ、(f)
前記第2絶縁膜の所定領域をエッチングし、前記コンタ
クトパッドを露出させて第2コンタクトホールを形成す
るステップ、及び(g)前記第2コンタクトホールを導
電物質で埋め込み、第2コンタクトプラグを形成し、該
第2コンタクトプラグに電気的に接続する金属配線を形
成するステップを含むことを特徴とする。
の積層構造に形成してもよい。
000〜2000Åの厚さが望ましい。
00Åの厚さのシリコン酸化膜で形成してもよい。
第1コンタクトホールの大きさの2/5〜3/5の大き
さが望ましい。
トラインピッチと実質的に同じピッチに形成してもよ
い。
金属配線を、同時に形成することが望ましい。
を用いたMAT構造の形成において、ローカルビットライ
ンとグローバルビットラインとを接続する金属配線のコ
ンタクトマージンを確保するため、コンタクトエッチン
グ工程を2回の工程に分けて行うことを原理とする。
工程ではデザインルールに準ずる大きさでパターニング
し、第2コンタクトエッチング工程ではビットラインピ
ッチと同じ大きさの金属配線ピッチに合わせて、小さく
パターニングすることにより、ハイアラルキカルビット
ライン構造を具現することを特徴とする。
明に係る実施の形態を詳しく説明する。
に係る半導体素子の製造方法を説明するための断面図で
あり、セル部300及び周辺回路部400の一部を示し
たものである。
(図示せず)上の活性領域を画定する素子分離膜(図示
せず)を形成し、活性領域にワードライン(図示せず)
を形成し、その上側にビットライン61を形成する。
トライン障壁金属層(図示せず)が形成され、上部にハ
ードマスク層(図示せず)が形成され、側壁に絶縁膜ス
ペーサーが形成されている。
成する。そして、平坦化エッチング工程で層間絶縁膜6
3をエッチングし、ビットライン61の上部を露出させ
る。
g)工程でビットライン61の間の層間絶縁膜63をエ
ッチングして貯蔵電極用ランディングプラグ65を形成
する。
7及び貯蔵電極用絶縁膜69を蒸着し、これを貯蔵電極
マスク(図示せず)を利用した写真エッチング工程で貯
蔵電極用絶縁膜69とエッチング停止膜67とをエッチ
ングし、ランディングプラグ65を露出させて貯蔵電極
領域をトレンチ型に形成する。
一定の厚さに形成し、トレンチ型貯蔵電極領域に各々分
離されたコンケーブ型貯蔵電極71を形成する。
の厚さに形成する。このとき、誘電体膜73は高誘電率
を有する絶縁物質で形成するのが好ましい。
5を形成し、キャパシターを形成する。以上が、セル部
300に関する工程である。
周辺回路部400の層間絶縁膜79上部にコンタクトパ
ッド77が形成される。ここで、コンタクトパッド77
はプレート電極75から分離され、プレート電極75と
電気的に絶縁された状態に形成されている。また、プレ
ート電極75とコンタクトパッド77は、約1000〜
2000Åの厚さのTiNやTiN/Wの積層構造に形成する
のが好ましい。
トマスク(図示せず)を利用した写真エッチング工程で
コンタクトパッド77と層間絶縁膜79とをエッチング
し、周辺回路部400のビットライン61の一部を露出
させて第1コンタクトホール81を形成する。
障壁金属層83を形成し、第1コンタクトホール81を
埋め込み、第1コンタクトプラグ85を形成する。この
とき、第1コンタクトプラグ85は通常タングステンで
形成される。ここで、タングステンの代りにアルミニウ
ム、銅のように電気伝導性に優れた金属を使用した導電
層として形成してもよい。
に層間絶縁膜87をシリコン酸化膜で約2000〜40
00Åの厚さに形成し、第2コンタクトマスク(図示せ
ず)を利用した写真エッチング工程で層間絶縁膜87を
エッチングし、コンタクトパッド77の一部を露出させ
て第2コンタクトホール89を形成する。
ビットラインピッチと同じ大きさの金属配線ピッチに合
わせて、第1コンタクトホール81よりも小さく形成す
る。ここで、第1コンタクトホール81の約2/5〜3
/5の大きさに第2コンタクトホール89を形成するこ
とが好ましい。
トホール89の表面に障壁金属層91を蒸着し、第2コ
ンタクトホール89を埋め込み、第2コンタクトプラグ
93を形成する。このとき、第2コンタクトプラグ93
は、第1コンタクトプラグ85と同じ物質で形成する。
る金属配線95を形成する。このとき、金属配線95
は、第2コンタクトプラグ93及び第1コンタクトプラ
グ85を介して、ビットライン61に接続する。ここ
で、金属配線95は第2コンタクトプラグ93を形成す
る工程において同時に形成してもよい。
子の製造方法によれば、金属配線コンタクトをデザイン
ルールに準ずる大きい金属配線コンタクト(large 1st
metalcontact)工程と、小さい金属配線コンタクト(sm
all 2nd metal contact)工程との2段階の工程で形成
することによって、高いアスペクト比のコンタクトホー
ルを設計された大きさに形成することができることか
ら、ハイアラルキカルビットライン構造を具現すること
ができ、セル効率を向上させる効果を奏する。
面図である。
インを用いて構成された半導体素子の構造を示す平面図
である。
す平面図である。
明する断面図である。
明する断面図である。
明する断面図である。
造方法を説明する断面図である。
造方法を説明する断面図である。
造方法を説明する断面図である。
造方法を説明する断面図である。
D) 27 ビットラインスイッチ 31、61 ビットライン 33、47、49、63、79、87 層間絶縁膜 35、65 ランディングプラグ 37、67 エッチング停止膜 39、69 貯蔵電極用絶縁膜 41、71 貯蔵電極 43、73 誘電体膜 45、75 プレート電極 51 コンタクトホール 53、83、91 障壁金属層 55 コンタクトプラグ 57、95 金属配線 77 コンタクトパッド 81 第1コンタクトホール 85 第1コンタクトプラグ 89 第2コンタクトホール 93 第2コンタクトプラグ
Claims (7)
- 【請求項1】 (a)第1ビットライン、該第1ビット
ラインに接続する貯蔵電極、及び該貯蔵電極の上部に形
成される誘電膜を備えるセル領域と、第2ビットライ
ン、並びに該第2ビットライン及び表面の上に形成され
る第1絶縁膜を備える周辺回路領域とを半導体基板上に
形成するステップ、 (b)前記セル領域及び前記周辺回路領域によって形成
される一側表面全体に導電層を蒸着した後、該導電層を
パターニングして前記セル領域に上部電極を形成し、前
記周辺回路領域の第2ビットライン上部に前記上部電極
と電気的に絶縁されたコンタクトパッドを形成するステ
ップ、 (c)前記コンタクトパッドの所定領域と該所定領域下
部の前記第1絶縁膜をエッチングし、前記周辺回路領域
の前記第2ビットラインの上部を露出させて第1コンタ
クトホールを形成するステップ、 (d)前記第1コンタクトホールを埋め込み、第1コン
タクトプラグを形成するステップ、 (e)前記コンタクトパッド、前記第1コンタクトプラ
グ、及び前記第1絶縁膜によって形成される一側表面上
に第2絶縁膜を形成するステップ、 (f)前記第2絶縁膜の所定領域をエッチングし、前記
コンタクトパッドを露出させて第2コンタクトホールを
形成するステップ、及び (g)前記第2コンタクトホールを導電物質で埋め込
み、第2コンタクトプラグを形成し、該第2コンタクト
プラグに電気的に接続する金属配線を形成するステップ
を含むことを特徴とする半導体素子の製造方法。 - 【請求項2】 前記コンタクトパッドが、TiN又はTiN/
Wの積層構造であることを特徴とする請求項1記載の半
導体素子の製造方法。 - 【請求項3】 前記コンタクトパッドの厚さが、100
0〜2000Åであることを特徴とする請求項1記載の
半導体素子の製造方法。 - 【請求項4】 前記第2絶縁膜が、2000〜4000
Åの厚さのシリコン酸化膜であることを特徴とする請求
項1記載の半導体素子の製造方法。 - 【請求項5】 前記第2コンタクトホールの大きさが、
前記第1コンタクトホールの大きさの2/5〜3/5の
大きさであることを特徴とする請求項1記載の半導体素
子の製造方法。 - 【請求項6】 前記金属配線のピッチが、前記ビットラ
インのピッチと実質的に同じピッチであることを特徴と
する請求項1記載の半導体素子の製造方法。 - 【請求項7】 前記第2コンタクトプラグ及び前記金属
配線が、同時に形成されることを特徴とする請求項1記
載の半導体素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2002-028995 | 2002-05-24 | ||
KR10-2002-0028995A KR100469151B1 (ko) | 2002-05-24 | 2002-05-24 | 반도체소자의 형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003347432A true JP2003347432A (ja) | 2003-12-05 |
Family
ID=29546361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003050318A Pending JP2003347432A (ja) | 2002-05-24 | 2003-02-27 | 半導体素子の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6838378B2 (ja) |
JP (1) | JP2003347432A (ja) |
KR (1) | KR100469151B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100638744B1 (ko) | 2004-10-29 | 2006-10-30 | 주식회사 하이닉스반도체 | 반도체메모리소자 및 그의 제조 방법 |
US20080111174A1 (en) * | 2006-11-14 | 2008-05-15 | Qimonda Ag | Memory device and a method of manufacturing the same |
KR20090084124A (ko) * | 2008-01-31 | 2009-08-05 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
JP2016033968A (ja) * | 2014-07-31 | 2016-03-10 | マイクロン テクノロジー, インク. | 半導体装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637280A (ja) * | 1992-07-17 | 1994-02-10 | Toshiba Corp | 半導体記憶装置 |
JPH0927547A (ja) * | 1995-07-03 | 1997-01-28 | Lg Semicon Co Ltd | 半導体素子の多層配線及び形成方法 |
JPH09331032A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | 半導体記憶装置 |
JPH10173153A (ja) * | 1996-12-09 | 1998-06-26 | Hitachi Ltd | 半導体記憶装置 |
JPH10340951A (ja) * | 1997-06-09 | 1998-12-22 | Nec Corp | 半導体装置及びその製造方法 |
JP2000114491A (ja) * | 1998-09-28 | 2000-04-21 | Texas Instr Inc <Ti> | 密なメモリセルアレイを有する半導体装置アレイおよび階層ビットライン方式 |
JP2002043548A (ja) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960006068A (ko) * | 1994-07-29 | 1996-02-23 | 가네꼬 히사시 | 반도체 장치 및 이의 제조 방법 |
JP2000012796A (ja) * | 1998-06-19 | 2000-01-14 | Hitachi Ltd | 半導体装置ならびにその製造方法および製造装置 |
US6611017B2 (en) * | 2000-03-27 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device provided with capacitor having cavity-provided electrode |
JP3953715B2 (ja) * | 2000-07-31 | 2007-08-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
-
2002
- 2002-05-24 KR KR10-2002-0028995A patent/KR100469151B1/ko not_active IP Right Cessation
- 2002-12-27 US US10/329,679 patent/US6838378B2/en not_active Expired - Fee Related
-
2003
- 2003-02-27 JP JP2003050318A patent/JP2003347432A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637280A (ja) * | 1992-07-17 | 1994-02-10 | Toshiba Corp | 半導体記憶装置 |
JPH0927547A (ja) * | 1995-07-03 | 1997-01-28 | Lg Semicon Co Ltd | 半導体素子の多層配線及び形成方法 |
JPH09331032A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | 半導体記憶装置 |
JPH10173153A (ja) * | 1996-12-09 | 1998-06-26 | Hitachi Ltd | 半導体記憶装置 |
JPH10340951A (ja) * | 1997-06-09 | 1998-12-22 | Nec Corp | 半導体装置及びその製造方法 |
JP2000114491A (ja) * | 1998-09-28 | 2000-04-21 | Texas Instr Inc <Ti> | 密なメモリセルアレイを有する半導体装置アレイおよび階層ビットライン方式 |
JP2002043548A (ja) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100469151B1 (ko) | 2005-02-02 |
US6838378B2 (en) | 2005-01-04 |
KR20030091149A (ko) | 2003-12-03 |
US20030219974A1 (en) | 2003-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8274112B2 (en) | Semiconductor memory device having pillar structures | |
KR101138577B1 (ko) | 반도체 구조, 커패시터 형성 방법, 및 dram 어레이 형성 방법 | |
KR100539232B1 (ko) | 디램 메모리 셀 및 그 제조방법 | |
KR20190083164A (ko) | 반도체 메모리 장치 | |
US8486831B2 (en) | Semiconductor device manufacturing method | |
KR960005562B1 (ko) | 반도체집적회로장치 및 그 제조방법 | |
US7247906B2 (en) | Semiconductor devices having DRAM cells and methods of fabricating the same | |
JP3741780B2 (ja) | デュアルパッド付き半導体素子及びその製造方法 | |
JP2008547221A (ja) | 積層キャパシタdramセルの形成方法 | |
US20110260328A1 (en) | Semiconductor device and method for forming using the same | |
KR20000023287A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
KR100396110B1 (ko) | 이중 직경 컨택트 플러그 및 그 제조 방법 | |
US20080192526A1 (en) | Manufacturing method for an integrated semiconductor memory device and corresponding semiconductor memory device | |
US8779487B2 (en) | Semiconductor devices including storage node landing pads separated from bit line contact plugs | |
JP3505205B2 (ja) | 半導体メモリ装置 | |
US20050176197A1 (en) | Line mask defined active areas for 8F2 dram cells with folded bit lines and deep trench patterns | |
US6653220B2 (en) | Advance metallization process | |
KR100327139B1 (ko) | 트랜지스터를가지는메모리셀을포함하는반도체디바이스의제조방법 | |
JP3431143B2 (ja) | コンパクト形半導体メモリデバイスおよびその製造方法 | |
US20220399343A1 (en) | Semiconductor devices having contact plugs | |
JP2003347432A (ja) | 半導体素子の製造方法 | |
KR100487511B1 (ko) | 반도체 장치의 제조 방법 | |
CN115188736A (zh) | 半导体存储器件及其制作方法 | |
KR100349345B1 (ko) | 반도체 장치의 비트라인 및 그 제조방법 | |
CN116017976A (zh) | 半导体结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090930 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100630 |