JP3741780B2 - デュアルパッド付き半導体素子及びその製造方法 - Google Patents
デュアルパッド付き半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP3741780B2 JP3741780B2 JP15568296A JP15568296A JP3741780B2 JP 3741780 B2 JP3741780 B2 JP 3741780B2 JP 15568296 A JP15568296 A JP 15568296A JP 15568296 A JP15568296 A JP 15568296A JP 3741780 B2 JP3741780 B2 JP 3741780B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- forming
- layer
- conductive layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 230000009977 dual effect Effects 0.000 title claims description 46
- 239000010410 layer Substances 0.000 claims description 154
- 238000000034 method Methods 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 68
- 238000003860 storage Methods 0.000 claims description 66
- 125000006850 spacer group Chemical group 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 48
- 239000000463 material Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に係り、特にセルフアライン方式によるデュアルパッド付き半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
メモリ素子の製造工程において、デザインル−ルの向上に伴う素子の高集積化は、全般的な工程マ−ジンの不足をもたらしつつある。その結果、メモリ素子の構成要素間の接続のためのコンタクトホ−ルを最小フィ−チャサイズ（feature size) で形成する必要がある。たとえコンタクトホ−ルを最小フィ−チャサイズで形成することができたとしても、その形成過程のうち食刻マスクのミスアラインなどにより、周辺構造物、例えばゲ−ト電極やビットライン電極等が頻繁に露出される。従って、これはゲ−ト電極とビットライン電極、ビットライン電極とストレ−ジ電極又はゲ−ト電極とストレ−ジ電極間の接触を引き起こし、メモリ素子の信頼性を劣化させる。
【０００３】
従って、食刻マスクのミスアラインなどにより周辺構造物が露出されることなく、コンタクトホ−ルの大きさを微小化するための多くの方法が開発されており、セルフアラインによるコンタクト形成方法もその一種である。
【０００４】
セルフアラインによるコンタクト形成方法は、周辺構造物の段差を用いてコンタクトホ−ルを形成する方法であって、多様な大きさのコンタクトホ−ルが特別のマスクを用いることなく得られるので、高集積化により微小化する半導体素子の製造に好適である。
【０００５】
セルフアラインによるコンタクトホ−ルを用いた従来の半導体素子の製造方法を図１乃至図３を参照して説明する。
【０００６】
図１はデュアルパッド付き半導体素子の製造のための従来のレイアウト図であり、ＤＲＡＭ（Dynamic Random Access Memory) を製造するためのものてある。図１において“Ｐ１”は半導体基板の不活性領域にフィ−ルド酸化膜を製造するための第１マスクパタ−ンを、“Ｐ２”はゲ−ト電極の形成のための第２マスクパタ−ンを、“Ｐ３”はビットラインパッドを形成するための第３マスクパタ−ンを、“Ｐ４”はストレ−ジパッドを形成するための第４マスクパタ−ンを、“Ｐ５”はビットラインパッドをビットラインに接続させるための第３コンタクトホ−ルを形成するための第５マスクパタ−ンを、“Ｐ６”はストレ−ジパッドをストレ−ジ電極に接続させるための第４コンタクトホ−ルを形成するための第６マスクパタ−ンを、“Ｒ１”はストレ−ジ電極とソ−スとの接触領域を、そして“Ｒ２”はビットラインとドレインとの接触領域を示す。
【０００７】
図２（Ａ）及び（Ｂ）は、従来のデュアルパッド付き半導体素子の製造方法を工程順に説明するための図１のＩＩ−ＩＩ′線における断面図である。
【０００８】
図１の第１マスクパタ−ンＰ１を用いて半導体基板１０の不活性領域にフィ−ルド酸化膜１２を形成し、該フィ−ルド酸化膜１２の形成された半導体基板１０上にゲ−ト酸化膜１４を形成した後、該ゲ−ト酸化膜１４上に多結晶シリコン層と絶縁膜層を順次積層しパタニングすることによってその上部が絶縁膜１８により絶縁されるゲ−ト電極１６を形成する。この際、前記パタニング工程は、図１の第２マスクパタ−ンＰ２により行われる。
【０００９】
次いで、ゲ−ト電極１６の形成された結果物の基板上に酸化膜を蒸着し、これを異方性食刻してゲ−ト電極１６及び絶縁膜１８の側壁にスペ−サ２０を形成した後、その結果物の基板の全面に不純物をイオン注入してソ−ス２２及びドレイン２４を形成する。この際、スペ−サ２０を形成するための異方性食刻時に、ソ−ス及びドレインの形成される領域のゲ−ト酸化膜も部分的に食刻され、ソ−スの形成される領域の一部分（図１のＲ１参照）及びドレインの形成される領域の一部分（図１のＲ２参照）をそれぞれ露出させた第１及び第２コンタクトホ−ル１５、１７が形成される。
【００１０】
次に、前述したセルフアラインコンタクトホ−ル１５，１７の形成された結果物の基板上に不純物のド−ピングされた多結晶シリコン膜を塗布し、これを図１の第３及び第４マスクパタ−ンＰ３，Ｐ４を用いて写真食刻することにより、第１コンタクトホ−ル１５を通じてソ−ス２２と接続するストレ−ジパッド２６及び第２コンタクトホ−ル１７を通じてドレイン２４と接続するビットラインパッド２８を形成する（図２Ａ参照）。
【００１１】
前述したパッド２６，２８の形成された結果物の基板の全面に、絶縁物として、例えばＢＰＳＧ(Boro-Phosphor-Silicate-Glass)を蒸着し、これを高温でリフロ−させて平坦化することによって平坦化層３０を形成する。次に、図１の第５マスクパタ−ンＰ５を用いて平坦化層３０を異方性食刻することによってビットラインをビットラインパッド２８に接続させるための第３コンタクトホ−ル３２（ビットラインコンタクトホ−ル）を形成した後、該第３コンタクトホ−ル３２を通じてビットラインパッド２８と接続するビットライン３４を形成する。その後、絶縁物質で結果物の基板を覆った後、図１の第６マスクパタ−ンＰ６を用いた食刻工程でストレ−ジパッド２６とストレ−ジ電極（図示せず）を接続させるための第４コンタクトホ−ル（ストレ−ジコンタクトホ−ル；図示せず）の形成工程とストレ−ジ電極の形成工程を行う。
【００１２】
前述した従来の製造方法によれば、ストレ−ジパッド２６とビットラインパッド２８を互いに分離するために、多結晶シリコン膜の形成及び写真食刻工程を通じて両者の分離空間を形成した後、該空間を絶縁物質（例えば、平坦化層３０）で埋め立てる方法を用いた。しかしながら、このような方法によれば、高集積化に伴って半導体メモリ素子の製造のための活性領域が縮まり、結果として、ストレ−ジパッドとビットラインパッドを互いに分離するための空間も必然的に縮まる（図１のＬ１参照）。
【００１３】
従って、第一に、通常の写真食刻工程でストレージパッド及びビットラインパッドを形成する場合、縮まった分離空間を確保するためには、写真食刻のための光源の波長を縮めなければならないなどの工程上の問題がある。
【００１４】
第二に、縮まった活性領域内の上部にストレージパッド及びビットラインパッドを同一層に形成するため、ミスアラインによる不良を低減するためのマ−ジンが不充分である。
【００１５】
第三に、ストレージパッド及びビットラインパッドを同一層に形成するため、両パッド間に導電ブリッジが形成される恐れがあり、その結果、半導体素子の電気的な特性が劣化する。
【００１６】
第四に、各パッドは他のパッド（例えば、ストレ−ジパッドに着目した場合、隣接したビットラインパッド又は隣接した他のストレ−ジパッド）と最小限の距離を保つように形成すべきであるが、この場合、隣接する２つのパッドの形成領域は活性領域内に限定され、例えば、ストレ−ジ電極のコンタクトホ−ル及びビットラインのコンタクトホ−ルの領域が活性領域内に限定される（図１のＰ５及びＰ６参照）。従って、ストレ−ジ電極のコンタクトホ−ル間の距離（図１のＬ２参照）又はストレ−ジ電極のコンタクトホ−ルとビットラインのコンタクトホ−ルとの距離（図１のＬ３参照）が高集積化に伴って次第に狭くなるため、工程マ−ジが小さくなる。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、高い信頼性をもってパッド間を絶縁させ得るデュアルパッド付き半導体素子を提供するにある。
【００１８】
本発明の他の目的は、デュアルパッド付き半導体素子を充分な工程マ−ジを確保しながら製造し得る方法を提供するにある。
【００１９】
【課題を解決するための手段】
前記目的を達成するために本発明のデュアルパッド付き半導体素子は、ゲ−ト電極と、前記ゲ−ト電極の両側の半導体基板に形成される第１導電領域と第２導電領域とを有するトランジスタと、前記第１導電領域に接続し、第１導電層より形成された第１パッドと、前記第１パッドの上面の外周に形成された第１キャッピング層と、前記第１パッドと第１キャッピング層の側壁に形成されたスペ−サと、前記第２導電領域に接続し、その一側壁が前記スペ−サと接続する第２導電層より形成された第２パッドとを含むことを特徴とする。
【００２０】
前記デュアルパッド付き半導体素子は、前記第２パッドの一表面を露出させる第１コンタクトホ−ルを前記第２パッド上にさらに具備し、前記第１パッドの一表面を露出させる第２コンタクトホ−ルを前記第１パッド上にさらに具備することが好ましい。。
【００２１】
さらに、前記デュアルパッド付き半導体素子において、前記第１導電領域はトランジスタのソ−スであり、前記第２導電領域はトランジスタのドレインであり、前記第１パッドは前記ソ−スをキャパシタのストレ−ジ電極に接続させるためのストレ−ジパッドであり、前記第２パッドは前記ドレインをビットラインに接続させるためのビットラインパッドであることが好ましい。
【００２２】
前記他の目的を達成するために本発明のデュアルパッド付き半導体素子の製造方法は、半導体基板の活性領域に、ゲ−ト電極と前記ゲ−ト電極の両側に形成された第１導電領域及び第２導電領域とを具備したトランジスタを形成する第１工程と、少なくとも半導体基板の活性領域を覆う第１導電層を形成する第２工程と、前記第１導電層上に第１キャッピング層を形成する第３工程と、少なくとも前記第２導電領域上の前記第１キャッピング層及び第１導電層を食刻することによって前記第１キャッピング層でその表面が覆われ前記第１導電領域と接続する第１パッドを形成する第４工程と、前記第１キャッピング層及び第１パッドの側壁にスペ−サを形成する第５工程と、前記スペ−サの形成された結果物の基板の全面に第２導電層を形成する第６工程と、前記第２導電層をパタニングすることによって前記スペ−サにより前記第１パッドから絶縁された第２パッドを形成する第７工程とを含むことを特徴とする。
【００２３】
前記デュアルパッド付き半導体素子の製造方法において、前記第２工程は、前記トランジスタの形成された半導体基板の全面に平坦な表面の絶縁膜を形成する工程と、少なくとも半導体基板の活性領域の前記絶縁膜を取り除く工程と、前記絶縁膜を取り除く工程の結果物の基板の全面に第１導電層を形成する工程と、残った前記絶縁膜の表面が露出されるまで前記第１導電層を食刻する工程とより行われることが好ましく、前記第４工程における食刻工程は、第２導電領域上に、前記ゲ−ト電極より低く第１導電層の残余物が残るように行うことが好ましい。
【００２４】
前記デュアルパッド付き半導体素子の製造方法は、前記第６工程後、前記第２導電層を覆うように第２キャッピング層を形成する工程をさらに具備することが好ましい。
【００２５】
前記デュアルパッド付き半導体素子の製造方法は、前記第２パッドまで形成された半導体基板の全面に第１層間絶縁層を形成する工程と、前記第２パッド上に積層された第１層間絶縁層を食刻することによって前記第２パッドを部分的に露出させる第１コンタクトホ−ルを形成する工程と、前記第１コンタクトホ−ルを通じて前記第２パッドと接続する第３導電層を形成する工程と、前記第３導電層まで形成された半導体基板の全面に第２層間絶縁層を形成する工程と、前記第１パッド上に積層された第１及び第２層間絶縁層を食刻することによって前記第１パッドを部分的に露出させる第２コンタクトホ−ルを形成する工程をさらに含むことが好ましい。
【００２６】
この際、前記第２コンタクトホ−ルは前記活性領域と不活性領域との境界面を含む前記第１パッド上に形成し、前記第１コンタクトホ−ルは前記不活性領域の前記第２パッド上に、前記第２コンタクトホ−ルの延長線から外れるように形成することが好ましい。
【００２７】
前記他の目的を達成するために本発明のデュアルパッド付き半導体素子の製造方法は、半導体基板の不活性領域に素子分離膜を形成する第１工程と、半導体基板の活性領域に、ゲ−ト電極と前記ゲ−ト電極の両側に形成されたソ−ス及びドレインを具備したトランジスタを形成する第２工程と、半導体基板の不活性領域上に平坦な表面の絶縁膜を形成する第３工程と、前記絶縁膜の形成された半導体基板の全面に第１導電層を形成する第４工程と、前記絶縁膜の表面が露出されるまで前記第１導電層を食刻することによって少なくとも半導体基板の活性領域を覆う第１導電層パタ−ンを形成する第５工程と、前記第１導電層パタ−ンの形成された結果物の基板上に第１キャッピング層を形成する第６工程と、少なくとも前記ドレイン上の前記第１導電層パタ−ン及び第１キャッピング層を食刻することによってその表面が前記第１キャッピング層で覆われ前記ソ−スと接続する第１パッドを形成する第７工程と、前記第１キャッピング層と第１パッドの側壁に第１スペ−サを形成する第８工程と、前記第１スペ−サの形成された結果物の基板の全面に第２導電層と第２キャッピング層を積層する第９工程と、前記第２導電層及び第２キャッピング層をパタニングすることによってその表面が前記キャッピング層で覆われ前記ドレインに接続する第２パッドを形成する第１０工程と、前記第２キャッピング層と第２パッドの側壁に第２スペ−サを形成する第１１工程とを含むことを特徴とする。
【００２８】
この際、前記第２スペ−サの形成された結果物の基板の全面に第１層間絶縁層を形成する工程と、前記第２パッド上に積層された第１層間絶縁層を部分的に食刻して第１コンタクトホ−ルを形成する工程と、前記第１コンタクトホ−ルの形成された結果物の基板の全面に第３導電層を形成する工程と、前記第３導電層をパタニングすることによって前記第１コンタクトホ−ルを通じて第２パッドに接続するビットラインを形成する工程と、前記ビットラインの形成された結果物の基板の全面に第２層間絶縁層を形成する工程と、前記第１パッド上に積層された第１及び第２層間絶縁層を部分的に食刻して第２コンタクトホ−ルを形成する工程と、前記第２コンタクトホ−ルを通じて第１パッドに接続するキャパシタのストレ−ジ電極を形成する工程とをさらに含むことが好ましい。
【００２９】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
【００３０】
図３はデュアルパッド付き半導体素子の製造のための本発明によるレイアウト図であり、参照符号“Ｐ１１”は半導体基板の不活性領域に素子分離膜を製造するための第１マスクパタ−ンを、“Ｐ１２”はゲ−ト電極の形成のための第２マスクパタ−ンを、“Ｐ１３”はストレ−ジパッドの形成のための第３マスクパタ−ンを、“Ｐ１４”はビットラインパッドをドレインに接続させるためのコンタクトホ−ルを形成するための第４マスクパタ−ンを、“Ｐ１５”はビットラインパッドの形成のための第５マスクパタ−ンを、“Ｐ１６”はビットラインをビットラインパッドに接続させるためのコンタクトホ−ルを形成するための第６マスクパタ−ンを、そして“Ｐ１７”はストレ−ジ電極をストレ−ジパッドに接続させるためのコンタクトホ−ルを形成するための第７マスクパタ−ンを示す。さらに、その内部に多数の点のある長方形の領域“Ｒ１１”はストレ−ジパッドの形成領域を示す。
【００３１】
太い実線で示した第１マスクパタ−ンＰ１１は、横長（図３参照）の長方形であり、セルアレイの全体領域にかけてマトリックス状に配列されている。三点鎖線で示した第２マスクパタ−ンＰ１２は、縦長の長方形であり、セルアレイの全体領域にかけてレ−ル状に配列されている。点線で示した第３マスクパタ−ンＰ１３は、縦方向に関しては第１マスクパタ−ンＰ１１とその長さが同一であり、横方向に関しては第１マスクパタ−ンＰ１１より長い。一点鎖線で示した第４マスクパタ−ンＰ１４は、第３マスクパタ−ンＰ１３と部分的に重なっており、セルアレイの全体領域にかけてマトリックス状に配列されている。二点鎖線で示した第５マスクパタ−ンＰ１５は、縦長の長方形であり、第４マスクパタ−ンＰ１４をその内部に含む。内部に×を付した正方形の第６マスクパタ−ンＰ１６は、第５マスクパタ−ンＰ１５の内部で第１及び第３マスクパタ−ンＰ１１及びＰ１３と重ならないように配列される。内部に×を付した正方形の第７マスクパタ−ンＰ１７は、その上下の境界が第１マスクパタ−ンＰ１１の横方向に伸びる境界と重なるように配列される。
【００３２】
上記のマスクパタ−ンの配置は、本発明の一実施例であり、本発明の目的に応じて適宜変形し得ることは言うまでもない。
【００３３】
本発明による半導体素子は、半導体基板１００においてゲ−ト電極１２０の両側の形成された、例えばソ−ス１２４及びドレイン１２６のような第１導電領域及び第２導電領域を有するトランジスタと、ソ−ス１２４と接続され、第１導電層より形成された、例えばストレ−ジパッド２００のような第１パットと、ストレ−ジパッド２００の上面の外周に形成された第２キャッピング層１９０と、ストレ−ジパッド２００と第２キャッピング層１９０の側壁に形成された第２スペ−サ２３０と、ドレイン１２６に接続し、その一側壁が第２スペ−サ２３０と接続する第２導電層より形成された、例えばビットラインパッドのような第２パッドとより構成される。
【００３４】
図４（Ａ）及び（Ｂ）に関して言及しなかった図面符号の説明は、以下の半導体素子の製造工程で説明する。
【００３５】
図５Ａ乃至図１６は、本発明のデュアルパッド付き半導体素子の製造方法を工程順に説明するための図であり、各図の（Ａ）は、図３のＡ−Ａ′線における断面図、各図の（Ｂ）は、図３のＢ−Ｂ′線における断面図である。
【００３６】
まず、図５（Ａ）及び（Ｂ）は、トランジスタを形成する工程を示したものである。同工程は、図３の第１マスクパタ−ンＰ１１を用いて半導体基板１００の不活性領域に素子間の分離のための素子分離膜１１０を、例えば狭いトレンチ分離方式で形成する第１工程、半導体基板１００の全面にゲ−ト酸化膜１１８、ゲ−ト電極形成物質層及び第１キャッピング形成物質層を順次積層した後、積層されたゲ−ト電極形成物質及び第１キャッピング形成物質層を図３の第２マスクパタ−ンＰ１２を用いた写真食刻工程で、その上面が第１キャッピング層１２１で覆われるゲ−ト電極１２０を形成する第２工程、ゲ−ト電極１２０の形成された結果物の基板の全面に、例えばシリコンニトリド（ＳｉＮ）のような絶縁物を蒸着した後、これを異方性食刻することによってゲ−ト電極１２０及び第１キャッピング層１２１の側壁に第１スペ−サ１２２を形成する第３工程、結果物の基板の全面に不純物イオンを注入することによってトランジスタのソ−ス１２４及びドレイン１２６を形成する第４工程を含む。
【００３７】
この際、素子分離膜１１０は、狭いトレンチ分離方式の他に選択酸化方式により形成しても良い。また、第１キャッピング層１２１は、シリコンニトリド又は高温酸化膜より形成することが好ましい。
【００３８】
この例においては、第１スペ−サ１２２の形成のための異方性食刻時に、ソ−ス及びドレインの形成される領域のゲ−ト酸化膜も共に取り除き、ソ−ス１２４及びドレイン１２６をそれぞれ露出させ、第１スペ−サ１２２に自己整合した第１コンタクトホ−ル１３０及び第２コンタクトホ−ル１４０を形成する。
【００３９】
図６（Ａ）及び（Ｂ）は、トランジスタの形成された結果物の基板の全面に、例えば酸化物のような絶縁物質を第１キャッピング層１２１が露出しない程度の厚さで蒸着し、高温でこれをリフロ−させることによって平坦な表面を有する第１絶縁膜１５０を形成した状態の半導体基板の断面図である。
【００４０】
図７（Ａ）及び（Ｂ）は、図３の第３マスクパタ−ンＰ１３を用いた写真食刻工程で第１絶縁膜を部分的に取り除くことにより、ストレ−ジパッドの形成のための反転パタ−ン１６０を形成した状態の半導体基板の断面図である。
【００４１】
第３マスクパタ−ンＰ１３は、縦方向（図３において、上下方向）に関しては第１マスクパタ−ンＰ１１とその長さが同一であり、横方向（図３において、左右方向）に関しては第１マスクパタ−ンＰ１１よりも長い。従って、ストレ−ジパッドの形成のための反転パタ−ン１６０は、縦方向（図７（Ａ）及び（Ｂ）において、紙面の裏表方向）に関しては活性領域のみ露出させ、横方向（図７（Ａ）及び（Ｂ）において、左右方向）に関しては活性領域だけでなく活性領域の週辺のゲ−ト電極の一部分をも露出させるように形成される。
【００４２】
この際、反転パタ−ン１６０は、図６（Ａ）及び（Ｂ）で説明したリフロ−工程にの結果、その表面が平坦で全体的に一定の厚さを有するため、パッド形成などの後続工程において、表面段差を有する半導体基板上で発生するような工程マ−ジの減少を防止することができる。
【００４３】
図８（Ａ）及び（Ｂ）は、反転パタ−ン１６０が形成された結果物の基板の全面に、例えば不純物がド−プされた多結晶シリコンのような導電物質を蒸着して導電層１７０を形成した状態の半導体基板の断面図である。
【００４４】
この際、導電層１７０は、反転パタ−ン１６０の表面を完全に覆える程度の厚さで形成することが好ましい。
【００４５】
図９（Ａ）及び（Ｂ）は、図８（Ａ）及び（Ｂ）の導電層１７０をエッチバックすることによって、反転パタ−ン１６０の不存在により露出された領域の半導体基板（活性領域及びその周辺のゲ−ト電極）を覆うストレ−ジパッドを形成するための導電層パタ−ン１８０を形成した状態の半導体基板のの断面図である。
【００４６】
この際、前記エッチバック工程は、導電層パタ−ン１８０の高さが第１逆パタ−ン１６０より低くなるまで（但し、ゲ−ト電極１２０との間に相応の距離を残す）まで行われる。例えば、前記エッチバック工程は、反転パタ−ン１６０の高さを越えている部分の導電層１７０が完全に取り除かれるまで行う。図９（Ａ）に示すように、導電層パタ−ン１８０は、反転パタ−ン１６０の反転パタ−ンとして形成される。
【００４７】
図１０（Ａ）及び（Ｂ）は、ストレ−ジパッド２００と第２キャッピング層１９０を形成する工程を示したものである。同工程は、図９（Ａ）及び（Ｂ）の導電層パタ−ン１８０が形成された結果物の基板の全面に、例えば高温酸化物のような絶縁物質を塗布して第２キャッピング層形成物質層を形成する第１工程と、図３の第４マスクパタ−ンＰ１４を用いた写真食刻工程で、ドレイン１２６の上部に形成された導電層パタ−ン及び第２キャッピング層形成物質層を蝕刻することによってビットラインパッド（図示せず）とドレイン１２６とを接続させるための第３コンタクトホ−ル２１０を形成する第２工程とを含む。この際、前記第２工程における食刻工程時に除去されなかった部分であるソ−ス１２４上の導電層パタ−ンと第２キャッピング層形成物質はそれぞれストレ−ジパッド２００及び第２キャッピング層１９０を形成する。
【００４８】
ストレ−ジパッド２００は、第１コンタクトホ−ル（図５（Ａ）及び（Ｂ）の１３０参照）を通じてソ−ス１２４と接続され、各ソ−スとその周辺を含む大きさ（図３のストレ−ジパッド形成領域Ｒ１１参照）で形成される。
【００４９】
前記第２工程における食刻工程時に、ドレイン１２６上に形成された導電層パタ−ンを完全に除去せずにゲ−ト電極１２０より低い高さの部分を残した残留層２２０を形成することが好ましい。これは前記第２工程における食刻工程時に半導体基板の表面が損傷されないようにするためである。
【００５０】
図１１（Ａ）及び（Ｂ）は、第２スペ−サ２３０を形成する工程を示したものである。同工程は、ストレ−ジパッド２００が形成された結果物の基板の全面に、例えば高温酸化物のような絶縁物質を塗布してスペ−サ層（後続工程により第１スペ−サ２３０となる）を形成する第１工程と、前記スペ−サ層を異方性食刻することにより第３コンタクトホ−ル２１０の側壁に第２スペ−サ２３０を形成する第２工程とを含む。
【００５１】
第２スペ−サ２３０は、ストレ−ジパッド２００及び第２キャッピング層１９０の側壁に形成されて、ストレ−ジパッド２００を、例えばビットラインパッド（後続工程により形成される）のような他の導電層から絶縁する。
【００５２】
図１２（Ａ）及び（Ｂ）は、ビットラインパッド２４０及び第３キャッピング層２５０を形成する工程を示したものである。同工程は、ストレ−ジパッド２００が形成された結果物の基板の全面に、例えば不純物のド−プされた多結晶シリコンのような導電物質を蒸着してビットラインパッド形成物質層（後続工程によりビットラインパッド２４０となる）を形成する第１工程と、前記ビットラインパッド形成物質層上に、例えば高温酸化物のような絶縁物質を塗布して第３キャッピング層形成物質層（後続工程により第３キャッピング層２５０となる）を形成する第２工程と、図３の第５マスクパタ−ンＰ１５を用いた食刻工程で前記第３キャッピング層形成物質層及びビットラインパッド形成物質層を順次食刻することによってそれぞれ第３キャッピング層２５０及びビットラインパッド２４０を形成する第３工程とを含む。
【００５３】
前記ビットライン形成物質層は、第３コンタクトホ−ル（図５１１（Ａ）及び（Ｂ）の２１０参照）を完全に埋め立てるように形成され、ビットラインパッド２４０がドレイン１２６と接続される。この際、ビットラインパッド２４０は、第２スペ−サ２３０によりストレ−ジパッド２００から分離される。
【００５４】
従来は、ストレ−ジパッド２６（図２（Ａ）参照）とビットラインパッド２８（図２（Ａ）参照）を同一層に形成するため、両パッドを分離するための空間と、これらが占める空間を同時に考慮してセルをレイアウトする必要があった。従って、高集積化に伴って両パッドが占める空間だけでなく、これらを分離するための空間も共に縮まるため、素子の製造工程時における諸問題を招いていた。
【００５５】
しかしながら、本発明によれば、ストレ−ジパッド２００とビットラインパッド２４０を相異なる層に形成するてめ、両パッドを分離するための空間とこれらが占める空間を同時に考慮することなくセルをレイアウトすることができる。即ち、レイアウト上でパッド形成のための第５マスクパタ−ン（図３のＰ１５参照）とストレ−ジパッドの形成領域Ｒ１１が部分的に重なっていても、製造されたセルにおいては、これらが電気的に接続されない。従って、ストレ−ジパッド及びビットラインパッドを従来よりさらに大きく形成することができ、これらの工程マ−ジンを従来より大きくすることができる。
【００５６】
さらに、ストレ−ジパッドとビットラインパッドとの間の導電ブリッジの発生を完璧に防止することができる。
【００５７】
図１３（Ａ）及び（Ｂ）は、ビットラインパッド２４０が形成された結果物の基板の全面に、例えば高温酸化物のような絶縁物質を塗布した後、これを異方性食刻することによって第３キャッピング層２５０及びビットラインパッド２４０の側壁に第３スペ−サ２６０を形成する工程を示したものである。
【００５８】
第３スペ−サ２６０は、例えばストレ−ジ電極のような導電体からビットラインパッド２４０を絶縁させるために形成される。
【００５９】
図１４（Ａ）及び（Ｂ）は、第４コンタクトホ−ル２８０（ビットラインコンタクトホ−ル）を形成する工程を示したものである。同工程は、第３スペ−サ２６０が形成された結果物の基板上に第２絶縁膜２７０を形成する第１工程と、図３の第６マスクパタ−ンＰ１６を用いた写真食刻工程でビットラインパッド２４０上の第３キャッピング層２５０及び第２絶縁膜２７０を部分的に食刻することによってビットライン（図示せず）をビットラインパッド２４０に接続させるための第４コンタクトホ−ル２８０を形成する第２工程とを含む。
【００６０】
この際、前記第２絶縁膜は、ＢＰＳＧを蒸着・リフロ−することにより、平坦な表面の単一層又は平坦な表面のＢＰＳＧ層上に純粋酸化膜を積層した複合層により形成する。
【００６１】
図１５（Ａ）及び（Ｂ）は、第４コンタクトホ−ルが形成された結果物の基板の全面に、例えば不純物のド−プされた多結晶シリコン層を蒸着した後、これをパタニングすることによってビットライン２９０を形成する工程を示したものである。この際、ビットライン２９０は、ビットラインパッド２４０を介してトランジスタのドレイン１２６に連結される。
【００６２】
図１６（Ａ）及び（Ｂ）は、第５コンタクトホ−ル３１０（ストレ−ジ電極コンタクトホ−ル）の形成工程を示したものである。同工程は、ビットライン２９０が形成された結果物の基板上に第３絶縁膜３００を形成する第１工程と、図３の第７マスクパタ−ンＰ１７を用いた写真食刻工程で、ストレ−ジパッド２００上に積層された物質層を部分的に取り除くことによりストレ−ジ電極（図示せず）をストレ−ジ電極パッド２００に接続させるための第５コンタクトホ−ルを形成する第２工程とを含む。
【００６３】
図３に示すように、第６マスクパタ−ンＰ１６がジグザグ状に配置されているため、これらの距離Ｌ４は従来のものより大きくなり、また、第７マスクパタ−ンＰ１７の一部が活性領域上から外れた位置に配置されているため、第６マスクパタ−ンと第７マスクパタ−ンとの距離Ｌ５も従来より大きくなる。従って、ストレ−ジ電極のコンタクトホ−ルとビットラインのコンタクトホ−ルとの間、ストレ−ジ電極のコンタクトホ−ル間の絶縁信頼度が向上すると共に、これらの工程マ−ジンを従来より大きくすることができる。
【００６４】
次いで、通常の方法に従ってストレ−ジ電極、誘電体膜及びプレ−ト電極を形成し、金属配線工程を経てメモリ素子が完成する。
【００６５】
本発明は、上記の実施の形態に限定されることなく、多様な変形が本発明の技術的思想内で当分野の通常の知識を持つものにより可能なことは明白である。
【００６６】
【発明の効果】
本発明のデュアルパッド付き半導体素子及びその製造方法によれば、第一に、ストレ−ジパッド及びビットラインパッドを従来より大きく形成できるため、これらの工程マ−ジン及び他の導電層（例えば、ストレ−ジ電極又はビットライン）を接続させるためのコンタクトホ−ルの工程マ−ジンを従来より大きくすることができる。第二に、ストレ−ジパッドとビットラインパッドとの間の導電ブリッジの発生を完璧に防止することができる。そして、第三に、ストレ−ジ電極のコンタクトホ−ルとビットラインのコンタクトホ−ルとの間、ストレ−ジ電極のコンタクトホ−ル間の絶縁信頼度を従来より高くすることができる。
【００６７】
【図面の簡単な説明】
【図１】デュアルパッド付き半導体素子の製造のための従来のレイアウト図である。
【図２】従来のデュアルパッド付き半導体素子の製造方法を工程順に説明するための、図１のＩＩ−ＩＩ′における断面図である。
【図３】本発明に係るデュアルパッド付き半導体素子の製造のためのレイアウト図である。
【図４】本発明に係るデュアルパッド付き半導体素子の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図５】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第１の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図６】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第２の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図７】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第３の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図８】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第４の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図９】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第５の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１０】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第６の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１１】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第７の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１２】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第８の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１３】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第９の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１４】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第１０の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１５】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第１１の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１６】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第１２の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に係り、特にセルフアライン方式によるデュアルパッド付き半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
メモリ素子の製造工程において、デザインル−ルの向上に伴う素子の高集積化は、全般的な工程マ−ジンの不足をもたらしつつある。その結果、メモリ素子の構成要素間の接続のためのコンタクトホ−ルを最小フィ−チャサイズ（feature size) で形成する必要がある。たとえコンタクトホ−ルを最小フィ−チャサイズで形成することができたとしても、その形成過程のうち食刻マスクのミスアラインなどにより、周辺構造物、例えばゲ−ト電極やビットライン電極等が頻繁に露出される。従って、これはゲ−ト電極とビットライン電極、ビットライン電極とストレ−ジ電極又はゲ−ト電極とストレ−ジ電極間の接触を引き起こし、メモリ素子の信頼性を劣化させる。
【０００３】
従って、食刻マスクのミスアラインなどにより周辺構造物が露出されることなく、コンタクトホ−ルの大きさを微小化するための多くの方法が開発されており、セルフアラインによるコンタクト形成方法もその一種である。
【０００４】
セルフアラインによるコンタクト形成方法は、周辺構造物の段差を用いてコンタクトホ−ルを形成する方法であって、多様な大きさのコンタクトホ−ルが特別のマスクを用いることなく得られるので、高集積化により微小化する半導体素子の製造に好適である。
【０００５】
セルフアラインによるコンタクトホ−ルを用いた従来の半導体素子の製造方法を図１乃至図３を参照して説明する。
【０００６】
図１はデュアルパッド付き半導体素子の製造のための従来のレイアウト図であり、ＤＲＡＭ（Dynamic Random Access Memory) を製造するためのものてある。図１において“Ｐ１”は半導体基板の不活性領域にフィ−ルド酸化膜を製造するための第１マスクパタ−ンを、“Ｐ２”はゲ−ト電極の形成のための第２マスクパタ−ンを、“Ｐ３”はビットラインパッドを形成するための第３マスクパタ−ンを、“Ｐ４”はストレ−ジパッドを形成するための第４マスクパタ−ンを、“Ｐ５”はビットラインパッドをビットラインに接続させるための第３コンタクトホ−ルを形成するための第５マスクパタ−ンを、“Ｐ６”はストレ−ジパッドをストレ−ジ電極に接続させるための第４コンタクトホ−ルを形成するための第６マスクパタ−ンを、“Ｒ１”はストレ−ジ電極とソ−スとの接触領域を、そして“Ｒ２”はビットラインとドレインとの接触領域を示す。
【０００７】
図２（Ａ）及び（Ｂ）は、従来のデュアルパッド付き半導体素子の製造方法を工程順に説明するための図１のＩＩ−ＩＩ′線における断面図である。
【０００８】
図１の第１マスクパタ−ンＰ１を用いて半導体基板１０の不活性領域にフィ−ルド酸化膜１２を形成し、該フィ−ルド酸化膜１２の形成された半導体基板１０上にゲ−ト酸化膜１４を形成した後、該ゲ−ト酸化膜１４上に多結晶シリコン層と絶縁膜層を順次積層しパタニングすることによってその上部が絶縁膜１８により絶縁されるゲ−ト電極１６を形成する。この際、前記パタニング工程は、図１の第２マスクパタ−ンＰ２により行われる。
【０００９】
次いで、ゲ−ト電極１６の形成された結果物の基板上に酸化膜を蒸着し、これを異方性食刻してゲ−ト電極１６及び絶縁膜１８の側壁にスペ−サ２０を形成した後、その結果物の基板の全面に不純物をイオン注入してソ−ス２２及びドレイン２４を形成する。この際、スペ−サ２０を形成するための異方性食刻時に、ソ−ス及びドレインの形成される領域のゲ−ト酸化膜も部分的に食刻され、ソ−スの形成される領域の一部分（図１のＲ１参照）及びドレインの形成される領域の一部分（図１のＲ２参照）をそれぞれ露出させた第１及び第２コンタクトホ−ル１５、１７が形成される。
【００１０】
次に、前述したセルフアラインコンタクトホ−ル１５，１７の形成された結果物の基板上に不純物のド−ピングされた多結晶シリコン膜を塗布し、これを図１の第３及び第４マスクパタ−ンＰ３，Ｐ４を用いて写真食刻することにより、第１コンタクトホ−ル１５を通じてソ−ス２２と接続するストレ−ジパッド２６及び第２コンタクトホ−ル１７を通じてドレイン２４と接続するビットラインパッド２８を形成する（図２Ａ参照）。
【００１１】
前述したパッド２６，２８の形成された結果物の基板の全面に、絶縁物として、例えばＢＰＳＧ(Boro-Phosphor-Silicate-Glass)を蒸着し、これを高温でリフロ−させて平坦化することによって平坦化層３０を形成する。次に、図１の第５マスクパタ−ンＰ５を用いて平坦化層３０を異方性食刻することによってビットラインをビットラインパッド２８に接続させるための第３コンタクトホ−ル３２（ビットラインコンタクトホ−ル）を形成した後、該第３コンタクトホ−ル３２を通じてビットラインパッド２８と接続するビットライン３４を形成する。その後、絶縁物質で結果物の基板を覆った後、図１の第６マスクパタ−ンＰ６を用いた食刻工程でストレ−ジパッド２６とストレ−ジ電極（図示せず）を接続させるための第４コンタクトホ−ル（ストレ−ジコンタクトホ−ル；図示せず）の形成工程とストレ−ジ電極の形成工程を行う。
【００１２】
前述した従来の製造方法によれば、ストレ−ジパッド２６とビットラインパッド２８を互いに分離するために、多結晶シリコン膜の形成及び写真食刻工程を通じて両者の分離空間を形成した後、該空間を絶縁物質（例えば、平坦化層３０）で埋め立てる方法を用いた。しかしながら、このような方法によれば、高集積化に伴って半導体メモリ素子の製造のための活性領域が縮まり、結果として、ストレ−ジパッドとビットラインパッドを互いに分離するための空間も必然的に縮まる（図１のＬ１参照）。
【００１３】
従って、第一に、通常の写真食刻工程でストレージパッド及びビットラインパッドを形成する場合、縮まった分離空間を確保するためには、写真食刻のための光源の波長を縮めなければならないなどの工程上の問題がある。
【００１４】
第二に、縮まった活性領域内の上部にストレージパッド及びビットラインパッドを同一層に形成するため、ミスアラインによる不良を低減するためのマ−ジンが不充分である。
【００１５】
第三に、ストレージパッド及びビットラインパッドを同一層に形成するため、両パッド間に導電ブリッジが形成される恐れがあり、その結果、半導体素子の電気的な特性が劣化する。
【００１６】
第四に、各パッドは他のパッド（例えば、ストレ−ジパッドに着目した場合、隣接したビットラインパッド又は隣接した他のストレ−ジパッド）と最小限の距離を保つように形成すべきであるが、この場合、隣接する２つのパッドの形成領域は活性領域内に限定され、例えば、ストレ−ジ電極のコンタクトホ−ル及びビットラインのコンタクトホ−ルの領域が活性領域内に限定される（図１のＰ５及びＰ６参照）。従って、ストレ−ジ電極のコンタクトホ−ル間の距離（図１のＬ２参照）又はストレ−ジ電極のコンタクトホ−ルとビットラインのコンタクトホ−ルとの距離（図１のＬ３参照）が高集積化に伴って次第に狭くなるため、工程マ−ジが小さくなる。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、高い信頼性をもってパッド間を絶縁させ得るデュアルパッド付き半導体素子を提供するにある。
【００１８】
本発明の他の目的は、デュアルパッド付き半導体素子を充分な工程マ−ジを確保しながら製造し得る方法を提供するにある。
【００１９】
【課題を解決するための手段】
前記目的を達成するために本発明のデュアルパッド付き半導体素子は、ゲ−ト電極と、前記ゲ−ト電極の両側の半導体基板に形成される第１導電領域と第２導電領域とを有するトランジスタと、前記第１導電領域に接続し、第１導電層より形成された第１パッドと、前記第１パッドの上面の外周に形成された第１キャッピング層と、前記第１パッドと第１キャッピング層の側壁に形成されたスペ−サと、前記第２導電領域に接続し、その一側壁が前記スペ−サと接続する第２導電層より形成された第２パッドとを含むことを特徴とする。
【００２０】
前記デュアルパッド付き半導体素子は、前記第２パッドの一表面を露出させる第１コンタクトホ−ルを前記第２パッド上にさらに具備し、前記第１パッドの一表面を露出させる第２コンタクトホ−ルを前記第１パッド上にさらに具備することが好ましい。。
【００２１】
さらに、前記デュアルパッド付き半導体素子において、前記第１導電領域はトランジスタのソ−スであり、前記第２導電領域はトランジスタのドレインであり、前記第１パッドは前記ソ−スをキャパシタのストレ−ジ電極に接続させるためのストレ−ジパッドであり、前記第２パッドは前記ドレインをビットラインに接続させるためのビットラインパッドであることが好ましい。
【００２２】
前記他の目的を達成するために本発明のデュアルパッド付き半導体素子の製造方法は、半導体基板の活性領域に、ゲ−ト電極と前記ゲ−ト電極の両側に形成された第１導電領域及び第２導電領域とを具備したトランジスタを形成する第１工程と、少なくとも半導体基板の活性領域を覆う第１導電層を形成する第２工程と、前記第１導電層上に第１キャッピング層を形成する第３工程と、少なくとも前記第２導電領域上の前記第１キャッピング層及び第１導電層を食刻することによって前記第１キャッピング層でその表面が覆われ前記第１導電領域と接続する第１パッドを形成する第４工程と、前記第１キャッピング層及び第１パッドの側壁にスペ−サを形成する第５工程と、前記スペ−サの形成された結果物の基板の全面に第２導電層を形成する第６工程と、前記第２導電層をパタニングすることによって前記スペ−サにより前記第１パッドから絶縁された第２パッドを形成する第７工程とを含むことを特徴とする。
【００２３】
前記デュアルパッド付き半導体素子の製造方法において、前記第２工程は、前記トランジスタの形成された半導体基板の全面に平坦な表面の絶縁膜を形成する工程と、少なくとも半導体基板の活性領域の前記絶縁膜を取り除く工程と、前記絶縁膜を取り除く工程の結果物の基板の全面に第１導電層を形成する工程と、残った前記絶縁膜の表面が露出されるまで前記第１導電層を食刻する工程とより行われることが好ましく、前記第４工程における食刻工程は、第２導電領域上に、前記ゲ−ト電極より低く第１導電層の残余物が残るように行うことが好ましい。
【００２４】
前記デュアルパッド付き半導体素子の製造方法は、前記第６工程後、前記第２導電層を覆うように第２キャッピング層を形成する工程をさらに具備することが好ましい。
【００２５】
前記デュアルパッド付き半導体素子の製造方法は、前記第２パッドまで形成された半導体基板の全面に第１層間絶縁層を形成する工程と、前記第２パッド上に積層された第１層間絶縁層を食刻することによって前記第２パッドを部分的に露出させる第１コンタクトホ−ルを形成する工程と、前記第１コンタクトホ−ルを通じて前記第２パッドと接続する第３導電層を形成する工程と、前記第３導電層まで形成された半導体基板の全面に第２層間絶縁層を形成する工程と、前記第１パッド上に積層された第１及び第２層間絶縁層を食刻することによって前記第１パッドを部分的に露出させる第２コンタクトホ−ルを形成する工程をさらに含むことが好ましい。
【００２６】
この際、前記第２コンタクトホ−ルは前記活性領域と不活性領域との境界面を含む前記第１パッド上に形成し、前記第１コンタクトホ−ルは前記不活性領域の前記第２パッド上に、前記第２コンタクトホ−ルの延長線から外れるように形成することが好ましい。
【００２７】
前記他の目的を達成するために本発明のデュアルパッド付き半導体素子の製造方法は、半導体基板の不活性領域に素子分離膜を形成する第１工程と、半導体基板の活性領域に、ゲ−ト電極と前記ゲ−ト電極の両側に形成されたソ−ス及びドレインを具備したトランジスタを形成する第２工程と、半導体基板の不活性領域上に平坦な表面の絶縁膜を形成する第３工程と、前記絶縁膜の形成された半導体基板の全面に第１導電層を形成する第４工程と、前記絶縁膜の表面が露出されるまで前記第１導電層を食刻することによって少なくとも半導体基板の活性領域を覆う第１導電層パタ−ンを形成する第５工程と、前記第１導電層パタ−ンの形成された結果物の基板上に第１キャッピング層を形成する第６工程と、少なくとも前記ドレイン上の前記第１導電層パタ−ン及び第１キャッピング層を食刻することによってその表面が前記第１キャッピング層で覆われ前記ソ−スと接続する第１パッドを形成する第７工程と、前記第１キャッピング層と第１パッドの側壁に第１スペ−サを形成する第８工程と、前記第１スペ−サの形成された結果物の基板の全面に第２導電層と第２キャッピング層を積層する第９工程と、前記第２導電層及び第２キャッピング層をパタニングすることによってその表面が前記キャッピング層で覆われ前記ドレインに接続する第２パッドを形成する第１０工程と、前記第２キャッピング層と第２パッドの側壁に第２スペ−サを形成する第１１工程とを含むことを特徴とする。
【００２８】
この際、前記第２スペ−サの形成された結果物の基板の全面に第１層間絶縁層を形成する工程と、前記第２パッド上に積層された第１層間絶縁層を部分的に食刻して第１コンタクトホ−ルを形成する工程と、前記第１コンタクトホ−ルの形成された結果物の基板の全面に第３導電層を形成する工程と、前記第３導電層をパタニングすることによって前記第１コンタクトホ−ルを通じて第２パッドに接続するビットラインを形成する工程と、前記ビットラインの形成された結果物の基板の全面に第２層間絶縁層を形成する工程と、前記第１パッド上に積層された第１及び第２層間絶縁層を部分的に食刻して第２コンタクトホ−ルを形成する工程と、前記第２コンタクトホ−ルを通じて第１パッドに接続するキャパシタのストレ−ジ電極を形成する工程とをさらに含むことが好ましい。
【００２９】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
【００３０】
図３はデュアルパッド付き半導体素子の製造のための本発明によるレイアウト図であり、参照符号“Ｐ１１”は半導体基板の不活性領域に素子分離膜を製造するための第１マスクパタ−ンを、“Ｐ１２”はゲ−ト電極の形成のための第２マスクパタ−ンを、“Ｐ１３”はストレ−ジパッドの形成のための第３マスクパタ−ンを、“Ｐ１４”はビットラインパッドをドレインに接続させるためのコンタクトホ−ルを形成するための第４マスクパタ−ンを、“Ｐ１５”はビットラインパッドの形成のための第５マスクパタ−ンを、“Ｐ１６”はビットラインをビットラインパッドに接続させるためのコンタクトホ−ルを形成するための第６マスクパタ−ンを、そして“Ｐ１７”はストレ−ジ電極をストレ−ジパッドに接続させるためのコンタクトホ−ルを形成するための第７マスクパタ−ンを示す。さらに、その内部に多数の点のある長方形の領域“Ｒ１１”はストレ−ジパッドの形成領域を示す。
【００３１】
太い実線で示した第１マスクパタ−ンＰ１１は、横長（図３参照）の長方形であり、セルアレイの全体領域にかけてマトリックス状に配列されている。三点鎖線で示した第２マスクパタ−ンＰ１２は、縦長の長方形であり、セルアレイの全体領域にかけてレ−ル状に配列されている。点線で示した第３マスクパタ−ンＰ１３は、縦方向に関しては第１マスクパタ−ンＰ１１とその長さが同一であり、横方向に関しては第１マスクパタ−ンＰ１１より長い。一点鎖線で示した第４マスクパタ−ンＰ１４は、第３マスクパタ−ンＰ１３と部分的に重なっており、セルアレイの全体領域にかけてマトリックス状に配列されている。二点鎖線で示した第５マスクパタ−ンＰ１５は、縦長の長方形であり、第４マスクパタ−ンＰ１４をその内部に含む。内部に×を付した正方形の第６マスクパタ−ンＰ１６は、第５マスクパタ−ンＰ１５の内部で第１及び第３マスクパタ−ンＰ１１及びＰ１３と重ならないように配列される。内部に×を付した正方形の第７マスクパタ−ンＰ１７は、その上下の境界が第１マスクパタ−ンＰ１１の横方向に伸びる境界と重なるように配列される。
【００３２】
上記のマスクパタ−ンの配置は、本発明の一実施例であり、本発明の目的に応じて適宜変形し得ることは言うまでもない。
【００３３】
本発明による半導体素子は、半導体基板１００においてゲ−ト電極１２０の両側の形成された、例えばソ−ス１２４及びドレイン１２６のような第１導電領域及び第２導電領域を有するトランジスタと、ソ−ス１２４と接続され、第１導電層より形成された、例えばストレ−ジパッド２００のような第１パットと、ストレ−ジパッド２００の上面の外周に形成された第２キャッピング層１９０と、ストレ−ジパッド２００と第２キャッピング層１９０の側壁に形成された第２スペ−サ２３０と、ドレイン１２６に接続し、その一側壁が第２スペ−サ２３０と接続する第２導電層より形成された、例えばビットラインパッドのような第２パッドとより構成される。
【００３４】
図４（Ａ）及び（Ｂ）に関して言及しなかった図面符号の説明は、以下の半導体素子の製造工程で説明する。
【００３５】
図５Ａ乃至図１６は、本発明のデュアルパッド付き半導体素子の製造方法を工程順に説明するための図であり、各図の（Ａ）は、図３のＡ−Ａ′線における断面図、各図の（Ｂ）は、図３のＢ−Ｂ′線における断面図である。
【００３６】
まず、図５（Ａ）及び（Ｂ）は、トランジスタを形成する工程を示したものである。同工程は、図３の第１マスクパタ−ンＰ１１を用いて半導体基板１００の不活性領域に素子間の分離のための素子分離膜１１０を、例えば狭いトレンチ分離方式で形成する第１工程、半導体基板１００の全面にゲ−ト酸化膜１１８、ゲ−ト電極形成物質層及び第１キャッピング形成物質層を順次積層した後、積層されたゲ−ト電極形成物質及び第１キャッピング形成物質層を図３の第２マスクパタ−ンＰ１２を用いた写真食刻工程で、その上面が第１キャッピング層１２１で覆われるゲ−ト電極１２０を形成する第２工程、ゲ−ト電極１２０の形成された結果物の基板の全面に、例えばシリコンニトリド（ＳｉＮ）のような絶縁物を蒸着した後、これを異方性食刻することによってゲ−ト電極１２０及び第１キャッピング層１２１の側壁に第１スペ−サ１２２を形成する第３工程、結果物の基板の全面に不純物イオンを注入することによってトランジスタのソ−ス１２４及びドレイン１２６を形成する第４工程を含む。
【００３７】
この際、素子分離膜１１０は、狭いトレンチ分離方式の他に選択酸化方式により形成しても良い。また、第１キャッピング層１２１は、シリコンニトリド又は高温酸化膜より形成することが好ましい。
【００３８】
この例においては、第１スペ−サ１２２の形成のための異方性食刻時に、ソ−ス及びドレインの形成される領域のゲ−ト酸化膜も共に取り除き、ソ−ス１２４及びドレイン１２６をそれぞれ露出させ、第１スペ−サ１２２に自己整合した第１コンタクトホ−ル１３０及び第２コンタクトホ−ル１４０を形成する。
【００３９】
図６（Ａ）及び（Ｂ）は、トランジスタの形成された結果物の基板の全面に、例えば酸化物のような絶縁物質を第１キャッピング層１２１が露出しない程度の厚さで蒸着し、高温でこれをリフロ−させることによって平坦な表面を有する第１絶縁膜１５０を形成した状態の半導体基板の断面図である。
【００４０】
図７（Ａ）及び（Ｂ）は、図３の第３マスクパタ−ンＰ１３を用いた写真食刻工程で第１絶縁膜を部分的に取り除くことにより、ストレ−ジパッドの形成のための反転パタ−ン１６０を形成した状態の半導体基板の断面図である。
【００４１】
第３マスクパタ−ンＰ１３は、縦方向（図３において、上下方向）に関しては第１マスクパタ−ンＰ１１とその長さが同一であり、横方向（図３において、左右方向）に関しては第１マスクパタ−ンＰ１１よりも長い。従って、ストレ−ジパッドの形成のための反転パタ−ン１６０は、縦方向（図７（Ａ）及び（Ｂ）において、紙面の裏表方向）に関しては活性領域のみ露出させ、横方向（図７（Ａ）及び（Ｂ）において、左右方向）に関しては活性領域だけでなく活性領域の週辺のゲ−ト電極の一部分をも露出させるように形成される。
【００４２】
この際、反転パタ−ン１６０は、図６（Ａ）及び（Ｂ）で説明したリフロ−工程にの結果、その表面が平坦で全体的に一定の厚さを有するため、パッド形成などの後続工程において、表面段差を有する半導体基板上で発生するような工程マ−ジの減少を防止することができる。
【００４３】
図８（Ａ）及び（Ｂ）は、反転パタ−ン１６０が形成された結果物の基板の全面に、例えば不純物がド−プされた多結晶シリコンのような導電物質を蒸着して導電層１７０を形成した状態の半導体基板の断面図である。
【００４４】
この際、導電層１７０は、反転パタ−ン１６０の表面を完全に覆える程度の厚さで形成することが好ましい。
【００４５】
図９（Ａ）及び（Ｂ）は、図８（Ａ）及び（Ｂ）の導電層１７０をエッチバックすることによって、反転パタ−ン１６０の不存在により露出された領域の半導体基板（活性領域及びその周辺のゲ−ト電極）を覆うストレ−ジパッドを形成するための導電層パタ−ン１８０を形成した状態の半導体基板のの断面図である。
【００４６】
この際、前記エッチバック工程は、導電層パタ−ン１８０の高さが第１逆パタ−ン１６０より低くなるまで（但し、ゲ−ト電極１２０との間に相応の距離を残す）まで行われる。例えば、前記エッチバック工程は、反転パタ−ン１６０の高さを越えている部分の導電層１７０が完全に取り除かれるまで行う。図９（Ａ）に示すように、導電層パタ−ン１８０は、反転パタ−ン１６０の反転パタ−ンとして形成される。
【００４７】
図１０（Ａ）及び（Ｂ）は、ストレ−ジパッド２００と第２キャッピング層１９０を形成する工程を示したものである。同工程は、図９（Ａ）及び（Ｂ）の導電層パタ−ン１８０が形成された結果物の基板の全面に、例えば高温酸化物のような絶縁物質を塗布して第２キャッピング層形成物質層を形成する第１工程と、図３の第４マスクパタ−ンＰ１４を用いた写真食刻工程で、ドレイン１２６の上部に形成された導電層パタ−ン及び第２キャッピング層形成物質層を蝕刻することによってビットラインパッド（図示せず）とドレイン１２６とを接続させるための第３コンタクトホ−ル２１０を形成する第２工程とを含む。この際、前記第２工程における食刻工程時に除去されなかった部分であるソ−ス１２４上の導電層パタ−ンと第２キャッピング層形成物質はそれぞれストレ−ジパッド２００及び第２キャッピング層１９０を形成する。
【００４８】
ストレ−ジパッド２００は、第１コンタクトホ−ル（図５（Ａ）及び（Ｂ）の１３０参照）を通じてソ−ス１２４と接続され、各ソ−スとその周辺を含む大きさ（図３のストレ−ジパッド形成領域Ｒ１１参照）で形成される。
【００４９】
前記第２工程における食刻工程時に、ドレイン１２６上に形成された導電層パタ−ンを完全に除去せずにゲ−ト電極１２０より低い高さの部分を残した残留層２２０を形成することが好ましい。これは前記第２工程における食刻工程時に半導体基板の表面が損傷されないようにするためである。
【００５０】
図１１（Ａ）及び（Ｂ）は、第２スペ−サ２３０を形成する工程を示したものである。同工程は、ストレ−ジパッド２００が形成された結果物の基板の全面に、例えば高温酸化物のような絶縁物質を塗布してスペ−サ層（後続工程により第１スペ−サ２３０となる）を形成する第１工程と、前記スペ−サ層を異方性食刻することにより第３コンタクトホ−ル２１０の側壁に第２スペ−サ２３０を形成する第２工程とを含む。
【００５１】
第２スペ−サ２３０は、ストレ−ジパッド２００及び第２キャッピング層１９０の側壁に形成されて、ストレ−ジパッド２００を、例えばビットラインパッド（後続工程により形成される）のような他の導電層から絶縁する。
【００５２】
図１２（Ａ）及び（Ｂ）は、ビットラインパッド２４０及び第３キャッピング層２５０を形成する工程を示したものである。同工程は、ストレ−ジパッド２００が形成された結果物の基板の全面に、例えば不純物のド−プされた多結晶シリコンのような導電物質を蒸着してビットラインパッド形成物質層（後続工程によりビットラインパッド２４０となる）を形成する第１工程と、前記ビットラインパッド形成物質層上に、例えば高温酸化物のような絶縁物質を塗布して第３キャッピング層形成物質層（後続工程により第３キャッピング層２５０となる）を形成する第２工程と、図３の第５マスクパタ−ンＰ１５を用いた食刻工程で前記第３キャッピング層形成物質層及びビットラインパッド形成物質層を順次食刻することによってそれぞれ第３キャッピング層２５０及びビットラインパッド２４０を形成する第３工程とを含む。
【００５３】
前記ビットライン形成物質層は、第３コンタクトホ−ル（図５１１（Ａ）及び（Ｂ）の２１０参照）を完全に埋め立てるように形成され、ビットラインパッド２４０がドレイン１２６と接続される。この際、ビットラインパッド２４０は、第２スペ−サ２３０によりストレ−ジパッド２００から分離される。
【００５４】
従来は、ストレ−ジパッド２６（図２（Ａ）参照）とビットラインパッド２８（図２（Ａ）参照）を同一層に形成するため、両パッドを分離するための空間と、これらが占める空間を同時に考慮してセルをレイアウトする必要があった。従って、高集積化に伴って両パッドが占める空間だけでなく、これらを分離するための空間も共に縮まるため、素子の製造工程時における諸問題を招いていた。
【００５５】
しかしながら、本発明によれば、ストレ−ジパッド２００とビットラインパッド２４０を相異なる層に形成するてめ、両パッドを分離するための空間とこれらが占める空間を同時に考慮することなくセルをレイアウトすることができる。即ち、レイアウト上でパッド形成のための第５マスクパタ−ン（図３のＰ１５参照）とストレ−ジパッドの形成領域Ｒ１１が部分的に重なっていても、製造されたセルにおいては、これらが電気的に接続されない。従って、ストレ−ジパッド及びビットラインパッドを従来よりさらに大きく形成することができ、これらの工程マ−ジンを従来より大きくすることができる。
【００５６】
さらに、ストレ−ジパッドとビットラインパッドとの間の導電ブリッジの発生を完璧に防止することができる。
【００５７】
図１３（Ａ）及び（Ｂ）は、ビットラインパッド２４０が形成された結果物の基板の全面に、例えば高温酸化物のような絶縁物質を塗布した後、これを異方性食刻することによって第３キャッピング層２５０及びビットラインパッド２４０の側壁に第３スペ−サ２６０を形成する工程を示したものである。
【００５８】
第３スペ−サ２６０は、例えばストレ−ジ電極のような導電体からビットラインパッド２４０を絶縁させるために形成される。
【００５９】
図１４（Ａ）及び（Ｂ）は、第４コンタクトホ−ル２８０（ビットラインコンタクトホ−ル）を形成する工程を示したものである。同工程は、第３スペ−サ２６０が形成された結果物の基板上に第２絶縁膜２７０を形成する第１工程と、図３の第６マスクパタ−ンＰ１６を用いた写真食刻工程でビットラインパッド２４０上の第３キャッピング層２５０及び第２絶縁膜２７０を部分的に食刻することによってビットライン（図示せず）をビットラインパッド２４０に接続させるための第４コンタクトホ−ル２８０を形成する第２工程とを含む。
【００６０】
この際、前記第２絶縁膜は、ＢＰＳＧを蒸着・リフロ−することにより、平坦な表面の単一層又は平坦な表面のＢＰＳＧ層上に純粋酸化膜を積層した複合層により形成する。
【００６１】
図１５（Ａ）及び（Ｂ）は、第４コンタクトホ−ルが形成された結果物の基板の全面に、例えば不純物のド−プされた多結晶シリコン層を蒸着した後、これをパタニングすることによってビットライン２９０を形成する工程を示したものである。この際、ビットライン２９０は、ビットラインパッド２４０を介してトランジスタのドレイン１２６に連結される。
【００６２】
図１６（Ａ）及び（Ｂ）は、第５コンタクトホ−ル３１０（ストレ−ジ電極コンタクトホ−ル）の形成工程を示したものである。同工程は、ビットライン２９０が形成された結果物の基板上に第３絶縁膜３００を形成する第１工程と、図３の第７マスクパタ−ンＰ１７を用いた写真食刻工程で、ストレ−ジパッド２００上に積層された物質層を部分的に取り除くことによりストレ−ジ電極（図示せず）をストレ−ジ電極パッド２００に接続させるための第５コンタクトホ−ルを形成する第２工程とを含む。
【００６３】
図３に示すように、第６マスクパタ−ンＰ１６がジグザグ状に配置されているため、これらの距離Ｌ４は従来のものより大きくなり、また、第７マスクパタ−ンＰ１７の一部が活性領域上から外れた位置に配置されているため、第６マスクパタ−ンと第７マスクパタ−ンとの距離Ｌ５も従来より大きくなる。従って、ストレ−ジ電極のコンタクトホ−ルとビットラインのコンタクトホ−ルとの間、ストレ−ジ電極のコンタクトホ−ル間の絶縁信頼度が向上すると共に、これらの工程マ−ジンを従来より大きくすることができる。
【００６４】
次いで、通常の方法に従ってストレ−ジ電極、誘電体膜及びプレ−ト電極を形成し、金属配線工程を経てメモリ素子が完成する。
【００６５】
本発明は、上記の実施の形態に限定されることなく、多様な変形が本発明の技術的思想内で当分野の通常の知識を持つものにより可能なことは明白である。
【００６６】
【発明の効果】
本発明のデュアルパッド付き半導体素子及びその製造方法によれば、第一に、ストレ−ジパッド及びビットラインパッドを従来より大きく形成できるため、これらの工程マ−ジン及び他の導電層（例えば、ストレ−ジ電極又はビットライン）を接続させるためのコンタクトホ−ルの工程マ−ジンを従来より大きくすることができる。第二に、ストレ−ジパッドとビットラインパッドとの間の導電ブリッジの発生を完璧に防止することができる。そして、第三に、ストレ−ジ電極のコンタクトホ−ルとビットラインのコンタクトホ−ルとの間、ストレ−ジ電極のコンタクトホ−ル間の絶縁信頼度を従来より高くすることができる。
【００６７】
【図面の簡単な説明】
【図１】デュアルパッド付き半導体素子の製造のための従来のレイアウト図である。
【図２】従来のデュアルパッド付き半導体素子の製造方法を工程順に説明するための、図１のＩＩ−ＩＩ′における断面図である。
【図３】本発明に係るデュアルパッド付き半導体素子の製造のためのレイアウト図である。
【図４】本発明に係るデュアルパッド付き半導体素子の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図５】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第１の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図６】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第２の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図７】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第３の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図８】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第４の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図９】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第５の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１０】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第６の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１１】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第７の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１２】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第８の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１３】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第９の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１４】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第１０の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１５】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第１１の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
【図１６】本発明に係るデュアルパッド付き半導体素子の製造工程を説明するための第１２の断面図であって、（Ａ）及び（Ｂ）は図３のＡ−Ａ’線及びＢ−Ｂ’線に対応する断面図である。
Claims (14)
- ゲ−ト電極と、当該ゲ−ト電極の両側において半導体基板に形成された第１導電領域及び第２導電領域とを有し、ストレージ電極に接続されるトランジスタと、
前記第１導電領域に接続するように第１導電層で形成された第１パッドと、
前記第１パッドの上面の外周に形成された第１キャッピング層と、
前記第１パッドと第１キャッピング層の側壁に形成されたスペ−サと、
前記第２導電領域に接続し、その一側壁が前記スペ−サに接するように第２導電層で形成された第２パッドと、
を含み、
前記第１パッドは前記第１導電領域を前記ストレージ電極に接続するためのストレージパッドであり、前記第２パッドは前記第２導電領域をビットラインに接続するためのビットラインパッドであり、前記第１、第２パッドは、互いに重なり合うように配置されることを特徴とするデュアルパッド付き半導体素子。 - 前記第２パッドの一表面を露出させる第１コンタクトホ−ルを前記第２パッド上にさらに具備することを特徴とする請求項１に記載のデュアルパッド付き半導体素子。
- 前記第１パッドの一表面を露出させる第２コンタクトホ−ルを前記第１パッド上にさらに具備することを特徴とする請求項１に記載のデュアルパッド付き半導体素子。
- 前記第１導電領域はトランジスタのソ−スであり、前記第２導電領域はトランジスタのドレインであることを特徴とする請求項１に記載のデュアルパッド付き半導体素子。
- 半導体基板の活性領域に、ゲ−ト電極と前記ゲ−ト電極の両側に形成された第１導電領域及び第２導電領域とを有するトランジスタを形成する第１工程と、
少なくとも半導体基板の活性領域を覆う第１導電層を形成する第２工程と、
前記第１導電層上に第１キャッピング層を形成する第３工程と、
少なくとも前記第２導電領域上の前記第１キャッピング層及び第１導電層を食刻することによって、前記第１キャッピング層でその表面が覆われ前記第１導電領域と接続した第１パッドを形成する第４工程と、
前記第１キャッピング層及び第１パッドの側壁にスペ−サを形成する第５工程と、
前記スペ−サが形成された結果物の基板の全面に第２導電層を形成する第６工程と、
前記第２導電層をパタニングすることによって、前記スペ−サにより前記第１パッドから絶縁された第２パッドを形成する第７工程と、
を含むことを特徴とするデュアルパッド付き半導体素子の製造方法。 - 前記第２工程は、
前記トランジスタが形成された半導体基板の全面に平坦な表面の絶縁膜を形成する工程と、
少なくとも半導体基板の活性領域上に形成された前記絶縁膜を取り除く工程と、
前記絶縁膜を取り除く工程の後の結果物の基板の全面に第１導電層を形成する工程と、
前記絶縁膜の残り部分の表面が露出するまで前記第１導電層を食刻する工程と、
を含むことを特徴とする請求項５に記載のデュアルパッド付き半導体素子の製造方法。 - 前記第４工程における食刻は、前記第２導電領域上に、前記ゲ−ト電極の高さより低く第１導電層の残余物が残るように行うことを特徴とする請求項５に記載のデュアルパッド付き半導体素子の製造方法。
- 前記第６工程の後に、前記第２導電層を覆うように第２キャッピング層を形成する工程をさらに含むことを特徴とする請求項５に記載のデュアルパッド付き半導体素子の製造方法。
- 前記第２パッドが形成された半導体基板の全面に第１層間絶縁層を形成する工程と、
前記第２パッド上に積層された第１層間絶縁層を食刻することによって前記第２パッドを部分的に露出させる第１コンタクトホ−ルを形成する工程と、
前記第１コンタクトホ−ルを通じて前記第２パッドと接続する第３導電層を形成する工程と、
をさらに含むことを特徴とする請求項５に記載のデュアルパッド付き半導体素子の製造方法。 - 前記第３導電層が形成された半導体基板の全面に第２層間絶縁層を形成する工程と、
前記第１パッド上に積層された第１及び第２層間絶縁層を食刻することによって前記第１パッドを部分的に露出させた第２コンタクトホ−ルを形成する工程と、
をさらに含むことを特徴とする請求項９に記載のデュアルパッド付き半導体素子の製造方法。 - 前記第２コンタクトホ−ルは、その一面が前記活性領域と不活性領域との境界線上の面を含むように前記第１パッド上に形成されることを特徴とする請求項１０に記載のデュアルパッド付き半導体素子の製造方法。
- 前記第１コンタクトホ−ルは、前記不活性領域上の前記第２パッド上に、前記第２コンタクトホ−ルの真横から外れるように形成されることを特徴とする請求項１１に記載のデュアルパッド付き半導体素子の製造方法。
- 半導体基板の不活性領域に素子分離膜を形成する第１工程と、
半導体基板の活性領域に、ゲ−ト電極と当該ゲ−ト電極の両側に形成されたソ−ス及びドレインとを具備するトランジスタを形成する第２工程と、
半導体基板の不活性領域上に平坦な表面の絶縁膜を形成する第３工程と、
前記絶縁膜が形成された半導体基板の全面に第１導電層を形成する第４工程と、
前記絶縁膜の表面が露出するまで前記第１導電層を食刻することによって、少なくとも半導体基板の活性領域を覆う第１導電層パタ−ンを形成する第５工程と、
前記第１導電層パタ−ンが形成された結果物の基板上に第１キャッピング層を形成する第６工程と、
少なくとも前記ドレイン上の前記第１導電層パタ−ン及び第１キャッピング層を食刻することによって、その表面が前記第１キャッピング層により覆われ前記ソ−スと接続する第１パッドを形成する第７工程と、
前記第１キャッピング層と第１パッドの側壁に第１スペ−サを形成する第８工程と、
前記第１スペ−サが形成された結果物の基板の全面に第２導電層と第２キャッピング層を積層する第９工程と、
前記第２導電層及びキャッピング層をパタニングすることによって、その表面が前記第２キャッピング層により覆われ前記ドレインに接続する第２パッドを形成する第１０工程と、
前記第２キャッピング層と第２パッドの側壁に第２スペ−サを形成する第１１工程と、
を含むことを特徴とするデュアルパッド付き半導体素子の製造方法。 - 前記第２スペ−サが形成された結果物の基板の全面に第１層間絶縁層を形成する工程と、
前記第２パッド上に積層された第１層間絶縁層を部分的に食刻して第１コンタクトホ−ルを形成する工程と
前記第１コンタクトホ−ルが形成された結果物の基板の全面に第３導電層を形成する工程と、
前記第３導電層をパタニングすることによって、前記第１コンタクトホ−ルを通じて第２パッドと接続するビットラインを形成する工程と、
前記ビットラインが形成された結果物の基板の全面に第２層間絶縁層を形成する工程と、
前記第１パッド上に積層された第１及び第２層間絶縁層を部分的に食刻して第２コンタクトホ−ルを形成する工程と、
前記第２コンタクトホ−ルを通じて第１パッドと接続するキャパシタのストレ−ジ電極を形成する工程と、
をさらに含むことを特徴とする請求項１３に記載のデュアルパッド付き半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016460A KR0155831B1 (ko) | 1995-06-20 | 1995-06-20 | 셀프얼라인을 이용한 듀얼패드셀 반도체장치 및 그것의 제조방법 |
| KR95-16460 | 1995-06-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098254A JPH098254A (ja) | 1997-01-10 |
| JP3741780B2 true JP3741780B2 (ja) | 2006-02-01 |
Family
ID=19417612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15568296A Expired - Fee Related JP3741780B2 (ja) | 1995-06-20 | 1996-06-17 | デュアルパッド付き半導体素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5866927A (ja) |
| JP (1) | JP3741780B2 (ja) |
| KR (1) | KR0155831B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811350A (en) | 1996-08-22 | 1998-09-22 | Micron Technology, Inc. | Method of forming contact openings and an electronic component formed from the same and other methods |
| JP4086926B2 (ja) * | 1997-01-29 | 2008-05-14 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5872048A (en) * | 1997-02-28 | 1999-02-16 | Micron Technology, Inc. | Processing methods of forming an electrically conductive plug to a node location |
| KR100356826B1 (ko) | 1997-05-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체장치 및 그의 제조방법 |
| JP2006245625A (ja) * | 1997-06-20 | 2006-09-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11111942A (ja) * | 1997-09-30 | 1999-04-23 | Oki Electric Ind Co Ltd | 多結晶シリコンプラグを用いたコンタクトホールの形成方法 |
| KR100317434B1 (ko) * | 1998-03-12 | 2001-12-22 | 아끼구사 나오유끼 | 반도체 장치와 그 제조 방법 |
| US6376344B1 (en) * | 1999-10-20 | 2002-04-23 | Texas Instruments Incorporated | Semiconductor device with fully self-aligned local interconnects, and method for fabricating the device |
| US6261948B1 (en) | 1998-07-31 | 2001-07-17 | Micron Technology, Inc. | Method of forming contact openings |
| US6380023B2 (en) * | 1998-09-02 | 2002-04-30 | Micron Technology, Inc. | Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits |
| JP2000114481A (ja) | 1998-10-05 | 2000-04-21 | Nec Corp | 半導体記憶装置の製造方法 |
| TW436985B (en) * | 1999-05-25 | 2001-05-28 | Vanguard Int Semiconduct Corp | Method for making self-aligned contact |
| US6391756B1 (en) * | 1999-08-31 | 2002-05-21 | Micron Technology, Inc. | Semiconductor processing methods of forming contact openings |
| JP2001210803A (ja) * | 1999-11-18 | 2001-08-03 | Mitsubishi Electric Corp | スタックトキャパシタおよびその製造方法 |
| KR100725086B1 (ko) * | 2000-08-28 | 2007-06-04 | 삼성전자주식회사 | 다층 배선 형성 공정에서의 패드층 형성방법 |
| KR100395766B1 (ko) * | 2001-02-12 | 2003-08-25 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 형성 방법 |
| KR100390044B1 (ko) * | 2001-06-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 패드 패턴 형성 방법 |
| KR100430556B1 (ko) * | 2001-12-24 | 2004-05-10 | 동부전자 주식회사 | 반도체 소자의 비트 라인 형성 방법 |
| US7778812B2 (en) * | 2005-01-07 | 2010-08-17 | Micron Technology, Inc. | Selecting data to verify in hardware device model simulation test generation |
| KR100846099B1 (ko) | 2007-01-30 | 2008-07-14 | 삼성전자주식회사 | 리세스 채널 트랜지스터를 포함하는 반도체 장치 제조 방법 |
| KR101406225B1 (ko) | 2008-04-11 | 2014-06-13 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| KR101006531B1 (ko) | 2009-05-11 | 2011-01-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| KR20180057805A (ko) | 2016-11-22 | 2018-05-31 | 삼성디스플레이 주식회사 | 표시 장치용 백플레인 및 이의 제조 방법 |
| US10985165B2 (en) * | 2019-08-19 | 2021-04-20 | Micron Technology, Inc. | Methods of forming microelectronic devices |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374576A (en) * | 1988-12-21 | 1994-12-20 | Hitachi, Ltd. | Method of fabricating stacked capacitor cell memory devices |
| US5248628A (en) * | 1989-09-08 | 1993-09-28 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor memory device |
| JP2524862B2 (ja) * | 1990-05-01 | 1996-08-14 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| US5066606A (en) * | 1990-12-07 | 1991-11-19 | Micron Technology, Inc. | Implant method for advanced stacked capacitors |
| JP2748050B2 (ja) * | 1991-02-08 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2727818B2 (ja) * | 1991-09-17 | 1998-03-18 | 日本電気株式会社 | 半導体装置 |
| US5296400A (en) * | 1991-12-14 | 1994-03-22 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a contact of a highly integrated semiconductor device |
| US5478772A (en) * | 1993-04-02 | 1995-12-26 | Micron Technology, Inc. | Method for forming a storage cell capacitor compatible with high dielectric constant materials |
| KR960006822B1 (ko) * | 1993-04-15 | 1996-05-23 | 삼성전자주식회사 | 반도체장치의 미세패턴 형성방법 |
| US6001685A (en) * | 1993-12-21 | 1999-12-14 | Hyundai Electronics Industries Co., Ltd. | Method of making a semiconductor device |
| KR970007830B1 (ko) * | 1993-12-21 | 1997-05-17 | 현대전자산업 주식회사 | 반도체 장치 및 그 제조방법 |
| US5545579A (en) * | 1995-04-04 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a sub-quarter micrometer channel field effect transistor having elevated source/drain areas and lightly doped drains |
| KR0155886B1 (ko) * | 1995-09-19 | 1998-10-15 | 김광호 | 고집적 dram 셀의 제조방법 |
-
1995
- 1995-06-20 KR KR1019950016460A patent/KR0155831B1/ko not_active IP Right Cessation
-
1996
- 1996-06-17 JP JP15568296A patent/JP3741780B2/ja not_active Expired - Fee Related
- 1996-06-20 US US08/667,009 patent/US5866927A/en not_active Expired - Fee Related
-
1998
- 1998-09-24 US US09/160,781 patent/US6214663B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0155831B1 (ko) | 1998-12-01 |
| US5866927A (en) | 1999-02-02 |
| JPH098254A (ja) | 1997-01-10 |
| US6214663B1 (en) | 2001-04-10 |
| KR970003472A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3741780B2 (ja) | デュアルパッド付き半導体素子及びその製造方法 | |
| US6566241B2 (en) | Method of forming metal contact in semiconductor device | |
| US20040149992A1 (en) | Semiconductor device and method of manufacturing the same | |
| GB2260645A (en) | Semiconductor memory device and fabricating method therefor | |
| JP2578577B2 (ja) | コンタクトホール形成方法 | |
| JP2004023098A (ja) | 半導体素子の製造方法 | |
| US6197670B1 (en) | Method for forming self-aligned contact | |
| US6248654B1 (en) | Method for forming self-aligned contact | |
| KR100468784B1 (ko) | 콘택으로부터 형성된 하드 마스크를 사용하는 다마신과정으로 배선을 형성하는 방법 | |
| JP3114931B2 (ja) | 導電体プラグを備えた半導体装置およびその製造方法 | |
| KR100273987B1 (ko) | 디램 장치 및 제조 방법 | |
| KR100455378B1 (ko) | 반도체 소자의 퓨즈 오픈방법 | |
| KR20040094068A (ko) | 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법 | |
| JP4231649B2 (ja) | Ｄｒａｍセル及びその製造方法 | |
| JPH06196569A (ja) | 集積半導体回路の接触孔形成方法 | |
| KR100294755B1 (ko) | 반도체장치및그제조방법 | |
| JP3355511B2 (ja) | 半導体装置の製造方法 | |
| JP4101564B2 (ja) | 半導体素子及びその製造方法 | |
| KR100493060B1 (ko) | 배선 및 연결 콘택을 포함하는 반도체 소자를 제조하는 방법 | |
| KR100546302B1 (ko) | 중첩 마진이 개선된 반도체 장치 및 그 제조 방법 | |
| US6175132B1 (en) | Semiconductor memory device and method of fabricating the same | |
| JPH11177052A (ja) | 半導体装置とその製造方法 | |
| JP2914303B2 (ja) | 半導体装置の製造方法 | |
| JP2003347432A (ja) | 半導体素子の製造方法 | |
| KR100673209B1 (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040906 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041206 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |