KR960006068A - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR960006068A
KR960006068A KR1019950023740A KR19950023740A KR960006068A KR 960006068 A KR960006068 A KR 960006068A KR 1019950023740 A KR1019950023740 A KR 1019950023740A KR 19950023740 A KR19950023740 A KR 19950023740A KR 960006068 A KR960006068 A KR 960006068A
Authority
KR
South Korea
Prior art keywords
contact
plug
impurity diffusion
insulator
contact hole
Prior art date
Application number
KR1019950023740A
Other languages
English (en)
Inventor
나오끼 가사이
Original Assignee
가네꼬 히사시
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 니뽄 덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960006068A publication Critical patent/KR960006068A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Abstract

본 발명은 반도체 기판의 한 표면 부분안에 불순물 확산 층과, 상기 반도체 기판과 상기 불순물 확산 층상에 형성된 제1절연체 층을 가진 반도체 장치에 있어서, 상기 제1절연체 층은 제1접촉 홀을 한정하는 제1리세스 표면을 갖는다, 제1접촉 도체플러그가 상기 제1접촉 홀내에 충전된다, 제2절연체 층이 상기 제1접촉 도체플러그의 제1상부 플러그 표면과 상기 제1절연체 층상에 형성된다, 상기 제2절연체 층은 상기 제1상부 플러그 표면을 노출시키는 제2접촉 홀을 한정하는 제2리세스 표면을 갖는다, 제2접촉 도체 플러그가 상기 제1상부 플러그 표면을 오버라잉 하고 상기 제2리세스 표면과 접촉되도록 상기 제2접촉 홀내에 충전된다. 도체 패드가 제1 및 제2접촉 도체 플러그 사이에 배치될 수도 있다.

Description

반도체 장치 및 이의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체 장치의 개략적 수직 단면도.
제2도는 제1도에 도시된 반도체 장치의 부분 평면도.

Claims (12)

  1. 반도체 장치에 있어서, 주 표면(a principal surface)을 가진 반도체 기판과; 상기 반도체 기판의 한 표면부분안에 형서되어 불순물 확산 표면을 가진 불순물 확산층안에 불순물을 갖는 불순물 확산 층과; 상기 주 표면과 상기 불순물 확산 표면상에 형성되어 상기 불순물 확산 표면의 제1소정의 영역을 노출시키는 제1접촉 홀을 한정하는 제1리세스 표면 및 상부 절연 표면을 갖는 제1절연층과; 상기 불순물 확산 표면의 상기 제1소정 영역을 오버라잉하고 상기 제1리세스 표면과 접촉되도록 상기 제1접촉 홀내에 충전되고, 상부 플러그 표면을 가진 제1접촉 도체 플러그와; 상기 상부 플러그 표면과 상기 상부 절연체 표면의 소정의 주위 영역상에 형성되며, 상기 상부 플러그 표면보다 큰 상부 패드 표면을 가진 도체 패드와; 상기 상부 절연체 표면과 상기 상부 패드표면상에 형성되어 상기 상부 패드 표면의 제2소정의 영역을 노출시키는 제2접촉 홀을 한정하는 제2리세스 표면을 갖는 제2절연층; 및 상기 상부 패드 표면의 제2소정의 영역을 오버라잉하고 상기 제2리세스 표면과 접촉되도록 상기 제2접촉 홀안에 충전된 제2접촉 도체 플러그를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 반도체 장치가 하나의 트랜지스터, 및 하나의 캐패시터 전긍을 가진 캐패시터를 보유한 메모리 쎌을 구비하며, 상기 캐패시터 전극은 상기 제1접촉 도체 플러그와 동일한 물질로 이루어진 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 상기제1접촉 도체 플러그 및 상기 캐패시터 전극이 질화 티탄으로 이루어진 것을 특징으로 하는 반도체장치.
  4. 반도체 장치에 있어서, 주 표면을 가진 반도체 기판과; 상기 반도체 기판의 한 표면 부분상에 형성되어 불순물 확산 표면을 가진 불순물 확산층안에 불순물을 갖는 불순물 확산 층과; 상기 주 표면과 상기 불순물 확산 표면상에 형성되어 상기 불순물 확산 표면이 소정의 영역을 노출시키는 제1접촉 홀을 한정하는 제1리세스 표면 및 상부 절연체 표면을 갖는 제1절연 층과; 상기 불순물 확산 표면의 소정 영역을 오버라잉하며 상기 제1리세스 표면과 접촉되도록 상기 제1접촉 홀내에 충전되고, 상부 플러그 표면을 갖는 제1접촉 도체 플러그와; 상기 상부 절연체 표면상에 형성되어 상기 상부 플러그 표면을 노출시키는 제2접촉 홀을 한정하는 제2리세스 표면을 갖는 제2절연체 층; 및 상기 상부 플러그 표면을 오버라잉하며 상기 제2리세스 표면과 접촉되도록 상기 제2접촉 홀내에 충전된 제2접촉 도체 플러그를 구비하는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 반도체 장치가 하나의 트랜지스터, 및 하나의 캐패시터 전극을 가진 하나의 캐패시터를 보유한 메모리 쎌을 구비하며, 상기 캐패시터 전극이 상기 제1접촉 도체 플러그와 동일한 물질로 이루어진 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 제1접촉 도체 플러그 및 상기 캐패시터 전극이 질화 티탄으로 이루어진 것을 특징으로 하는 반도체 장치.
  7. 반도체 장치에 있어서, 주 표면을 가진 반도체 기판과; 불순물 확산 표면을 가진 불순물 확산 층내에 불순물을 가진 불순물 확산 층과; 상기 주 표면과 상기 불순물 확산 표면상에 형성되어, 제1상부 절연체 표면을 갖는 제1절연체 층과; 상기 제1상부 절연체 표면상에 형성되어, 상부 게이트 표면을 갖는 게이트 전극과; 상기 제1상부 절연체 표면과 상기 상부 게이트 표면상에 형성되며, 상기 상부 게이트 표면의 제1소정의 영역을 노출시키는 제1접촉 홀을 한정하는 제1리세스 표면과 제2상부 절연체 표면을 갖는 제2절연층과(상기 제1 및 제2절연체 층은 상기 불순물 확산 표면의 제2소정의 영역을 노출시키는 제2접촉 홀을 한정하는 제2리세스 표면을 가짐); 상기 상부 게이트 표면의 제1소정의 영역을 오버라잉하고 상기 제1리세스 표면과 접촉되도록 상기 제1접촉 홀내에 충전되며, 제1상부 플러그 표면을 가진 제1접촉 도체 플러그와; 상기 불순물 확산 표면의 제2소정의 영역을 오버라잉하고, 상기 제2리세스 표면과 접촉되도록 상기 제2접촉 홀내에 총전되며, 제2상부 플러그 표면을 가진 제2접촉 도체 플러그와; 상기 제2상부 절연체 표면상에 형성되어 상기 제1 및 제2상부 플러그 표면을 노출시키는 제3 및 제4접촉 홀을 한정하는 제3 및 제4리세스 표면을 가지며 제3상부 절연체 표면을 갖는 제3절연체 층과; 상기 제1상부 플러그 표면을 오버라잉하고 상기 제3리세스 표면과 접촉되도록 상기 제3접촉 홀내에 충전된 제3접촉 도체 플러그; 및 상기 제2상부 플러그 표면을 오버라잉하고 상기 제4리세스 표면과 접촉되도록 상기 제4접촉 홀내에 충전된 제4접촉 도체 플러그를 구비하는 것을 특징으로 하는 반도체 장치.
  8. 반도체 장치에 있어서, 주 표면을 가진 반도체 기판과; 상기 반도체 기판의 한 표면부분안에 형성되어 불순물 확산 표면을 가진 불순물 확산층안에 불순물을 갖는 불순물 확산 층과; 상기 주 표면과 상기 불순물 확산 표면상에 형성되어 제1상부 절연체 표면을 갖는 제1절연체 층과; 상기 제1상부 절연체 표면상에 형성되어, 상부 게이트 표면을 가진 게이트 전극과; 상기 제1상부 절연체 표면과 상기 상부 게이트 표면상에 형성되며, 상기 상부 게이트 표면의 제1소정의 영역을 노출시키는 제1접촉 홀을 한정하는 제1리세스 표면과 제2상부 절연체 표면을 갖는 제2절연층과(상기 제1 및 제2절연체 층은 상기 불순물 확산 표면의 제2소정의 영역을 노출시키는 제2접촉 홀을 한정하는 제2리세스 표면을 가짐); 상기 상부 게이트 표면의 제1소정의 영역을 오버라잉하고 상기 제1리세스 표면과 접촉되도록 상기 제1접촉 홀내에 충전되며, 제1상부 플러그 표면을 가진 제1접촉 도체 플러그와; 상기 불순물 확산 표면의 제2소정의 영역을 오버라잉하고, 상기 제2리세스 표면과 접촉되도록 상기 제2접촉 홀내에 총전되며, 제2상부 플러그 표면을 가진 제2접촉 도체 플러그와; 상기 제1상부 풀러그 표면과 상기 제2상부 절연체 표면의 제1소정의 주위 영역상에 형성되며, 상기 제1상부 플러그 표면보다 큰 제1상부 패드 표면을 갖는 제1도체 패드와; 상기 제2상부 플러그 표면과 상기 제2상부 절연체 표면의 제2소정의 주위 영역상에 형성되며 상기 제2상부 플러그 표면보다 큰 제2상부 패드 표면을 가진 제2도체 패드와 상기 제2상부 절연체 표면과 상기 제1및 제2상부 패드 표면상에 형성되어, 상기 제1및 제2상부 패드 표면의 제1 및 제2소정의 영역을 노출시키는 제3 및 제4접촉 홀을 한정하는 제3 및 제4리세스 표면을 갖는 제3절연체 층과; 상기제1상부 패드 표면의 제1소정의 영역을 오버라잉하고 상기 제3리세스 표면과 접촉되도록 상기 제3접촉 홀내에 충전된 제3접촉 도체 플러그; 및 상기 제2상부 패드 표면의 제2소정의 영역을 오버라잉하고 상기 제4리세스 표면과 접촉되도록 상기 제4접촉 홀내에 충전된 제4접촉 도체 플러그를 구비하는 것을 특징으로 하는 반도체 장치.
  9. 반도체 장치 제조 방법에 있어서, 주 표면(a principal surface)을 가진 반도체 기판을 준비하는 단계와; 상기 반도체 기판의 한 표면부분안에, 불순물 확산 표면을 가진 불순물 확산층안에 불순물을 갖는 불순물 확산 층을 형성하는 단계와; 상기 주 표면과 상기 불순물 확산 표면상에 상기 불순물 확산 표면의 제1소정의 영역을 노출시키는 제1접촉 홀을 한정하는 제1리세스 표면 및 상부 절연 표면을 갖는 제1절연층을 형성하는 단계와; 상기 불순물 확산 표면의 상기 제1소정 영역을 오버라잉하고 상기 제1리세스 표면과 접촉되도록 상기 제1접촉 홀내에 상부 플러그 표면을 가진 제1접촉 도체 플러그를 충전하는 단계와; 상기 상부 플러그 표면과 상기 상부 절연체 표면의 소정의 주위 영역상에 상기 상부 플러그 표면보다 큰 상부 패드 표면을 가진 도체 패드를 형성하는 단계와; 상기 상부 절연체 표면과 상기 상부 패드표면상에 상기 상부 패드 표면의 제2소정의 영역을 노출시키는 제2접촉 홀을 한정하는 제2리세스 표면을 갖는 제2절연을 형성하는 단계; 및 상기 상부 패드 표면의 제2소정의 영역을 오버라잉하고 상기 제2리세스 표면과 접촉되도록 상기 제2접촉 홀안에 제2접촉 도체 플러그를 충전시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 반도체 장치 제조 방법에 있어서, 주 표면을 가진 반도체 기판을 준비하는 단계와; 상기 반도체 기판의 한 표면 부분상에, 불순물 확산 표면을 가진 상기 불순물 확산층안에 불순물을 갖는 불순물 확산 층을 형성하는 단계와; 상기 주 표면과 상기 불순물 확산 표면상에 상기 불순물 확산 표면의 소정의 영역을 노출시키는 제1접촉 홀을 한정하는 제1리세스 표면 및 상부 절연체 표면을 갖는 제1절연층을 형성하는 단계와; 상기 불순물 확산 표면의 소정 영역을 오버라잉하고 상기 제1리세스 표면과 접촉되도록 상기 제1접촉 홀내에 상부 플러그 표면을 갖는 제1접촉 도체 플러그를 충전시키는 단계와; 상기 상부 절연체 표면상에 상기 상부 플러그 표면을노출시키는 제2접촉 홀을 한정하는 제2리세스 표면을 갖는 제2절연체 층을 형성하는 단계; 및 상기 상부 플러그 표면과 오버라잉하며 상기 제2리세스 표면과 접촉되도록 상기 제2접촉 홀내에 제2접촉 도체 플러그를 충전시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 반도체 장치제조 방법에 있어서, 주 표면을 가진 반도체 기판을 준비하는 단계와; 상기 반도체 기판의 한 표면 부분안에 불순물 확산 표면을 가진 불순물 확산층안에 불순물을 가진 불순물 확산 층을 형성하는 단계와; 상기 주 표면과 상기 불순물 확산 표면상에 제1상부 절연체 표면을 갖는 제1절연체 층을 형성하는 단계와; 상기 제1상부 절연체 표면상에 상부 게이트 표면을 갖는 게이트 전극을 형성하는 단계와; 상기 상부 절연체 표면과 상기 상부 게이트 표면상에 상기 상부 게이트 표면의 제1소정의 영역을 노출시키는 제1접촉 홀을 한정하는 제1리세스 표면과 제2상부 절연체 표면을 갖는 제2절연층과(상기 제1 및 제2절연체 층은 상기 불순물 확산 표면의 제2소정의 영역을 노출시키는 제2접촉 홀을 한정하는 제2리세스 표면을 가짐); 형성하는 단계와; 상기 상부 게이트 표면의 제1소정의 영역을 오버라잉하고 상기 제1리세스 표면과 접촉되도록 상기제1접촉 홀내에 제1상부 플러그 표면을 가진 제1접촉 도체 플러그를 충전시키는 단계와; 상기 불순물 확산 표면의 제2소정의 영역을 오버라잉하고, 상기 제2리세스 표면과 접촉되도록 상기 제2접촉 홀내에 제2상부 플러그 표면을 가진 제2접촉 도체 플러그를 충전시키는 단계와; 상기 제2상부 절연체 표면상에 상기 제1 및 제2상부 플러그 표면을 노출시키는 제3 및 제4접촉 홀을 한정하는 제3 및 제4리세스 표면을 가지며 제3상부 절연체 표면을 갖는 제3절연체 층을 형성하는 단계와; 상기 제1상부 플러그 표면을 오버라잉하고 상기 제3리세스 표면과 접촉되도록 상기 제3접촉 홀내에 제3접촉 도체 플러그를 충전시키는 단계; 및 상기 제2상부 플러그 표면을 오버라잉하고 상기 제4리세스 표면과 접촉되도록 상기 제4접촉 홀내에 제4접촉 도체 플러그를 층전시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 반도체 장치제조 방법에 있어서, 주 표면을 가진 반도체 기판을 준비하는 단계와; 이 반도체 기판의 한 표면 부분안에 불순물 확산 표면을 가진 불순물 확산층안에 불순물을 가진 불순물 확산 층을 형성하는 단계와; 상기 주 표면과 상기 불순물 확산 표면상에 제1상부 절연체 표면을 갖는 제1절연체 층을 형성하는 단계와; 상기 제1상부 절연체 표면상에 상부 게이트 표면을 갖는 게이트 전극을 형성하는 단계와; 상기 제1상부 절연체 표면과 상기 상부 게이트 표면상에 상기 상부 게이트 표면의 제1소정의 영역을 노출시키는 제1접촉 홀을 한정하는 제1리세스 표면과 제2상부 절연체 표면을 갖는 제2절연층과(상기 제1 및 제2절연체 층은 상기 불순물 확산 표면의 제2소정의 영역을 노출시키는 제2접촉 홀을 한정하는 제2리세스 표면을 가짐); 형성하는 단계와;상기 상부 게이트 표면의 제1소정의 영역을 오버라잉하고 상기 제1리세스 표면과 접촉되도록 상기 제1접촉 홀내에 제1상부 플러그 표면을 가진 제1접촉 도체 플러그를 충전시키는 단계와; 상기 불순물 확산 표면의 제2소정의 영역을 오버라잉하며 상기 제2리세스 표면과 접촉되도록 상기 제2접촉 홀내에 제2상부 플러그 표면을 가진 제2접촉 도체 플러그를 충전시키는 단계와; 상기 제1상부 플러그 표면과 상기 제2상부 절연체 표면의 제1소정의 주위 영역상에 상기 제1상부 플러그 표면보다 큰 제1상부 패드 표면을 갖는 제1도체 패드를 형성하는 단계와; 상기 제2상부 플러그 표면과 상기 제2상부 절연체 표면의 제2소정의 주위 영역상에 상기 제2상부 플러그 표면보다 큰 제2상부 패드 표면을 가진 제2도체 패드를 형성하는 단계와; 상기 제2상부 절연체 표면과 상기 제1 및 제2상부 패드 표면상에 상기 제1 및 제2상부 패드 표면의 제1 및 제2소정의 영역을 노출시키는 제3및 제4접촉 홀을 한정하는 제3 및 제4리세스 표면을 갖는 제3절연체 층을 형성하는 단계와; 상기 제1상부패드 표면의 제1소정의 영역을 오버라잉하고 상기 제3리세스 표면과 접촉되도록 상기 제3접촉 홀내에 제3접촉 도체 플러그를 충전시키는 단계; 및 상기 제2상부 패드 표면의 제2소정의 영역을 오버라잉하고 상기 제4리세스 표면과 접촉되도록 상기 제4접촉 홀내에 제4접촉 도체 플러그를 층전시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
    ※참고사항:최초출원 내용에 의하여 공개되는 것임.
KR1019950023740A 1994-07-29 1995-07-28 반도체 장치 및 이의 제조 방법 KR960006068A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17788194 1994-07-29
JP94-177881 1994-07-29

Publications (1)

Publication Number Publication Date
KR960006068A true KR960006068A (ko) 1996-02-23

Family

ID=27324492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023740A KR960006068A (ko) 1994-07-29 1995-07-28 반도체 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US5907788A (ko)
KR (1) KR960006068A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198122B1 (en) * 1997-02-21 2001-03-06 Kabushiki Kaisha Toshiba Semiconductor memory and method of fabricating the same
JPH10242147A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
KR100295240B1 (ko) * 1997-04-24 2001-11-30 마찌다 가쯔히꼬 반도체장치
JPH11121458A (ja) * 1997-10-21 1999-04-30 Nec Kyushu Ltd 半導体装置
JP3147095B2 (ja) * 1998-07-24 2001-03-19 日本電気株式会社 半導体記憶装置
US6162686A (en) * 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
US6223432B1 (en) 1999-03-17 2001-05-01 Micron Technology, Inc. Method of forming dual conductive plugs
JP2000332216A (ja) * 1999-05-18 2000-11-30 Sony Corp 半導体装置及びその製造方法
US6096649A (en) * 1999-10-25 2000-08-01 Taiwan Semiconductor Manufacturing Company Top metal and passivation procedures for copper damascene structures
US6412786B1 (en) * 1999-11-24 2002-07-02 United Microelectronics Corp. Die seal ring
KR100469151B1 (ko) * 2002-05-24 2005-02-02 주식회사 하이닉스반도체 반도체소자의 형성 방법
US20060255384A1 (en) * 2005-05-13 2006-11-16 Peter Baars Memory device and method of manufacturing the same
US20080111174A1 (en) * 2006-11-14 2008-05-15 Qimonda Ag Memory device and a method of manufacturing the same
US7687343B2 (en) * 2006-12-04 2010-03-30 Qimonda Ag Storage capacitor, a memory device and a method of manufacturing the same
WO2008102438A1 (ja) 2007-02-21 2008-08-28 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US7851356B2 (en) * 2007-09-28 2010-12-14 Qimonda Ag Integrated circuit and methods of manufacturing the same
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
KR100976682B1 (ko) * 2008-04-04 2010-08-18 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 제조 방법
US7642176B2 (en) * 2008-04-21 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method
DE102010045073B4 (de) 2009-10-30 2021-04-22 Taiwan Semiconductor Mfg. Co., Ltd. Elektrische Sicherungsstruktur
US9741658B2 (en) 2009-10-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation
US8686536B2 (en) 2009-10-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation
CN111640732A (zh) 2019-09-29 2020-09-08 福建省晋华集成电路有限公司 半导体结构及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063175A (en) * 1986-09-30 1991-11-05 North American Philips Corp., Signetics Division Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
US5025303A (en) * 1988-02-26 1991-06-18 Texas Instruments Incorporated Product of pillar alignment and formation process
US5110762A (en) * 1988-07-07 1992-05-05 Kabushiki Kaisha Toshiba Manufacturing a wiring formed inside a semiconductor device
JP2519837B2 (ja) * 1991-02-07 1996-07-31 株式会社東芝 半導体集積回路およびその製造方法
EP0543099A3 (en) * 1991-11-19 1994-05-25 Bristol Myers Squibb Co Implant fixation stem
US5262353A (en) * 1992-02-03 1993-11-16 Motorola, Inc. Process for forming a structure which electrically shields conductors
US5403781A (en) * 1992-07-17 1995-04-04 Yamaha Corporation Method of forming multilayered wiring
JP3724592B2 (ja) * 1993-07-26 2005-12-07 ハイニックス セミコンダクター アメリカ インコーポレイテッド 半導体基板の平坦化方法
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
US5452244A (en) * 1994-08-10 1995-09-19 Cirrus Logic, Inc. Electronic memory and methods for making and using the same
US5616519A (en) * 1995-11-02 1997-04-01 Chartered Semiconductor Manufacturing Pte Ltd. Non-etch back SOG process for hot aluminum metallizations

Also Published As

Publication number Publication date
US5907788A (en) 1999-05-25

Similar Documents

Publication Publication Date Title
KR960006068A (ko) 반도체 장치 및 이의 제조 방법
KR860008609A (ko) 반도체 기억장치와 제조방법
KR890015352A (ko) 다이나믹형 반도체기억장치와 그 제조방법
KR900019227A (ko) 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법
KR860001490A (ko) 종형 mosfet와 그 제조방법
KR940027149A (ko) 반도체 기억 장치 및 그 제조 방법
KR970024219A (ko) 반도체기억장치 및 그 제조방법(semiconductor memory device and manufacturing method thereof)
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
KR950021083A (ko) 반도체 장치 및 그 제조방법
KR910003813A (ko) 적층된 캐패시터 및 매립된 측방향 접촉부를 갖는 dram 셀
KR950002040A (ko) 반도체 장치 및 그의 제조방법
KR930011167A (ko) 반도체장치로서의 칩주변 구조와 그 제조방법
KR950004519A (ko) 반도체 집적 회로 장치
KR890008949A (ko) 반도체장치 및 그 제조방법
KR970030838A (ko) 반도체 기억 장치 및 그 제조 방법
KR930003368A (ko) 반도체 집적 회로의 제조방법
KR900011011A (ko) 반도체 기억장치와 그 제조방법
KR920013728A (ko) 반도체 기억장치 및 그 제조방법
KR920015464A (ko) 반도체 장치의 전극배선층 및 그 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR970077508A (ko) 반도체 집적회로장치와 그 제조방법
KR940012614A (ko) 고집적 반도체 접속장치 및 그 제조방법
KR910016081A (ko) 랜덤 액세스 메모리 소자 및 그의 제조 공정
KR960006032A (ko) 트랜지스터 및 그 제조방법
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee