KR860001490A - 종형 mosfet와 그 제조방법 - Google Patents
종형 mosfet와 그 제조방법 Download PDFInfo
- Publication number
- KR860001490A KR860001490A KR1019850005079A KR850005079A KR860001490A KR 860001490 A KR860001490 A KR 860001490A KR 1019850005079 A KR1019850005079 A KR 1019850005079A KR 850005079 A KR850005079 A KR 850005079A KR 860001490 A KR860001490 A KR 860001490A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- diffusion layer
- conductive layer
- vertical mosfet
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims description 49
- 238000009792 diffusion process Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims 13
- 239000004065 semiconductor Substances 0.000 claims 11
- 239000012535 impurity Substances 0.000 claims 10
- 238000005530 etching Methods 0.000 claims 6
- 238000005468 ion implantation Methods 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/168—V-Grooves
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4 도는 본 발명의 일실시예에 따른 종형 MOSEFT의 단면도.
제 5 도는 제 4 도에 도시된 종형 MOSFET의 평면도.
제 6 도∼제20도는 제 4 도에 도시된 종형 MOSFET의 제조방법을 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : p형 실리콘 기판 12, 13 : n형 확산층
14 : 도랑 15 : 게이트 산화막
16 : 게이트 전극 17 : 소오스/드레인영역의 전극
1 : 소자형성영역 19 : 콘택트 홀
20 : 전극 배선영역 21 : 절연막
22 : 소자분리용 절연막 23 : 층간 절연층
Claims (19)
- 반도체기판의 주표면에 대해 수직적으로 형성된 도랑과, 게이트절연막을 매개하여 상기 도랑의 측면부를 포함하는 소정의 영역에 형성되며 게이트전극으로 동작하는 제 1 의 도전층, 상기 반도체기판의 표면층과 상기 도랑의 저면부에 각각 형성되어 소오스/드레인영역으로 동작하는 상부와 하부의 확산층, 상기 도랑의 저면부에 있는 하부의 확산층에 접촉되도록 형성되고 상기 도랑을 매립하게끔 상기 제 1 의 도전층(16)으로 부터 절연되어 있는 제 2 의 도전층등으로 구성되어 있는 종형 NOSFET.
- 제 1 항에 있어서, 반도체기판내의 상부와 하부 확산층에 챈널 도우프 영역이 부가적으로 형성되어 있는 종형 MOSFET.
- 제 1 항에 있어서, 도랑의 측면에 수직인 방향을 따라 결정축이〈100〉축으로 되어 있는 종형 MOSFET.
- 제 1 항에 있어서, 상부확산층(12)이 도랑(14)을 둘러싸고 있는 도랑이 주변에 챈널이 형성되어 있는 종형 MOSFET.
- 제 1 항에 있어서, 상부확산층이 도랑의 주변영역에 부분적으로 형성되어 있고, 챈널이 상기 도랑의 축면에 부분적으로 형성되어 있는 종형 MOSFET.
- 제 1 항에 있어서, 소오스 영역으로 동작하는 상부와 하부의 확산층중 한층의 근접한 곳에 챈널 도우프 영역이 형성되어 있는 종형 MOSFET.
- 반도체기판의 주표면에 대해 수직인 측면부를 갖추도록 하는 한편 상기 반도체기판내에서 소오스/드레인영역으로 동작하는 소정의 영역에 인접하도록 제 1 도전형인 상기 반도체기판이 주표면에 도랑을 형성시키는 공정과, 최소한 상기 도랑의 측면부상에 게이트 절연막을 형성시키는 공정, 상기 도랑이 제 1 의 도전층으로 완전히 채워지지 않도록 하는 범위에서 상기 도랑의 내측면에 제 1 의 도전층을 형성시키는 공정, 상기 도랑의 저면중 소정영역으로부터 제 1 의 도전층과 상기 게이트 절연막을 제거하는 공정, 상기 제 1 의 도전층의 주표면상에 절연막을 형성시키는 공정, 상기 도랑의 저면에 제 2 도전형인 확산층을 형성시키는 공정 및, 전극패턴을 형성시키는 공정등으로 이루어진 종형 MOSFET의 제조방법.
- 제 7 항에 있어서, 제 1 도전형과 반대인 제 2 도전형의 확산층을 소정의 영역에 형성시키는 공정이 부가되어 있는 종형 MOSFET의 제조방법.
- 제 8 항에 있어서, 반도체기판으로부터 소정의 깊이로 주어진 영역내에 챈널 도우프 층을 형성시켜서 도랑의 측면부와 접촉되도록 하는 공정이 부가되어 있는 종형 MOSFET의 제조방법.
- 제 7 항에 있어서, 전술한 확산층을 형성시킨 후와 전극패턴을 형성시키기 이전에 콘택트 홀을 형성시키고, 상기 콘택트 홀을 매개하여 상기 반도체기판의 내부로 불순물을 도우핑 시키므로써 확산층을 형성시키는 공정이 부가되어 있는 종형 MOSFET의 제조방법.
- 제10항에 있어서, 반도체기판의 주표면으로부터 소정의 깊이로 주어진 영역에 도랑의 측면과 접촉하도록 챈널 도우프 층을 형성시키는 공정이 부가되어 있는 종형 MOSFET의 제조방법.
- 제 7 항에 있어서, 확산층을 형성시키는 공정은 도랑의 저면부를 규정하는 반도체기판의 일부에 접촉하도록 제 2 의 도전층을 상기 도랑내에 매립시키는 공정과 제 2 도전층으로 부터 불순물을 도우핑시키는 공정을 포함하고 있는 것이고, 전극패턴을 형성시키는 공정은 상기 확산층이 형성된 후에 소정의 제 1 패턴을 얻도록 제1, 제 2 의 도전층을 동시에 엣칭시키는 공정과, 소정의 제 2 패턴을 얻도록 상기 제 2 의 도전층을 엣칭시키는 공정을 포함하는 것인 종형 MOSFET의 제조방법.
- 제12항에 있어서, 도랑의 저면에 제 2 도 전형인 확산층을 형성시키기 위하여 불순물을 열처리하여 도우핑 시키는 종형 MOSFET의 제조방법.
- 제 7 항에 있어서, 확산층을 형성시키는 공정은 제 2 도 전형의 확산층을 형성시키기 위하여 도랑의 저면부에 불순물을 도우핑시키는 공정을 구비한 것이고, 전극패턴을 형성시키는 공정은 상기 도랑을 채우게끔 상기 확산층과 접촉하는 제 2 도전층을 형성시키는 공정과, 소정의 제 1 패턴을 얻기 위하여 제1, 제 2 의 도전층을 동시에 엣칭시키는 공정 및, 소정의 제 2 패턴을 얻기 위하여 제 2 의 도전층을 엣칭시키는 공정을 구비한 것인 종형 MOSFET의 제조방법.
- 제14항에 있어서, 도랑의 저면부에 제 2 도전형인 확산층을 형성시키기 위하여 이온주입법에 의한 불순물이 도우핑되는 종형 MOSFET의 제조방법.
- 제 7 항에 있어서, 확산층을 형성시키는 공정은 도랑내에 완전히 매립되는 제 2 의 도전층이 상기 도랑의 저면부를 규정하는 반도체기판의 일부에 접촉되도록 형성시키는 공정과, 제 2 도전형인 상기 확산층을 형성시키기 위하여 상기 도랑의 저면부에 불순물을 도우핑시키는 공정을 구비하고 있는 것이고, 전극패턴을 형성시키는 공정은 상기 도랑내에 제 2 의 도전층이 형성되기 이전에 소정의 제 1 패턴을 얻기 위하여 제 1 의 도전층을 엣칭시키는 공정과, 상기 불순물이 도랑의 저면부에 도우핑된 후 소정의 제 2 패턴을 얻기 위하여 상기 제 2 의 도전층을 엣칭시키는 공정을 구비하고 있는 것인 종형 MOSFET의 제조방법.
- 제16항에 있어서, 불순물은 도랑의 저면에 제 2 도전형의 확산층을 형성시키게끔 열처리되어 도우핑되는 것인 종형 MOSFET의 제조방법.
- 제 7 항에 있어서, 확산층을 형성시키는 공정은 제 2 도전형인 확산층을 형성시키기 위하여 도랑의 저면부에 불순물을 도우핑시키는 공정을 구비하고 있는 것이고, 전극패턴을 형성시키는 공정은 소정의 제 1 패턴을 얻기 위하여 제 1 의 도전층을 엣칭시키는 공정과, 상기 도랑을 채우기 위하여 상기 확산층과 접촉하는 제 2 의 도전층을 형성시키는 공정 및, 소정의 제 2 패턴을 얻기 위하여 상기 제 2 의 도전층을 엣칭시키는 공정등을 구비하고 있는 것인 종형 MOSFET의 제조방법.
- 제18항에 있어서, 불순물은 도랑의 저면부에 제 2 도전형인 확산층을 형성시키기 위하여 이온 주입법으로 도우핑되는 것이 종형 MOSFET의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14603784A JPS6126261A (ja) | 1984-07-16 | 1984-07-16 | 縦形mos電界効果トランジスタの製造方法 |
JP59-146037 | 1984-07-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR860001490A true KR860001490A (ko) | 1986-02-26 |
KR890004469B1 KR890004469B1 (ko) | 1989-11-04 |
Family
ID=15398677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019850005079A KR890004469B1 (ko) | 1984-07-16 | 1985-07-16 | 종형 mosfet와 그 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4683643A (ko) |
JP (1) | JPS6126261A (ko) |
KR (1) | KR890004469B1 (ko) |
DE (1) | DE3525396A1 (ko) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4830981A (en) * | 1984-07-03 | 1989-05-16 | Texas Instruments Inc. | Trench capacitor process for high density dynamic ram |
US5017504A (en) * | 1986-12-01 | 1991-05-21 | Mitsubishi Denki Kabushiki Kaisha | Vertical type MOS transistor and method of formation thereof |
US5082795A (en) * | 1986-12-05 | 1992-01-21 | General Electric Company | Method of fabricating a field effect semiconductor device having a self-aligned structure |
US4890144A (en) * | 1987-09-14 | 1989-12-26 | Motorola, Inc. | Integrated circuit trench cell |
JPS6486561A (en) * | 1987-06-17 | 1989-03-31 | Nec Corp | Vertical mos transistor |
JPH0795582B2 (ja) * | 1987-11-17 | 1995-10-11 | 三菱電機株式会社 | 半導体装置の溝型キャパシタセルの製造方法 |
JP2507502B2 (ja) * | 1987-12-28 | 1996-06-12 | 三菱電機株式会社 | 半導体装置 |
US5100823A (en) * | 1988-02-29 | 1992-03-31 | Motorola, Inc. | Method of making buried stacked transistor-capacitor |
US5060029A (en) * | 1989-02-28 | 1991-10-22 | Small Power Communication Systems Research Laboratories Co., Ltd. | Step cut type insulated gate SIT having low-resistance electrode and method of manufacturing the same |
US5021355A (en) * | 1989-05-22 | 1991-06-04 | International Business Machines Corporation | Method of fabricating cross-point lightly-doped drain-source trench transistor |
US4954854A (en) * | 1989-05-22 | 1990-09-04 | International Business Machines Corporation | Cross-point lightly-doped drain-source trench transistor and fabrication process therefor |
US5162250A (en) * | 1989-06-30 | 1992-11-10 | Texas Instruments, Incorporated | Method for interconnecting a filament channel transistor with a wordline conductor |
US5066603A (en) * | 1989-09-06 | 1991-11-19 | Gte Laboratories Incorporated | Method of manufacturing static induction transistors |
US5023196A (en) * | 1990-01-29 | 1991-06-11 | Motorola Inc. | Method for forming a MOSFET with substrate source contact |
US5250450A (en) * | 1991-04-08 | 1993-10-05 | Micron Technology, Inc. | Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance |
US5285093A (en) * | 1992-10-05 | 1994-02-08 | Motorola, Inc. | Semiconductor memory cell having a trench structure |
US5349224A (en) * | 1993-06-30 | 1994-09-20 | Purdue Research Foundation | Integrable MOS and IGBT devices having trench gate structure |
JP3395473B2 (ja) * | 1994-10-25 | 2003-04-14 | 富士電機株式会社 | 横型トレンチmisfetおよびその製造方法 |
US5719067A (en) * | 1996-09-06 | 1998-02-17 | Advanced Micro Devices, Inc. | Trench transistor and method for making same |
US5940707A (en) * | 1996-10-08 | 1999-08-17 | Advanced Micro Devices, Inc. | Vertically integrated advanced transistor formation |
KR100259078B1 (ko) | 1997-08-14 | 2000-06-15 | 김영환 | 박막트랜지스터 및 이의 제조방법 |
US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
DE19845003C1 (de) | 1998-09-30 | 2000-02-10 | Siemens Ag | Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren |
US6764906B2 (en) * | 2001-07-03 | 2004-07-20 | Siliconix Incorporated | Method for making trench mosfet having implanted drain-drift region |
US7291884B2 (en) | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
US6849898B2 (en) * | 2001-08-10 | 2005-02-01 | Siliconix Incorporated | Trench MIS device with active trench corners and thick bottom oxide |
US7009247B2 (en) * | 2001-07-03 | 2006-03-07 | Siliconix Incorporated | Trench MIS device with thick oxide layer in bottom of gate contact trench |
US20060038223A1 (en) * | 2001-07-03 | 2006-02-23 | Siliconix Incorporated | Trench MOSFET having drain-drift region comprising stack of implanted regions |
US7033876B2 (en) * | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
US6690040B2 (en) | 2001-09-10 | 2004-02-10 | Agere Systems Inc. | Vertical replacement-gate junction field-effect transistor |
US20030052365A1 (en) * | 2001-09-18 | 2003-03-20 | Samir Chaudhry | Structure and fabrication method for capacitors integratible with vertical replacement gate transistors |
US6759730B2 (en) | 2001-09-18 | 2004-07-06 | Agere Systems Inc. | Bipolar junction transistor compatible with vertical replacement gate transistor |
US6686604B2 (en) | 2001-09-21 | 2004-02-03 | Agere Systems Inc. | Multiple operating voltage vertical replacement-gate (VRG) transistor |
US6709904B2 (en) | 2001-09-28 | 2004-03-23 | Agere Systems Inc. | Vertical replacement-gate silicon-on-insulator transistor |
US6773994B2 (en) | 2001-12-26 | 2004-08-10 | Agere Systems Inc. | CMOS vertical replacement gate (VRG) transistors |
US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
DE10224201B4 (de) * | 2002-05-31 | 2010-11-25 | Infineon Technologies Ag | Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben |
DE102004052643B4 (de) | 2004-10-29 | 2016-06-16 | Infineon Technologies Ag | Verfahren zur Herstellung eines lateralen Trenchtransistors |
JP2007220734A (ja) * | 2006-02-14 | 2007-08-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7982284B2 (en) | 2006-06-28 | 2011-07-19 | Infineon Technologies Ag | Semiconductor component including an isolation structure and a contact to the substrate |
CN101720509B (zh) * | 2007-06-28 | 2012-08-29 | 3M创新有限公司 | 用于形成栅结构的方法 |
US8022472B2 (en) * | 2007-12-04 | 2011-09-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US8476704B2 (en) * | 2011-08-19 | 2013-07-02 | Nan Ya Technology Corporation | Circuit structure with vertical double gate |
KR102188883B1 (ko) * | 2013-12-13 | 2020-12-14 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US10403751B2 (en) | 2017-01-13 | 2019-09-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3518509A (en) * | 1966-06-17 | 1970-06-30 | Int Standard Electric Corp | Complementary field-effect transistors on common substrate by multiple epitaxy techniques |
JPS5681974A (en) * | 1979-12-07 | 1981-07-04 | Toshiba Corp | Manufacture of mos type semiconductor device |
US4587712A (en) * | 1981-11-23 | 1986-05-13 | General Electric Company | Method for making vertical channel field controlled device employing a recessed gate structure |
US4476622A (en) * | 1981-12-24 | 1984-10-16 | Gte Laboratories Inc. | Recessed gate static induction transistor fabrication |
JPS58207675A (ja) * | 1982-05-28 | 1983-12-03 | Oki Electric Ind Co Ltd | Mis型半導体装置 |
US4577208A (en) * | 1982-09-23 | 1986-03-18 | Eaton Corporation | Bidirectional power FET with integral avalanche protection |
JPH0665225B2 (ja) * | 1984-01-13 | 1994-08-22 | 株式会社東芝 | 半導体記憶装置の製造方法 |
US4528047A (en) * | 1984-06-25 | 1985-07-09 | International Business Machines Corporation | Method for forming a void free isolation structure utilizing etch and refill techniques |
-
1984
- 1984-07-16 JP JP14603784A patent/JPS6126261A/ja active Granted
-
1985
- 1985-07-16 DE DE19853525396 patent/DE3525396A1/de active Granted
- 1985-07-16 KR KR1019850005079A patent/KR890004469B1/ko not_active IP Right Cessation
- 1985-07-16 US US06/756,135 patent/US4683643A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6126261A (ja) | 1986-02-05 |
KR890004469B1 (ko) | 1989-11-04 |
DE3525396A1 (de) | 1986-01-16 |
US4683643A (en) | 1987-08-04 |
DE3525396C2 (ko) | 1992-11-19 |
JPH0527976B2 (ko) | 1993-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860001490A (ko) | 종형 mosfet와 그 제조방법 | |
KR100587948B1 (ko) | 트렌치 접촉 공정 | |
KR100363353B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR860001469A (ko) | 반도체 기억장치와 그 제조방법 | |
KR100190156B1 (ko) | 반도체장치의 제조방법 | |
US4786953A (en) | Vertical MOSFET and method of manufacturing the same | |
KR890015391A (ko) | Mos 트랜지스터의 자기 정합 소스/드레인 컨택트의 형성방법 | |
KR930006930A (ko) | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 | |
KR20000023520A (ko) | 내부의 링형 게이트를 구비한 버티컬 전계 효과트랜지스터 및 그 제조 방법 | |
KR940020594A (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
TW334590B (en) | Semiconductor device and its manufacture | |
US5030584A (en) | Method for fabricating MOS semiconductor device operable in a high voltage range using polysilicon outdiffusion | |
KR930001484A (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
KR100396703B1 (ko) | 고전압 소자 및 그 제조방법 | |
KR100555280B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2002016080A (ja) | トレンチゲート型mosfetの製造方法 | |
KR960039222A (ko) | 반도체장치 및 그 제조방법 | |
KR920022546A (ko) | 모오스 트랜지스터의 구조 및 그 제조방법 | |
KR0174546B1 (ko) | 반도체 디바이스 및 그 형성 방법 | |
KR950034667A (ko) | 반도체 소자 및 그 제조방법 | |
JP5220988B2 (ja) | 半導体装置 | |
KR960026934A (ko) | 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법 | |
KR100486191B1 (ko) | 집적 cmos-회로 및 상기 회로의 제조 방법 | |
KR19990056737A (ko) | 반도체 소자 및 그 제조방법 | |
KR100402143B1 (ko) | 반도체몸체의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19951101 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |